KR100842507B1 - Method for manufacturing device isolation layer of semiconductor device - Google Patents

Method for manufacturing device isolation layer of semiconductor device Download PDF

Info

Publication number
KR100842507B1
KR100842507B1 KR1020060135971A KR20060135971A KR100842507B1 KR 100842507 B1 KR100842507 B1 KR 100842507B1 KR 1020060135971 A KR1020060135971 A KR 1020060135971A KR 20060135971 A KR20060135971 A KR 20060135971A KR 100842507 B1 KR100842507 B1 KR 100842507B1
Authority
KR
South Korea
Prior art keywords
trench
silicon substrate
device isolation
film
oxide film
Prior art date
Application number
KR1020060135971A
Other languages
Korean (ko)
Inventor
박지환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135971A priority Critical patent/KR100842507B1/en
Application granted granted Critical
Publication of KR100842507B1 publication Critical patent/KR100842507B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Abstract

A method for manufacturing an isolation layer of a semiconductor device is provided to suppress a charge trap effect by forming an oxide layer after implanting deuterium ions into an inner surface of a trench. A pad oxide layer(102) and a pad nitride layer(104) are laminated on a silicon substrate(100). An isolation region is defined by patterning the pad oxide layer and the pad nitride layer. A trench(106) is formed on the silicon substrate of the isolation region by using the patterned pad oxide layer and the pattern pad nitride layer as masks. Deuterium ions are implanted onto an inner surface of the trench. An oxide layer is formed on the inner surface of the trench including the deuterium ions by performing a thermal oxidation process. The silicon substrate including the trench is annealed. An insulating material is buried into the inside of the trench. An isolation layer is formed by planarizing the insulating layer.

Description

반도체 소자의 소자 분리막 제조 방법{METHOD FOR MANUFACTURING DEVICE ISOLATION LAYER OF SEMICONDUCTOR DEVICE}METHODS FOR MANUFACTURING DEVICE ISOLATION LAYER OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1f는 본 발명의 일 실시 예에 따라 트렌치 내부 표면에 중수소 이온을 주입하여 소자 분리막을 형성하는 과정을 나타내는 공정 순서도,1A to 1F are process flowcharts illustrating a process of forming a device isolation layer by injecting deuterium ions into an inner surface of a trench according to an embodiment of the present invention;

도 2는 종래에 따라 내부 측벽에 산화막이 형성된 소자 분리막을 나타낸 도면.2 is a view illustrating a device isolation layer in which an oxide film is formed on an inner sidewall according to the related art.

본 발명은 반도체 소자의 소자 분리막에 관한 것으로, 더욱 상세하게는 반도체 소자의 소자간 전기적 절연을 위한 섀로우 트렌치 분리(STI : Shallow Trench Isolation) 방식의 소자 분리막을 형성하는데 적합한 반도체 소자의 소자 분리막 제조 방법에 관한 것이다.The present invention relates to a device isolation film of a semiconductor device, and more particularly to manufacturing a device isolation film of a semiconductor device suitable for forming a device for shallow trench isolation (STI: Shallow Trench Isolation) for the electrical isolation between devices of the semiconductor device It is about a method.

잘 알려진 바와 같이, 반도체 소자에는 트랜지스터, 커패시터 등의 단위 소자들이 반도체 소자의 용량에 따라 제한된 다수 개(예를 들면, 수천 내지 수십 억 등)가 집적되는데, 이러한 반도체 소자들은 독립적인 동작 특성을 위해 전기적으로 분리(또는 격리)하는 것이 필요하다.As is well known, semiconductor devices have a large number of unit devices, such as transistors and capacitors, limited by the capacity of the semiconductor device (eg, thousands to billions), which are integrated for independent operation. It is necessary to isolate (or isolate) electrically.

따라서, 이러한 반도체 소자들 간의 전기적인 분리를 위한 방법으로서, 실리콘 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCOS : LOCal Oxidation of Silicon) 방식과 실리콘 기판을 수직 방향으로 식각하여 절연 물질로 매립하는 섀로우 트렌치 분리(STI : Shallow Trench Isolation) 방식이 잘 알려져 있다.Therefore, as a method for electrical separation between such semiconductor devices, a silicon partial oxidation (LOCOS) method of recessing a silicon substrate and growing a field oxide layer and etching the silicon substrate in a vertical direction Shallow Trench Isolation (STI) is a well known method of filling with insulating material.

이 중에서 섀로우 트렌치 분리 방식의 소자 분리막은 반응성 이온 식각, 플라즈마 식각 등과 같은 건식 식각법을 사용하여 좁고 깊은 섀로우 트렌치를 형성하고, 그 속에 절연막을 갭필하는 방법으로서, 절연막이 채워진 트렌치 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적을 줄여 미세화에 유리한 방법이다.The shallow trench isolation device isolation layer is a method of forming a narrow and deep shallow trench by using dry etching such as reactive ion etching or plasma etching, and gap fill the insulating film therein to planarize the trench surface filled with the insulating film. Therefore, it is an advantageous method for miniaturization by reducing the area occupied by the device isolation region.

하지만, 종래에 섀로우 트렌치 분리 방식의 소자 분리막을 형성하는 경우에 도 2에 도시한 바와 같이 그 소자 분리막 측벽 내부에 형성된 산화막과 실리콘 기판간의 계면(A')에서 누설 전류가 발생하여 반도체 소자의 집적도가 높아짐에 따라 소자간 전기적 분리에 심각한 문제로 대두되고 있을 뿐만 아니라 계면에서 전하의 트랩에 의한 차징(charging)은 급격한 절연 파괴를 유발하는 요인으로 작용하여 소자 특성을 저하시키는 문제점이 있었다.However, in the case of forming the device isolation film of the shallow trench isolation method in the related art, as shown in FIG. 2, a leakage current is generated at the interface A ′ between the oxide film and the silicon substrate formed inside the sidewall of the device isolation film, As the degree of integration increases, not only is it a serious problem in electrical isolation between devices, but charging by charge traps at the interface acts as a factor causing rapid dielectric breakdown, thereby degrading device characteristics.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 소자 분리막을 형성할 트렌치 내부 표면에 중수소 이온을 주입하여 소자 분리막을 형성함으로써, 소자 분리막 계면에서의 전하 트랩을 억제할 수 있는 반도체 소자의 소자 분리막 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, a semiconductor that can suppress the charge trap at the interface of the device separator by forming a device separator by injecting deuterium ions to the inner surface of the trench to form the device separator It is an object of the present invention to provide a method for manufacturing a device isolation film of a device.

본 발명의 다른 목적은, 주입된 중수소 이온에 따라 산화막과 기판 계면을 어닐닝 공정을 수행하여 결합시킴으로써, 소자 분리막 계면에서의 결함을 제거할 수 있는 반도체 소자의 소자 분리막 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a device isolation film manufacturing method of a semiconductor device capable of eliminating defects at the device isolation film interface by combining the oxide film and the substrate interface according to the implanted deuterium ions by performing an annealing process.

상기 목적을 달성하기 위하여 본 발명은, 반도체 소자에서 소자간의 전기적 분리를 위해 형성되는 소자 분리막을 제조하는 방법으로서, 실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차 적층하는 단계와, 상기 순차 적층된 패드 산화막 및 패드 질화막을 패터닝하여 소자 분리 영역을 정의하는 단계와, 상기 패터닝된 패드 산화막 및 패드 질화막을 마스크로 하여 상기 정의된 소자 분리 영역의 실리콘 기판에 트렌치를 형성하는 단계와, 상기 형성된 트렌치의 내부 표면에 중수소 이온을 주입하는 단계와, 상기 중수소 이온이 주입된 트렌치 내부 표면에 열 산화 공정을 통한 산화막을 형성하는 단계와, 상기 산화막이 형성된 트렌치를 포함하는 상기 실리콘 기판을 어닐링하는 단계와, 상기 트렌치 내부에 절연 물질을 매립한 후 평탄화하여 상기 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 제조 방법을 제공한다.In order to achieve the above object, the present invention is a method of manufacturing a device isolation film formed for electrical separation between devices in a semiconductor device, comprising the steps of sequentially depositing a pad oxide film and a pad nitride film on a silicon substrate, the sequentially stacked pad Patterning an oxide film and a pad nitride film to define a device isolation region, forming a trench in the silicon substrate of the defined device isolation region using the patterned pad oxide film and the pad nitride film as a mask, and forming an inside of the formed trench. Implanting deuterium ions into a surface, forming an oxide film through a thermal oxidation process on an inner surface of the trench into which the deuterium ions are implanted, and annealing the silicon substrate including the trench in which the oxide film is formed; The insulating material is buried in the trench and then flattened. It provides a device isolation method for manufacturing a semiconductor device including a step of forming a separation membrane.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 기술요지는, 실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차 적층하고, 순차 적층된 패드 산화막 및 패드 질화막을 패터닝하여 소자 분리 영역을 정의하며, 패터닝된 패드 산화막 및 패드 질화막을 마스크로 하여 소자 분리 영역의 실리콘 기판에 트렌치를 형성하고, 트렌치의 내부 표면에 중수소 이온을 주입하며, 중수소 이온이 주입된 트렌치 내부 표면에 열 산화 공정을 통한 산화막을 형성하고, 산화막이 형성된 트렌치를 포함하는 실리콘 기판을 어닐링하며, 트렌치 내부에 절연 물질을 매립한 후 평탄화하여 소자 분리막을 형성한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.SUMMARY OF THE INVENTION The technical idea of the present invention is to sequentially deposit a pad oxide film and a pad nitride film on a silicon substrate, pattern the sequentially stacked pad oxide film and a pad nitride film to define an isolation region, and use the patterned pad oxide film and the pad nitride film as masks. Forming a trench in a silicon substrate in an isolation region, implanting deuterium ions into the inner surface of the trench, forming an oxide film through a thermal oxidation process on the trench inner surface implanted with deuterium ions, and forming a trench including an oxide film By annealing the substrate, embedding an insulating material in the trench, and then planarizing it to form a device isolation layer, the technical object of the present invention can be easily achieved through such technical means.

도 1a 내지 도 1f는 본 발명의 일 실시 예에 따라 트렌치 내부 표면에 중수소 이온을 주입하여 소자 분리막을 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 소자 분리막 제조 방법을 설명한다.1A to 1F are process flowcharts illustrating a process of forming a device isolation layer by implanting deuterium ions into a trench inner surface according to an embodiment of the present invention. Referring to these drawings, a device isolation layer according to an embodiment of the present invention is described. The manufacturing method will be described.

도 1a를 참조하면, 실리콘 기판(100)의 상부에 패드 산화막(102) 및 패드 질화막(104)을 순차 적층한다.Referring to FIG. 1A, a pad oxide film 102 and a pad nitride film 104 are sequentially stacked on the silicon substrate 100.

그리고, 패드 산화막(102) 및 패드 질화막(104)이 순차 적층된 실리콘 기판(100) 상부에 패드 산화막(102) 및 패드 질화막(104)을 패터닝하기 위한 포토 레지스트 패턴(도시 생략됨)을 형성하고, 이러한 포토 레지스트 패턴에 따라 패드 산화막(102) 및 패드 질화막(104)을 실리콘 기판(100)이 드러나도록 식각하여 도 1b에 도시한 바와 같이 소자 분리막이 형성될 영역을 정의한다. 이 후, 포토 레지스트 패턴을 소정의 애싱 공정을 통해 제거한다.Then, a photoresist pattern (not shown) for patterning the pad oxide film 102 and the pad nitride film 104 is formed on the silicon substrate 100 on which the pad oxide film 102 and the pad nitride film 104 are sequentially stacked. The pad oxide layer 102 and the pad nitride layer 104 are etched to expose the silicon substrate 100 according to the photoresist pattern to define a region in which the device isolation layer is to be formed, as shown in FIG. 1B. Thereafter, the photoresist pattern is removed through a predetermined ashing process.

다음에, 소자 분리막이 형성될 영역이 정의된 실리콘 기판(100)을 패터닝된 패드 산화막(102) 및 패드 질화막(104)을 하드 마스크로 하여 식각함으로써, 도 1c에 도시한 바와 같이 트렌치(106)를 형성한다.Next, the trench 106 is etched by etching the silicon substrate 100 having the region where the device isolation film is to be defined, using the patterned pad oxide film 102 and the pad nitride film 104 as hard masks. To form.

이어서, 도 1d에 도시한 바와 같이 실리콘 기판(100)에 형성된 트렌치(106) 내부 표면에 중수소 이온(D+ 이온)을 주입한다. 여기에서, 중수소 이온은 그 주입 에너지로 2 KeV - 8 KeV의 에너지를 이용하여 주입되며, 트렌치(106) 내부 측벽에도 고르게 이온 주입이 수행될 수 있도록 실리콘 기판(100)의 수직 방향을 기준으로 하여 7 °- 15 °의 각도 조건으로 주입된다.Subsequently, as shown in FIG. 1D, deuterium ions (D + ions) are implanted into the inner surface of the trench 106 formed in the silicon substrate 100. Here, deuterium ions are implanted using the energy of 2 KeV-8 KeV as the implantation energy, and the ion implantation is evenly performed on the inner sidewall of the trench 106 with respect to the vertical direction of the silicon substrate 100. It is injected at angular conditions of 7 ° -15 °.

그리고, 그 내부 표면 영역(A)에 중수소 이온이 주입된 트렌치(106)를 포함하는 실리콘 기판(100)에 열 산화 공정을 수행하여 도 1e에 도시한 바와 같이 트렌치(106) 내부 표면에 상대적으로 치밀한 조직의 산화막(108)을 형성한다.Then, a thermal oxidation process is performed on the silicon substrate 100 including the trench 106 in which deuterium ions are implanted in the inner surface area A thereof, and as shown in FIG. 1E, relatively to the inner surface of the trench 106. An oxide film 108 of dense tissue is formed.

이어서, 산화막(108)이 형성된 실리콘 기판(100)을 래피드 열(rapid thermal) 방식으로 어닐링 공정을 수행한 후에, 실리콘 기판(100)에 형성된 트렌치(106) 내부에 절연 물질을 매립한 후 그 실리콘 기판(100) 상부 표면이 드러나도록 평탄화하여 소자 분리막(110)을 형성한다. 이 때, 래피드 열 방식의 어닐링 공정을 통해 주입된 중수소 이온이 산화막과 기판 계면의 결함과 결합되게 된다.Subsequently, after performing the annealing process on the silicon substrate 100 on which the oxide film 108 is formed by a rapid thermal method, an insulating material is buried in the trench 106 formed on the silicon substrate 100 and then the silicon substrate 100 is embedded. The device isolation layer 110 is formed by planarizing the upper surface of the substrate 100. At this time, the deuterium ions implanted through the rapid thermal annealing process are combined with defects at the interface between the oxide film and the substrate.

따라서, 반도체 소자의 소자 분리막 제조 과정에서 트렌치 내부 표면에 중수소 이온을 주입한 후에 산화막을 형성하고, 래피드 열 방식의 어닐링 공정을 수행하며, 그 트렌치에 절연 물질을 매립하여 효과적으로 소자 분리막을 형성할 수 있다.Therefore, in the process of manufacturing a device isolation layer of a semiconductor device, an oxide film is formed after implanting deuterium ions into the trench inner surface, a rapid thermal annealing process is performed, and an insulating material is embedded in the trench to effectively form a device isolation layer. have.

이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.In the foregoing description, the present invention has been described with reference to preferred embodiments, but the present invention is not necessarily limited thereto. Those skilled in the art will appreciate that the present invention may be modified without departing from the spirit of the present invention. It will be readily appreciated that branch substitutions, modifications and variations are possible.

이상 설명한 바와 같이 본 발명은, 트렌치 내부 표면에 산화막을 형성하고 이러한 트렌치를 절연 물질로 매립하여 소자 분리막을 형성하는 종래 방법과는 달리, 실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차 적층하고, 순차 적층된 패드 산화막 및 패드 질화막을 패터닝하여 소자 분리 영역을 정의하며, 패터닝된 패드 산화막 및 패드 질화막을 마스크로 하여 소자 분리 영역의 실리콘 기판에 트렌치를 형성하고, 트렌치의 내부 표면에 중수소 이온을 주입하며, 중수소 이온이 주입된 트렌치 내부 표면에 열 산화 공정을 통한 산화막을 형성하고, 산화막이 형성된 트렌치를 포함하는 실리콘 기판을 어닐링하며, 트렌치 내부에 절연 물질을 매립한 후 평탄화하여 소자 분리막을 형성함으로써, 트렌치 내부 표면에 중수소 이온을 주입한 후 산화막을 형성하여 소자 동작 시 발생하는 전하 트랩을 억제할 수 있다.As described above, the present invention, unlike the conventional method of forming an oxide film on the inner surface of the trench and filling the trench with an insulating material to form an element isolation film, the pad oxide film and the pad nitride film are sequentially stacked on the silicon substrate and sequentially Patterning the stacked pad oxide film and the pad nitride film to define a device isolation region, forming a trench in the silicon substrate of the device isolation region using the patterned pad oxide film and the pad nitride film as a mask, and injecting deuterium ions into the inner surface of the trench; Forming an oxide film through a thermal oxidation process on the inner surface of the trench implanted with deuterium ions, annealing the silicon substrate including the trench in which the oxide film is formed, embedding an insulating material in the trench, and then planarizing to form a device isolation film. After implanting deuterium ions into the inner surface of the trench, Sex and it is possible to suppress the charge trap generated during device operation.

따라서, 트렌치 내부 표면에 중수소 이온을 주입하여 소자 분리막을 형성함으로써, 전하 트랩을 억제하여 그로 인한 누설 전류 및 절연 파괴 문제를 해결하여 소자 특성을 향상시킬 수 있다.Therefore, by forming a device isolation layer by implanting deuterium ions into the trench inner surface, it is possible to suppress charge traps and to solve the problems of leakage current and dielectric breakdown, thereby improving device characteristics.

Claims (4)

반도체 소자에서 소자간의 전기적 분리를 위해 형성되는 소자 분리막을 제조하는 방법으로서,A method of manufacturing a device isolation film formed for electrical separation between devices in a semiconductor device, 실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차 적층하는 단계와,Sequentially laminating a pad oxide film and a pad nitride film on a silicon substrate; 상기 순차 적층된 패드 산화막 및 패드 질화막을 패터닝하여 소자 분리 영역을 정의하는 단계와,Patterning the sequentially stacked pad oxide and pad nitride films to define device isolation regions; 상기 패터닝된 패드 산화막 및 패드 질화막을 마스크로 하여 상기 정의된 소자 분리 영역의 실리콘 기판에 트렌치를 형성하는 단계와,Forming a trench in the silicon substrate of the defined device isolation region using the patterned pad oxide film and the pad nitride film as masks; 상기 형성된 트렌치의 내부 표면에 중수소 이온을 주입하는 단계와,Implanting deuterium ions into the inner surface of the formed trench; 상기 중수소 이온이 주입된 트렌치 내부 표면에 열 산화 공정을 통한 산화막을 형성하는 단계와,Forming an oxide film through a thermal oxidation process on an inner surface of the trench implanted with deuterium ions; 상기 산화막이 형성된 트렌치를 포함하는 상기 실리콘 기판을 어닐링하는 단계와,Annealing the silicon substrate including the trench in which the oxide film is formed; 상기 트렌치 내부에 절연 물질을 매립한 후 평탄화하여 상기 소자 분리막을 형성하는 단계Forming an isolation layer by filling an insulating material in the trench and then planarizing the insulating material 를 포함하는 반도체 소자의 소자 분리막 제조 방법.Device isolation film manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 중수소 이온은, 2 KeV - 8 KeV의 에너지 조건으로 주입되는 것을 특징 으로 하는 반도체 소자의 소자 분리막 제조 방법.And deuterium ions are implanted under an energy condition of 2 KeV-8 KeV. 제 1 항에 있어서,The method of claim 1, 상기 중수소 이온은, 상기 실리콘 기판의 수직 방향을 기준으로 하여 7 °- 15 °의 각도 조건으로 주입되는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.The deuterium ions are implanted under the angular conditions of 7 ° -15 ° with respect to the vertical direction of the silicon substrate, the device isolation film manufacturing method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 어닐링은, 래피드 열(Rapid thermal) 방식으로 수행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법The annealing is a device isolation film manufacturing method of a semiconductor device, characterized in that the rapid thermal (Rapid thermal) method
KR1020060135971A 2006-12-28 2006-12-28 Method for manufacturing device isolation layer of semiconductor device KR100842507B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135971A KR100842507B1 (en) 2006-12-28 2006-12-28 Method for manufacturing device isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135971A KR100842507B1 (en) 2006-12-28 2006-12-28 Method for manufacturing device isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR100842507B1 true KR100842507B1 (en) 2008-07-01

Family

ID=39823336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135971A KR100842507B1 (en) 2006-12-28 2006-12-28 Method for manufacturing device isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100842507B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002398A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Manufacturing method for semiconductor device
KR20060068286A (en) * 2004-12-16 2006-06-21 매그나칩 반도체 유한회사 Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002398A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Manufacturing method for semiconductor device
KR20060068286A (en) * 2004-12-16 2006-06-21 매그나칩 반도체 유한회사 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100539449B1 (en) Method of manufacturing flash memory device
TW201138021A (en) Semiconductor device and method for fabricating the same
KR101821413B1 (en) An isolation structure, an semiconductor device comprising the isolation structure, and method for fabricating the isolation structure thereof
US7691706B2 (en) Method of fabricating a semiconductor device
JP2006066591A (en) Semiconductor device and method of manufacturing the same
KR100842507B1 (en) Method for manufacturing device isolation layer of semiconductor device
US20110195559A1 (en) Method of forming shallow trench isolation structure
KR100845102B1 (en) Method for Isolation Layer of Semiconductor Divice
KR20070053842A (en) Method of fabricating the trench isolation for the semiconductor device
KR100562268B1 (en) Method for fabricating device isolation barrier of semiconductor device
KR20070003337A (en) Method for manufacturing cell of semiconductor device
KR100818427B1 (en) Mehod for forming device isolation of semiconductor device
KR20120003715A (en) Method for manufacturing semiconductor device with buried gate
KR100519648B1 (en) Method For Manufacturing Semiconductor Devices
KR20030001179A (en) Method for forming isolation layer in semiconductor device
KR20090067611A (en) Method for forming isolation film in semiconductor device
KR100348305B1 (en) Method for fabricating isolation film of semiconductor device
KR100567032B1 (en) Method for isolation used ion implant
KR20100003837A (en) Method for manufacturing of semiconductor device
KR20030086853A (en) Method for forming isolation layer of semiconductor device
KR20060075363A (en) Method of forming a gate electrode pattern in flash memory device
KR20090056263A (en) Isolation layer in semiconductor device and forming method thereof
JP2013149826A (en) Semiconductor device manufacturing method
KR20030000136A (en) Manufacturing method for semiconductor device
KR20090128997A (en) Method for improving thinning phenomenon on edge of active area in fabricating semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee