KR20060068286A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20060068286A
KR20060068286A KR1020040106938A KR20040106938A KR20060068286A KR 20060068286 A KR20060068286 A KR 20060068286A KR 1020040106938 A KR1020040106938 A KR 1020040106938A KR 20040106938 A KR20040106938 A KR 20040106938A KR 20060068286 A KR20060068286 A KR 20060068286A
Authority
KR
South Korea
Prior art keywords
etching
film
layer
manufacturing
semiconductor device
Prior art date
Application number
KR1020040106938A
Other languages
Korean (ko)
Other versions
KR101100704B1 (en
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040106938A priority Critical patent/KR101100704B1/en
Publication of KR20060068286A publication Critical patent/KR20060068286A/en
Application granted granted Critical
Publication of KR101100704B1 publication Critical patent/KR101100704B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판의 소자 분리막 상부 에지부에 질화막 스페이서를 형성하여 콘택 오정렬시 소자 분리막을 형성하는 갭필 산화막의 손상을 방지하며, 반도체 기판 전면에 형성되는 식각 정지 질화막의 스트레스에 의한 소자 특성의 변화를 억제하고 상기 식각 정지 질화막에 의해 발생하던 중수소 열처리 공정의 방해를 방지하여 소자의 신뢰성을 향상시키는 기술을 나타낸다. The method of manufacturing a semiconductor device according to the present invention forms a nitride spacer on an upper edge of an isolation layer of a semiconductor substrate to prevent damage to the gapfill oxide layer forming the isolation layer upon contact misalignment. A technique of suppressing a change in device characteristics due to stress and preventing interference of the deuterium heat treatment process caused by the etch stop nitride film is disclosed to improve device reliability.

Description

반도체 소자의 제조 방법 {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Manufacturing Method of Semiconductor Device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법 및 그 문제점을 도시한 단면도들.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device and a problem thereof according to the prior art.

도 2a 및 도 2b는 종래 기술에 따른 반도체 소자의 제조 방법 및 그 문제점을 도시한 단면도들.2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device and a problem thereof according to the prior art.

도 3a 내지 도 3i는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도들. 3A to 3I are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.

도 4a 내지 도 4j는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도들. 4A through 4J are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>

1, 10, 100, 200 : 반도체 기판 2, 20 : 소자 분리막1, 10, 100, 200: semiconductor substrate 2, 20: device isolation film

3, 85, 255 : 층간 절연막 4, 90, 260 : 콘택3, 85, 255: interlayer insulating film 4, 90, 260: contact

30 : 게이트 산화막 40 : 게이트 폴리 30: gate oxide film 40: gate poly

50 : LDD 산화막 60 : LDD 질화막50: LDD oxide film 60: LDD nitride film

70 : 소스/드레인 영역 80 : 식각 정지 질화막 70: source / drain region 80: etch stop nitride film

105, 205 : 패드 산화막 110, 210 : 패드 질화막105, 205: pad oxide film 110, 210: pad nitride film

115, 215 : 감광막 패턴 120, 220 : 트렌치 115, 215: photoresist pattern 120, 220: trench                 

125 : 제 1 갭필 산화막 130 : 제 2 갭필 산화막125: first gapfill oxide film 130: second gapfill oxide film

135, 245 : 질화막 140, 250 : 질화막 스페이서135, 245: nitride film 140, 250: nitride film spacer

230 : 라이너 질화막 240 : 갭필 산화막230: liner nitride film 240: gap fill oxide film

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판의 소자 분리막 상부 에지부에 질화막 스페이서를 형성하여 콘택 오정렬시 소자 분리막을 형성하는 갭필 산화막의 손상을 방지하며, 반도체 기판 전면에 형성되는 식각 정지 질화막의 스트레스에 의한 소자 특성의 변화를 억제하고 상기 식각 정지 질화막에 의해 발생하던 중수소 열처리 공정의 방해를 방지하여 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, to form a nitride spacer in the upper edge of the device isolation layer of the semiconductor substrate to prevent damage to the gap fill oxide film forming the device isolation layer in the case of contact misalignment, the etching stop formed on the front The present invention relates to a method for manufacturing a semiconductor device which suppresses a change in device characteristics due to stress of a nitride film and prevents interference of the deuterium heat treatment process caused by the etch stop nitride film to improve device reliability.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법 및 그 문제점을 도시한 단면도들이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device and a problem thereof according to the prior art.

도 1a을 참조하면, 소자 분리막(2)이 형성된 반도체 기판(1)의 활성 영역에 콘택(3)을 형성한다. Referring to FIG. 1A, a contact 3 is formed in an active region of a semiconductor substrate 1 on which an isolation layer 2 is formed.

도 1b를 참조하면, 종래 기술에 따라 콘택(3)을 형성하는 과정에서 콘택(3)이 오정렬되면서 산화막으로 형성된 소자 분리막(2)이 과도 식각(A)되어 손상되는 문제점이 있다. Referring to FIG. 1B, in the process of forming the contact 3 according to the related art, the device isolation layer 2 formed of an oxide film is damaged due to excessive etching (A) while the contact 3 is misaligned.

최근에는 이러한 소자 분리막의 손상을 방지하기 위해 도 2a와 같이 반도체 기판 상부에 식각 정지 질화막을 형성하고 콘택을 형성한다. Recently, in order to prevent damage to the device isolation layer, an etch stop nitride film is formed and a contact is formed on the semiconductor substrate as shown in FIG. 2A.

도 2a 및 도 2b는 종래 기술에 따른 반도체 소자의 제조 방법 및 그 문제점을 도시한 단면도들이다.2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device and a problem thereof according to the prior art.

도 2a을 참조하면, 반도체 기판(10) 상부에 소자 분리막(20) 및 게이트 전극을 형성한다. 이때, 상기 게이트 전극은 게이트 산화막(30) 및 게이트 폴리(40)로 구성되는 것이 바람직하다. Referring to FIG. 2A, an isolation layer 20 and a gate electrode are formed on the semiconductor substrate 10. In this case, the gate electrode preferably includes a gate oxide layer 30 and a gate poly 40.

게이트 전극 측벽에 LDD 산화막(50) 및 LDD 질화막(60)을 형성하고 식각하여 LDD 스페이서를 형성한 후 이온 주입을 수행하여 소스/드레인 영역(70)을 형성한다. The LDD oxide film 50 and the LDD nitride film 60 are formed on the sidewalls of the gate electrode and etched to form LDD spacers, and then ion implantation is performed to form the source / drain region 70.

다음에 상기 게이트 전극을 포함한 반도체 기판(10) 전면에 식각 정지 질화막(80)을 형성한다. Next, an etch stop nitride film 80 is formed on the entire surface of the semiconductor substrate 10 including the gate electrode.

이때, 식각 정지 질화막(80)은 콘택을 형성하는 단계에서 오정렬이 발생할 경우 소자 분리막(20)을 구성하는 갭필 산화막이 과도 식각되는 것을 방지하기 위하여 형성하는 것이 바람직하다. In this case, the etch stop nitride film 80 may be formed to prevent excessive etching of the gapfill oxide film constituting the device isolation layer 20 when misalignment occurs in the forming of the contact.

도 1b를 참조하면, 소스/드레인 영역(50)에 접속되는 콘택(70)을 형성한다. Referring to FIG. 1B, a contact 70 is formed to be connected to the source / drain region 50.

상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 반도체 기판 상부에 형성된 식각 정지 질화막은 하부의 트랜지스터에 강한 스트레스를 인가하여 캐리어의 이동도를 변경시키기 때문에 소자의 특성이 변하게 되며, 소자의 신뢰성 개선을 위해 H2 열처리 공정 대신 수행되는 중수소 열처리 공정시 상기 중수소 분자가 확산 하는 것을 방해하여 신뢰성 개선에 문제점이 있다. In the method of manufacturing a semiconductor device according to the related art, the etch stop nitride film formed on an upper portion of a semiconductor substrate changes the mobility of a carrier by applying a strong stress to a lower transistor, thereby changing characteristics of the device and improving reliability of the device. In order to prevent diffusion of the deuterium molecules in the deuterium heat treatment process performed instead of the H 2 heat treatment process, there is a problem in improving reliability.

상기 문제점을 해결하기 위하여, 반도체 기판의 소자 분리막 상부 에지부에 질화막 스페이서를 형성하여 콘택 오정렬시 소자 분리막을 형성하는 갭필 산화막의 손상을 방지하며, 반도체 기판 전면에 형성되는 식각 정지 질화막의 스트레스에 의한 소자 특성의 변화를 억제하고 상기 식각 정지 질화막에 의해 발생하던 중수소 열처리 공정의 방해를 방지하여 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다. In order to solve the above problems, a nitride spacer is formed on the upper edge of the device isolation layer of the semiconductor substrate to prevent damage to the gap fill oxide layer forming the device isolation layer when the contact is misaligned, and due to the stress of the etch stop nitride film formed on the entire surface of the semiconductor substrate. It is an object of the present invention to provide a method for manufacturing a semiconductor device which suppresses a change in device characteristics and prevents interference of the deuterium heat treatment process caused by the etch stop nitride film to improve device reliability.

본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법은A method of manufacturing a semiconductor device according to the first embodiment of the present invention

반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와,Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate;

상기 패드 질화막, 패드 산화막 및 소정 깊이의 반도체 기판을 식각하여 소자 분리 영역에 트렌치를 형성하는 단계와,Etching the pad nitride film, the pad oxide film, and the semiconductor substrate having a predetermined depth to form a trench in the device isolation region;

전체 표면에 제 1 갭필 산화막을 형성하고 상기 트렌치를 매립하는 제 2 갭필 산화막을 순차적으로 형성하는 단계와,Forming a first gap fill oxide film on the entire surface and sequentially forming a second gap fill oxide film filling the trench;

상기 패드 질화막이 노출될때까지 평탄화 식각하고 상기 패드 질화막을 제거하는 단계와,Planarization etching until the pad nitride layer is exposed and removing the pad nitride layer;

상기 제 1 및 제 2 갭필 산화막의 측벽을 일부 식각하되, 제 1 갭필 산화막이 더 식각되는 단계와, Partially etching sidewalls of the first and second gapfill oxide layers, wherein the first gapfill oxide layer is further etched;                     

상기 제 1 및 제 2 갭필 산화막 측벽에 질화막 스페이서를 형성하는 단계Forming a nitride spacer on sidewalls of the first and second gapfill oxide layers

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법은A method of manufacturing a semiconductor device according to a second embodiment of the present invention

반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와,Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate;

상기 패드 질화막, 패드 산화막 및 소정 깊이의 반도체 기판을 식각하여 소자 분리 영역에 트렌치를 형성하는 단계와,Etching the pad nitride film, the pad oxide film, and the semiconductor substrate having a predetermined depth to form a trench in the device isolation region;

상기 트렌치 내벽에 측벽 산화막을 형성하는 단계와,Forming a sidewall oxide film on the inner wall of the trench;

상기 트렌치를 포함하는 반도체 기판 전면에 라이너 질화막을 형성하는 단계와,Forming a liner nitride film on the entire surface of the semiconductor substrate including the trench;

상기 트렌치를 매립하는 갭필 산화막을 형성하는 단계와,Forming a gapfill oxide film filling the trench;

상기 라이너 질화막이 노출될때까지 평탄화 식각하고, 상기 라이너 질화막 및 패드 질화막을 제거하되, 상기 라이너 질화막은 과도 식각하는 단계와,Flattening etching until the liner nitride layer is exposed, removing the liner nitride layer and the pad nitride layer, but over-etching the liner nitride layer;

상기 갭필 산화막의 측벽을 일부 식각하는 단계와,Partially etching sidewalls of the gapfill oxide layer;

상기 갭필 산화막 측벽에 질화막 스페이서를 형성하는 단계Forming a nitride spacer on sidewalls of the gapfill oxide layer

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

이하에서는 본 발명의 제 1 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings a first embodiment of the present invention will be described in detail.

도 3a 내지 도 3i는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 3A to 3I are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.                     

도 3a를 참조하면, 반도체 기판(100) 상부에 패드 산화막(105), 패드 질화막(110) 및 소자 분리 영역이 정의된 감광막 패턴(115)을 순차적으로 형성한다. Referring to FIG. 3A, a photoresist layer pattern 115 including a pad oxide layer 105, a pad nitride layer 110, and an isolation region may be sequentially formed on the semiconductor substrate 100.

도 3b를 참조하면, 감광막 패턴(115)를 마스크로 패드 질화막(110) 및 패드 산화막(102)을 식각하여 트렌치(120)를 형성한다. Referring to FIG. 3B, the trench 120 is formed by etching the pad nitride layer 110 and the pad oxide layer 102 using the photoresist pattern 115 as a mask.

도 3c를 참조하면, 제 1 갭필 산화막(125) 및 제 2 갭필 산화막(130)을 순차적으로 형성하여 상기 트렌치를 매립한다. Referring to FIG. 3C, the trench is formed by sequentially forming the first gapfill oxide film 125 and the second gapfill oxide film 130.

이때, 제 1 갭필 산화막(125)은 USG 또는 TEOS막을 사용하여 200 내지 1000Å의 두께로 형성하며, 제 2 갭필 산화막(130)은 HDP 산화막으로 형성하는 것이 바람직하다. In this case, it is preferable that the first gap fill oxide film 125 is formed to have a thickness of 200 to 1000 GPa using a USG or TEOS film, and the second gap fill oxide film 130 is formed of an HDP oxide film.

도 3d를 참조하면, 패드 질화막(110)이 노출될때까지 제 1 및 제 2 갭필 산화막(125, 130)을 평탄화 식각한다. 상기 평탄화 식각 공정에서 상기 제 1 및 제 2 갭필 산화막(125, 130)은 100 내지 700Å의 두께로 식각되는 것이 바람직하다. Referring to FIG. 3D, the first and second gap fill oxide layers 125 and 130 are planarized and etched until the pad nitride layer 110 is exposed. In the planarization etching process, the first and second gap fill oxide layers 125 and 130 may be etched to a thickness of 100 to 700 Å.

도 3e를 참조하면, 패드 질화막(110)을 제거한다. Referring to FIG. 3E, the pad nitride film 110 is removed.

도 3f를 참조하면, 제 1 갭필 산화막(125) 및 제 2 갭필 산화막(130)의 측벽을 일부 식각하되, 제 1 갭필 산화막(125)이 더 식각된다. Referring to FIG. 3F, the sidewalls of the first gapfill oxide film 125 and the second gapfill oxide film 130 are partially etched, but the first gapfill oxide film 125 is further etched.

상기 식각 공정은 HF 또는 BOE 수용액을 이용한 습식 식각 공정으로 수행되며, 제 1 갭필 산화막(125)은 제 2 갭필 산화막(130)에 대하여 높은 식각 선택비를 가져 'B'와 같이 제 1 갭필 산화막(125)이 더 많이 식각되는 것이 바람직하다. The etching process is performed by a wet etching process using an aqueous solution of HF or BOE, and the first gapfill oxide layer 125 has a high etching selectivity with respect to the second gapfill oxide layer 130, such as 'B'. 125) is more likely to be etched.

도 3g를 참조하면, 상기 소자 분리 영역을 포함하는 반도체 기판(100) 전체 표면에 질화막(135)을 형성한다. Referring to FIG. 3G, a nitride film 135 is formed on the entire surface of the semiconductor substrate 100 including the device isolation region.                     

여기서, 질화막(135)은 200 내지 800Å의 두께로 형성하는 것이 바람직하다. Here, the nitride film 135 is preferably formed to a thickness of 200 to 800 kPa.

도 3h를 참조하면, 상기 활성 영역 상부의 질화막(135)을 식각하여 제 1 갭필 산화막(125) 및 제 2 갭필 산화막(130) 측벽에 질화막 스페이서(140)를 형성한다. Referring to FIG. 3H, the nitride layer 135 on the active region is etched to form nitride layer spacers 140 on sidewalls of the first gap fill oxide layer 125 and the second gap fill oxide layer 130.

도 3i를 참조하면, 상기 반도체 기판 전면에 층간 절연막(145)을 형성하고 층간 절연막(145)을 식각하여 상기 활성 영역을 연결시키는 콘택(150)을 형성한다. Referring to FIG. 3I, an interlayer insulating layer 145 is formed on the entire surface of the semiconductor substrate, and the interlayer insulating layer 145 is etched to form a contact 150 connecting the active regions.

이하에서는 본 발명의 제 2 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings a second embodiment of the present invention will be described in detail.

도 4a 내지 도 4j는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 4A through 4J are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

도 4a를 참조하면, 반도체 기판(200) 상부에 패드 산화막(205), 패드 질화막(210) 및 소자 분리 영역이 정의된 감광막 패턴(215)을 순차적으로 형성한다. Referring to FIG. 4A, a pad oxide layer 205, a pad nitride layer 210, and a photoresist layer pattern 215 defining element isolation regions are sequentially formed on the semiconductor substrate 200.

도 4b를 참조하면, 감광막 패턴(215)를 마스크로 패드 질화막(210) 및 패드 산화막(205)을 식각하여 트렌치(220)를 형성한다. Referring to FIG. 4B, a trench 220 is formed by etching the pad nitride layer 210 and the pad oxide layer 205 using the photoresist pattern 215 as a mask.

도 4c를 참조하면, 트렌치(220) 내벽에 측벽 산화막(225)을 형성한다. Referring to FIG. 4C, the sidewall oxide layer 225 is formed on the inner wall of the trench 220.

도 4d를 참조하면, 트렌치(220)를 포함하는 반도체 기판(200) 전면에 라이너 질화막(230)을 형성한 후 트렌치(220)를 매립하는 갭필 산화막(240)을 형성한다. Referring to FIG. 4D, a liner nitride layer 230 is formed on the entire surface of the semiconductor substrate 200 including the trench 220, and then a gap fill oxide layer 240 filling the trench 220 is formed.

여기서, 라이너 질화막(230)은 200 내지 1000Å의 두께로 형성하는 것이 바람직하다. Here, the liner nitride film 230 is preferably formed to a thickness of 200 to 1000 kPa.

도 4e를 참조하면, 라이너 질화막(230)이 노출될때까지 평탄화 식각 공정을 수행한다. Referring to FIG. 4E, the planarization etching process is performed until the liner nitride layer 230 is exposed.

도 4f를 참조하면, 상기 라이너 질화막(230) 및 패드 질화막(210)을 식각하여 제거하되, 라이너 질화막(230)은 과도 식각한다. Referring to FIG. 4F, the liner nitride layer 230 and the pad nitride layer 210 are etched and removed, but the liner nitride layer 230 is excessively etched.

이때, 라이너 질화막(230)은 패드 산화막(205)이 형성된 상기 반도체 기판 표면으로부터 200 내지 100Å의 깊이가 과도 식각되어 'C'와 같이 갭필 산화막(240) 및 측벽 산화막(225) 사이에 틈이 생기도록 하는것이 바람직하다. 상기 과도 식각 공정은 인산 용액으로 식각 시간을 증가시켜 수행하는 것이 바람직하다. At this time, the liner nitride film 230 is excessively etched from the surface of the semiconductor substrate on which the pad oxide film 205 is formed to have a depth of 200 to 100 μs so that a gap is formed between the gap fill oxide film 240 and the sidewall oxide film 225, such as 'C'. It is desirable to do so. The excessive etching process is preferably performed by increasing the etching time with a phosphoric acid solution.

도 4g를 참조하면, 갭필 산화막(240)의 측벽을 일부 식각한다.Referring to FIG. 4G, sidewalls of the gap fill oxide layer 240 are partially etched.

갭필 산화막(240) 식각시 HF 또는 BOE 수용액을 사용하여 습식 식각을 수행하며, 100 내지 800Å의 두께로 식각하는 것이 바람직하다. 이때, 갭필 산화막(240)의 측벽이 일부 식각되는 것이 바람직하다. When etching the gap fill oxide layer 240, the wet etching is performed using HF or BOE aqueous solution, and the etching is performed to a thickness of 100 to 800 kPa. In this case, the sidewalls of the gap fill oxide layer 240 may be partially etched.

도 4h를 참조하면, 상기 소자 분리 영역을 포함한 반도체 기판 전면에 질화막(245)을 형성한다. Referring to FIG. 4H, the nitride film 245 is formed on the entire surface of the semiconductor substrate including the device isolation region.

여기서, 질화막(245)은 300 내지 1000Å의 두께로 형성하는 것이 바람직하다. Here, the nitride film 245 is preferably formed to a thickness of 300 to 1000 kPa.

도 4i를 참조하면, 질화막(245)을 식각하여 갭필 산화막(240) 측벽에 질화막 스페이서(250)를 형성한다. Referring to FIG. 4I, the nitride film 245 is etched to form the nitride film spacer 250 on the sidewall of the gap fill oxide film 240.

도 4j를 참조하면, 상기 반도체 기판 상부에 층간 절연막(255)을 형성하고, 층간 절연막(255)을 식각하여 활성 영역을 연결시키는 콘택(260)을 형성한다. Referring to FIG. 4J, an interlayer insulating layer 255 is formed on the semiconductor substrate, and a contact 260 is formed to etch the interlayer insulating layer 255 to connect the active regions.

본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판의 소자 분리막 상부 에지부에 질화막 스페이서를 형성하여 콘택 오정렬시 소자 분리막을 형성하는 갭필 산화막의 손상을 방지하며, 반도체 기판 전면에 형성되는 식각 정지 질화막의 스트레스에 의한 소자 특성의 변화를 억제하고 상기 식각 정지 질화막에 의해 발생하던 중수소 열처리 공정의 방해를 방지하여 소자의 신뢰성을 향상시키는 효과가 있다.  The method of manufacturing a semiconductor device according to the present invention forms a nitride spacer on an upper edge of an isolation layer of a semiconductor substrate to prevent damage to the gapfill oxide layer forming the isolation layer upon contact misalignment. By suppressing the change in device characteristics due to stress and preventing the deuteration heat treatment process caused by the etch stop nitride film, there is an effect of improving the reliability of the device.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.





In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are claimed in the following claims It should be seen as belonging to a range.





Claims (12)

반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate; 상기 패드 질화막, 패드 산화막 및 소정 깊이의 반도체 기판을 식각하여 소자 분리 영역에 트렌치를 형성하는 단계;Etching the pad nitride film, the pad oxide film, and the semiconductor substrate having a predetermined depth to form a trench in the device isolation region; 전체 표면에 제 1 갭필 산화막을 형성하고 상기 트렌치를 매립하는 제 2 갭필 산화막을 순차적으로 형성하는 단계;Forming a first gap fill oxide film on the entire surface and sequentially forming a second gap fill oxide film filling the trench; 상기 패드 질화막이 노출될때까지 평탄화 식각하고 상기 패드 질화막을 제거하는 단계;Planar etching and removing the pad nitride layer until the pad nitride layer is exposed; 상기 제 1 및 제 2 갭필 산화막의 측벽을 일부 식각하되, 제 1 갭필 산화막이 더 식각되는 단계; 및Partially etching sidewalls of the first and second gapfill oxide layers, wherein the first gapfill oxide layer is further etched; And 상기 제 1 및 제 2 갭필 산화막 측벽에 질화막 스페이서를 형성하는 단계;Forming a nitride spacer on sidewalls of the first and second gapfill oxide layers; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제 1 갭필 산화막은 200 내지 1000Å 두께의 USG 또는 TEOS막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The first gap fill oxide film is a method of manufacturing a semiconductor device, characterized in that formed by USG or TEOS film of 200 to 1000 Å thickness. 제 1 항에 있어서, The method of claim 1, 상기 제 2 갭필 산화막은 HDP 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. And the second gap fill oxide film is formed of an HDP oxide film. 제 1 항에 있어서, The method of claim 1, 상기 평탄화 식각 공정에서 상기 제 1 및 제 2 갭필 산화막은 100 내지 700Å의 두께가 식각되는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of claim 1, wherein the first and second gap fill oxide layers are etched in a thickness of 100 to 700 GPa in the planarization etching process. 제 4 항에 있어서, The method of claim 4, wherein 상기 제 1 갭필 산화막은 HF 또는 BOE 수용액을 이용한 습식 식각 공정에서 상기 제 2 갭필 산화막과 식각 선택비 차이를 가지는 것을 특징으로 하는 반도체 소자의 제조 방법. The first gap fill oxide layer has a difference in etching selectivity from the second gap fill oxide layer in a wet etching process using an HF or BOE aqueous solution. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 200 내지 800Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The nitride film is a manufacturing method of a semiconductor device, characterized in that formed in a thickness of 200 to 800Å. 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate; 상기 패드 질화막, 패드 산화막 및 소정 깊이의 반도체 기판을 식각하여 소자 분리 영역에 트렌치를 형성하는 단계;Etching the pad nitride film, the pad oxide film, and the semiconductor substrate having a predetermined depth to form a trench in the device isolation region; 상기 트렌치 내벽에 측벽 산화막을 형성하는 단계;Forming a sidewall oxide film on the inner wall of the trench; 상기 트렌치를 포함하는 반도체 기판 전면에 라이너 질화막을 형성하는 단계;Forming a liner nitride film over an entire surface of the semiconductor substrate including the trench; 상기 트렌치를 매립하는 갭필 산화막을 형성하는 단계;Forming a gapfill oxide layer filling the trench; 상기 라이너 질화막이 노출될때까지 평탄화 식각하고, 상기 라이너 질화막 및 패드 질화막을 제거하되, 상기 라이너 질화막은 과도 식각하는 단계;Planar etching until the liner nitride layer is exposed, and removing the liner nitride layer and the pad nitride layer, but over-etching the liner nitride layer; 상기 갭필 산화막의 측벽을 일부 식각하는 단계; 및Partially etching sidewalls of the gapfill oxide layer; And 상기 갭필 산화막 측벽에 질화막 스페이서를 형성하는 단계;Forming a nitride spacer on sidewalls of the gapfill oxide layer; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. Method of manufacturing a semiconductor device comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 라이너 질화막은 200 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The liner nitride film is a manufacturing method of a semiconductor device, characterized in that formed in a thickness of 200 to 1000Å. 제 7 항에 있어서, The method of claim 7, wherein 상기 라이너 질화막은 상기 반도체 기판 표면으로부터 200 내지 100Å의 깊이가 식각되도록 과도 식각을 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법. The liner nitride film is a method of manufacturing a semiconductor device, characterized in that for performing the excessive etching so as to etch a depth of 200 ~ 100Å from the surface of the semiconductor substrate. 제 7 항에 있어서, The method of claim 7, wherein 상기 갭필 산화막 측벽 식각시 HF 또는 BOE 수용액을 사용하여 습식 식각을 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법. A method of manufacturing a semiconductor device, characterized in that the wet etching is performed using an aqueous HF or BOE solution during the sidewall etching of the gapfill oxide layer. 제 7 항에 있어서, The method of claim 7, wherein 상기 갭필 산화막을 100 내지 800Å의 두께로 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법. The gap fill oxide film is etched to a thickness of 100 to 800 kPa, the manufacturing method of a semiconductor device. 제 7 항에 있어서, The method of claim 7, wherein 상기 질화막은 300 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The nitride film is a semiconductor device manufacturing method, characterized in that formed in a thickness of 300 to 1000 내지.
KR1020040106938A 2004-12-16 2004-12-16 Method for manufacturing semiconductor device KR101100704B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106938A KR101100704B1 (en) 2004-12-16 2004-12-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106938A KR101100704B1 (en) 2004-12-16 2004-12-16 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20060068286A true KR20060068286A (en) 2006-06-21
KR101100704B1 KR101100704B1 (en) 2011-12-30

Family

ID=37162617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106938A KR101100704B1 (en) 2004-12-16 2004-12-16 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR101100704B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842507B1 (en) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 Method for manufacturing device isolation layer of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326942B1 (en) * 2000-01-21 2002-03-13 윤종용 Borderless contact structure and method of forming the same
KR100779398B1 (en) * 2001-06-26 2007-11-23 매그나칩 반도체 유한회사 Method of forming a device isolation film in a semiconductor device
KR20040002241A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 A method for forming a field oxide of semiconductor device
KR20040043954A (en) * 2002-11-20 2004-05-27 삼성전자주식회사 Trench isolation methods of a semiconductor device
KR20040046072A (en) * 2002-11-26 2004-06-05 삼성전자주식회사 Method of forming semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842507B1 (en) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 Method for manufacturing device isolation layer of semiconductor device

Also Published As

Publication number Publication date
KR101100704B1 (en) 2011-12-30

Similar Documents

Publication Publication Date Title
KR100607351B1 (en) Method for fabricating flash memory device
US8927388B2 (en) Method of fabricating dielectric layer and shallow trench isolation
JP2007201395A (en) Method for manufacturing semiconductor device
KR100674896B1 (en) Trench isolation method of semiconductor device
US20060216917A1 (en) Method for forming recess gate of semiconductor device
KR101051158B1 (en) Method of manufacturing MOSPF
KR101100704B1 (en) Method for manufacturing semiconductor device
US7612433B2 (en) Semiconductor device having self-aligned contact
KR100733685B1 (en) Method of manufacturing a trench in semiconductor device
KR101119739B1 (en) Method for Forming Transistor of Semiconductor Device
KR20060000483A (en) Method for manufacturing semiconductor device
KR20070046399A (en) Method for fabricating semiconductor device
KR100403317B1 (en) Manufacturing method for semiconductor device
KR20080089016A (en) Method for manufactring semiconductor device
KR20060058545A (en) Method for manufacturing of semiconductor device
KR101012438B1 (en) Method of manufacturing semiconductor device
KR20050052027A (en) Semiconductor device having a recessed gate electrode and fabrication method thereof
KR100629694B1 (en) Method for manufacturing semiconductor device
KR20060058547A (en) Method for manufacturing of semiconductor device
KR20030045216A (en) Method of manufacturing a trench in semiconductor device
KR100508533B1 (en) Method for manufacturing reverse trench of semiconductor devices
KR100608375B1 (en) Method for forming gate in semiconductor device
KR20070078230A (en) Method for manufacturing transistor of semiconductor device
KR20060062525A (en) Method of manufacturing semiconducter with gate of recess gate
KR20090063656A (en) Method for fabricating a shallow trench isolation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee