KR20100003170A - 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법 - Google Patents

네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법 Download PDF

Info

Publication number
KR20100003170A
KR20100003170A KR1020080122157A KR20080122157A KR20100003170A KR 20100003170 A KR20100003170 A KR 20100003170A KR 1020080122157 A KR1020080122157 A KR 1020080122157A KR 20080122157 A KR20080122157 A KR 20080122157A KR 20100003170 A KR20100003170 A KR 20100003170A
Authority
KR
South Korea
Prior art keywords
controller
wire harness
pin
microprocessor
connector
Prior art date
Application number
KR1020080122157A
Other languages
English (en)
Other versions
KR101000237B1 (ko
Inventor
씨. 로버트슨 데이비드
박민종
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20100003170A publication Critical patent/KR20100003170A/ko
Application granted granted Critical
Publication of KR101000237B1 publication Critical patent/KR101000237B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법이 제공된다. 상기 방법은 와이어 하니스 커넥터의 제1 핀 세트를 상기 콘트롤러의 PCT 커넥터의 제2 핀 세트에 연결하는 단계를 포함한다. 상기 방법은 또한, 마이크로프로세서를 활용하여 와이어 하니스 아이디를 결정하기 위하여 상기 PCB 커넥터의 제1 핀 세트의 일부에 대한 전압을 샘플링하는 단계를 포함한다. 상기 방법은 상기 마이크로프로세서를 활용하여 상기 와이어 하니스 아이디를 사용하는 상기 콘트롤러에 대한 버스 어드레스를 선택하기 위하여 메모리로부터 룩업테이블을 엑세스하는 단계를 또한 포함한다. 상기 룩업 테이블은 복수 개의 와이어 하니스 아이디에 대응적으로 관련된 복수 개의 버스 어드레스를 포함한다. 상기 방법은 또한, 마이크로프로세서를 활용하여 상기 선택된 버스 어드레스를 메모리 장치에 저장하는 단계를 포함한다.

Description

네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법{SYSTEM AND METHOD FOR DETERMINING A BUS ADDRESS FOR A CONTROLLER WITHIN A NETWORK}
본 발명은 네트워크 내 콘트롤러에 대한 버스 어드레스(bus address)를 결정하는 시스템 및 방법에 관한 것이다.
분포된 슬레이브 콘트롤러(distributed slave controllers)를 가진 네트워크에서, 상기 슬레이브 콘트롤러(slave controllers)와 통신을 하기 위하여 마스터 콘트롤러(master controller)가 네트워크 내 상기 슬레이브 콘트롤러 각각의 버스 어드레스를 아는 것은 중요하다. 이것은 유일한 버스 어드레스를 가진 각 슬레이브 콘트롤러를 개별적으로 프로그래밍하는 시간 집중 작업(time intensive task)일 수 있는 것에 의하여 주로 해결된다. 또한, 상기 슬레이브 콘트롤러가 부정확한 버스 어드레스로 프로그래밍된다면, 상기 슬레이브 콘트롤러는 상기 마스터 콘트롤러와 통신을 할 수 없게 될 것이다.
그러므로, 본 발명자는 여기에서 상기 언급된 결점을 최소화하거나 제거하는 콘트롤러에 대한 버스 어드레스를 결정하는 개선된 시스템과 방법에 대한 필요성을 인식한다.
본 발명의 바람직한 실시예에 따른 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 방법이 제공된다. 상기 방법은 와이어 하니스 커넥터의 제1 핀 세트를 상기 콘트롤러의 PCT 커넥터의 제2 핀 세트에 연결하는 단계를 포함한다. 상기 방법은 또한, 마이크로프로세서를 활용하여 와이어 하니스 아이디를 결정하기 위하여 상기 PCB 커넥터의 제1 핀 세트의 일부에 대한 전압을 샘플링하는 단계를 포함한다. 상기 방법은 상기 마이크로프로세서를 활용하여 상기 와이어 하니스 아이디를 사용하는 상기 콘트롤러에 대한 버스 어드레스를 선택하기 위하여 메모리로부터 룩업테이블을 엑세스하는 단계를 또한 포함한다. 상기 룩업 테이블은 복수 개의 와이어 하니스 아이디에 대응적으로 관련된 복수 개의 버스 어드레스를 포함한다. 상기 룩업 테이블은 상기 마이크로프로세서에 동작가능하게 연결된다. 상기 방법은 또한, 마이크로프로세서를 활용하여 상기 선택된 버스 어드레스를 메모리 장치에 저장하는 단계를 포함한다.
본 발명의 일 실시예에 따른 네트워크 내 버스 어드레스를 결정하는 시스템이 또한 제공된다. 상기 시스템은 피씨비(PCB), 마이크로프로세서, 메모리 장치 및 피씨비 커넥터(PCB connector)를 가지는 콘트롤러를 포함한다. 상기 마이크로프로세서는 상기 피씨비에 연결된다. 상기 메모리 장치는 상기 마이크로프로세서에 동작가능하게 연결된다. 상기 메모리 장치는 복수 개 와이어 하니스 아이디에 관련된 복수 개의 버스 어드레스를 가진 룩업테이블을 가진다. 상기 피씨비 커넥터는 제1 핀 세트를 가진다. 상기 피씨비 커넥터는 상기 피씨비에 연결된다. 상기 시스템은 또한 상기 제1 핀 세트에 연결되는 제2 핀 세트를 가지는 와이어 하니스 커넥터를 포함한다. 상기 마이크로프로세서는 와이어 하니스 아이디를 결정하기 위하여 상기 피씨비 커넥터의 제1 핀 세트의 일부에 대한 전압을 샘플링하도록 구성되며, 또한, 상기 와이어 하니스 아이디를 사용하는 상기 콘트롤러에 대한 버스 어드레스를 선택하기 위하여 상기 룩업 테이블을 엑세스하도록 구성된다.
본 발명의 다양한 장점은 바람직한 실시예에 대한 상세한 설명으로부터 본 발명의 기술분야의 당업자에게 명확해질 것이다. 상기 상세한 설명에 수반되는 도면은 아래에 도시된다.
네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 상기 시스템 및 방법은 다른 시스템 및 방법과 대비하여 실질적인 이점을 제공한다. 특히, 상기 시스템과 방법은 상기 콘트롤러를 특정 버스 어드레스에 수동으로 프로그램하거나 상기 콘트롤러 상의 스위치를 수동으로 세팅하지 않고 와이어 하니스 아이디에 기초하여 콘트롤러에 대한 버스 어드레스를 결정하는 기술적인 효과를 제공한다.
네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 와이어 하니스 확인(wire harness identifier) 시스템에 대한 바람직한 실시예가 도면을 참조하여 설명될 것이다. 여기에서 기술되는 예시적인 와이어 하니스 확인 시스템은 와이어 하니스 커넥터(wire harness connector) 내 제2 핀 세트(second set of pins)의 일부와 연결된 PCB 커넥터 내 제1 핀 세트(first set of pins)의 일부에 대한 전압을 샘플링하도록 구성되어 마이크로프로세서를 활용하여 와이어 하니스 아이디(ID)를 결정한다. 여기에서 기술되는 상기 예시적인 와이어 하니스 확인 시스템은 또한, 룩업 테이블(look-up table)에 접근(access)하도록 구성되어 상기 마이크로프로세서를 활용하여 상기 와이어 하니스 ID를 사용하는 상기 콘트롤러에 대한 버스 어드레스를 선택한다. 상기 룩업 테이블은 복수 개의 와이어 하니스 ID에 대응되도록 연관된 복수 개의 버스 어드레스를 포함한다. 여기에서 기술되는 상기 예시적인 와이어 하니스 확인 시스템은 또한, 상기 마이크로프로세서를 활용하여 콘트롤러에 대해 선택된 상기 버스 어드레스를 메모리 장치에 저장하도록 구성된다. 이것은 네트워크 내 마스터 콘트롤러가 상기 콘트롤러를 직접 유일하게 구성할 필요 없이 상기 시스템 내 다른 콘트롤러 중에서 상기 선택된 버스 어드레스를 통하여 상기 콘트롤러의 동일성을 확인할 수 있도록 한다.
도면을 참조할 때, 도 1은 본 발명의 바람직한 일 실시예에 따른 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하기 위하여 사용되는 와이어 하니스 확인 시스템(10)의 개략도이다. 상기 시스템(10)은 마이크로프로세서(16), 롬(18), 램과 같은 휘발성 메모리(20), 입출력 인터페이스(22), 헤더(header)(24)를 가지는 PCB(14)와 이에 연결되는 PCB 커넥터(26)를 가지는 콘트롤러(12a)를 포함한다. 상기 PCB(14)에 연결되는 상기 헤더(24)는 상기 네트워크 내에서 PCB(14)가 확인될 수 있도록 하기 위하여 사용된다. 상기 시스템(10)은 또한 와이어 하니스 어셈블리(30)를 포함한다. 상기 와이어 하니스 어셈블리(30)는 일단에 위치한 제1 와이어 하니스 커넥터(34)와 타단에 위치한 제2 와이어 하니스 커넥터(36)를 가지는 와이어 하니스 본체(wire harness body)(32)를 가진다. 상기 와이어 하니스 어셈블리(30)의 상기 제1 와이어 하니스 커넥터(34)를 상기 PCB(14)의 상기 PCB 커넥터(26)에 전기적으로 연결함으로써 상기 와이어 하니스 어셈블리(30)는 상기 PCB(14)와 동작 가능하게 연결되도록 구성된다.
상기 마이크로 프로세서(16)는 상기 와이어 하니스 어셈블리(30)의 상기 제1 와이어 하니스 커넥터(34)에 의하여 유일하게 정해지는(set) 와이어 하니스 ID를 결정하기 위하여 제공된다. 상기 마이크로 프로세서(16)는 또한 상기 콘트롤러(12a)에 대한 상기 와이어 하니스 ID를 사용하는 버스 어드레스를 선택하도록 제공되며 이에 의해 상기 콘트롤러(12a)가 네트워크 내 확인될 수 있도록 한다. 상기 마이크로 프로세서는 상기 롬(18), 램(20) 및 입출력 인터페이스(22)와 동작 가능하게 통신한다(communicate). 롬(18), 램(20)을 포함하는 상기 컴퓨터 인식가능한 매체는 상기 마이크로프로세서(16)에 의하여 사용되는 실행가능한 명령을 나타내는 어떤 데이터를 저장할 수 있는 PROMs, EPROMs, EEPROMs, 플래쉬 메모리 또는 다른 어떤 전기, 자기, 광 또는 조합된 메모리 장치와 같은 많은 알려진 메모리 장치의 어떠한 것을 사용하여 실현될 수 있다.
상기 마이크로프로세서(16)는 내부에 정보들을 대응되도록 저장하는 저장 비트(storage bits)(42, 44, 46)를 가진 저장 주소(storage address)(40)를 포함한다. 상기 저장 주소(40)는 바람직한 구성(즉, 네트워크 내 콘트롤러의 수)에 따라 세 저장 비트(three storage bits) 이상을 포함할 수 있다. 그러나, 논의의 편의성을 위하여 단지 세 저장 비트(42, 44, 46)가 표현되며 상세히 논의된다. 상기 저장 비트(42, 44, 46)에 저장된 정보 비트들은 함께 상기 와이어 하니스 ID를 나타낸다. 예를 들어, 저장 비트(42)는 상기 와이어 하니스 ID의 제1 비트를 유지(hold)하고, 저장 비트(44)는 상기 와이어 하니스 ID의 제2 비트를 유지하고, 저장 비트(46)는 상기 와이어 하니스 ID의 제3 비트를 유지한다. 상기 저장 주소(40)는 8개의 다른 와이어 하니스 ID들의 어떠한 하나를 나타낼 수 있으며, 이 예에서는 110이다.
상기 마이크로프로세서(16)는 여기에 기술된 기능 또는/및 방법을 수행하도록 구성된 일반적인 어떠한 마이크로프로세서일 수 있다. 상기 마이크로프로세서(16)는 탑재되고 실행되는 경우 상기 마이크로프로세서(16)가 여기에서 기술된 상기 방법을 수행하도록 동작하는 것을 허용하는 컴퓨터 프로그램을 가진 하드웨어 및/또는 소프트웨어/펌웨어의 조합을 포함한다. 본 발명의 바람직한 실시예들의 현재 내용에 사용되는 컴퓨터 프로그램 수단 또는 컴퓨터 프로그램은 어떠한 언어(language), 코드(code), 표시(notation) 또는 정보 처리 능력을 가진 시스템으로 하여금 특정한 기능을 직접 또는 다른 언어, 코드, 표시로의 변환을 거친 후 또는 다른 물적 형태로의 재생과 같은 방법으로 수행할 수 있도록 의도된 일련의 명 령어와 같은 형태로의 어떠한 표현을 포함한다.
일 실시예에 따라서, 롬(18)은 상기 와이어 하니스 ID를 사용하는 상기 콘트롤러(12a)에 대한 버스 어드레스를 선택하기 위하여 사용되는 기정의된(predefined) 룩업 테이블(50)을 저장하도록 제공된다. 상기 룩업 테이블(50)은 복수 개의 와이어 하니스 ID들에 대응되도록 관련된 복수 개의 버스 어드레스를 포함한다. 상기 마이크로프로세서(16)는 상기 와이어 하니스 ID를 사용하는 상기 콘트롤러(12a)에 대한 버스 어드레스를 선택하기 위하여 상기 룩업 테이블(50)에 접근하도록 상기 롬(18)과 동작가능하게 연결된다. 예시적인 동작에서, 상기 마이크로프로세서(16)는 상기 와이어 하니스 ID가 100인 경우 버스 어드레스 10000을 선택하고, 상기 와이어 하니스 ID가 101인 경우 버스 어드레스 10001 선택하는 등과 같다. 버스 어드레스와 대응되는 와이어 하니스 ID들의 숫자는 응용례에 따라 달라질 수 있다. 대용가능한 다른 실시예에서, 상기 기정의된 룩업테이블(50)은 램(20)에 저장될 수 있으며, 앞서 기술한 바와 같이 상기 마이크로프로세서(16)에 의하여 접근(access)될 수 있다는 것은 자명하다. 일단 버스 어드레스가 상기 콘트롤러(12a)에 대하여 선택되며, 상기 선택된 버스 어드레스는 램(20) 및/또는 롬에 저장된다.
상기 PCB 커넥터(26)는 상기 제1 와이어 하니스 커넥터(34)에 의하여 정해지는 상기 와이어 하니스 ID를 상기 마이크로프로세서(16)가 결정할 수 있도록 하기 위하여 제공된다. 상기 PCB 커넥터(26)는 상기 마이크로프로세서(16)와 직접 연결되는 핀을 가지는 제1 핀 세트(60), 저항(62) 및 전력원(64)(예를 들어, 5V 전원) 을 포함하며, 도시된 바와 같이 그라운드(66)에 전기적으로 연결되는 추가적인 핀을 포함할 수 있다. 상기 마이크로프로세서(16)는 상기 와이어 하니스 ID를 결정하기 위하여 상기 전력원(64)과 상기 마이크로프로세서(16)에 연결된 핀의 전압을 샘플링하거나 측정한다. 상기 마이크로프로세서(16)와 연결된 핀은 하이 로직 전압(high logic voltage) 또는 로우 로직 전압(low logic voltage)을 가지도록 구성된다. 상기 마이크로프로세서와 연결된 상기 제1 핀 세트(6)의 핀에 대한 전압은 상기 와이어 하니스 ID의 대응하는 비트를 나타낸다. 이 예에서, 상기 제1 핀 세트(60) 중 적어도 하나의 핀은 하이 로직 전압을 가지며, 상기 제1 핀 세트 중 적어도 하나의 핀은 로우 로직 전압을 가진다. 그에 의해, 상기 저장 비트(42, 44, 46)의 적어도 하나는 하이 로직 비트-값(로직 비트 1)을 유지하고(hold), 상기 저장 비트(42, 44, 46)의 적어도 하나는 로우 로직 비트-값(로직 비트 0)을 유지한다. 상기 저장 비트(42, 44, 46)의 상태는 함께 상기 와이어 하니스 ID를 나타낸다. 물론, 상기 마이크로프로세서(16)에 연결된 상기 제1 핀 세트(60)의 핀에서의 전압은 상기 와이어 하니스 ID에 따라 달라진다.
상기 제1 와이어 하니스 커넥터(34)는 상기 와이어 하니스 ID에 기초하여 상기 PCB 커넥터(26)의 제1 핀 세트(60)의 일부를 로우 로직 전압 또는 하이 로직 전압으로 정하도록 제공된다. 더욱 구체적으로, 상기 와이어 하니스 커넥터(34)는 상기 제1 핀 세트(60)를 통하여 상기 와이어 하니스 ID를 정하도록 구성되는 제2 핀 세트(70)를 포함할 수 있으며, 이것은 상기 마이크로프로세서(16)에 의하여 샘플링된다. 이 예에서, 상기 제2 핀 세트(70)의 적어도 두 개의 핀 커넥터는 점 퍼(jumper)(72)에 의하여 연결되며, 그것에 의하여 상기 마이크로프로세서(16)에 연결된 상기 제1 핀 세트(60)의 적어도 하나의 핀을 그라운드(66)에 전기적으로 연결된 상기 제1 핀 세트(60)의 적어도 하나의 핀에 연결하는 것은 상기 마이크로프로세서(16)에 연결된 이 핀이 로우 로직 전압을 갖도록 정한다. 이 예에서, 상기 마이크로프로세서(16)에 연결된 상기 제1 핀 세트(60)의 다른 핀은 그라운드에 전기적으로 연결된 핀에 연결되지 않고 이것은 이러한 핀이 하이 로직 전압을 갖도록 정한다.
작동과정에서, 상기 제1 와이어 하니스 커넥터(34)는 상기 콘트롤러(12a)의 상기 PCB 커텍너(26)에 연결된다. 상기 제1 와이어 하니스 커넥터(34)의 상기 제2 핀 세트(70)는 상기 제1 핀 세트(60)의 핀이 상기 와이어 하니스 ID의 특정 비트를 대응적으로 나타내는 로우 로직 전압 또는 하이 로직 전압을 갖도록 정한다. 다음, 상기 마이크로프로세서(16)는 상기 와이어 하니스 ID를 결정하기 위하여 상기 제1 핀 세트(60)의 일부에 대한 전압을 샘플링한다. 상기 샘플링된 전압은 비트로서 상기 저장 어드레스(40)에 대응적으로 저장된다. 상기 마이크로프로세서(16)는 그 때 롬(18) 또는 램(20)의 상기 룩업 테이블(50)을 엑세스하여 상기 와이어 하니스 ID를 사용하는 상기 콘트롤러(12a)에 대한 상기 버스 어드레스를 선택한다. 상기 마이크로프로세서(16)는 그 때, 상기 콘트롤러(12a)에 대하여 선택된 버스 어드레스를 롬(18) 또는 램(20)에 저장하고 그것에 의해 상기 콘트롤러(12a)가 상기 네트워크 내에서 확인될 수 있게 된다.
상기 와이어 하니스 어셈블리(30)의 상기 제2 와이어 하니스 커넥터(36)는 배터리 어셈블리(80)를 상기 PCB(14)에 동작가능하게 연결하기 위하여 제공된다. 상기 배터리 어셈블리(80)는 배터리 모듈(82), 인터커넥트 모듈(interconnect module)(84) 및 인터커넥트 커넥터(interconnect connector)(86)를 포함한다. 상기 배터리 모듈(82)은 DC 전류를 제공하는 배터리 셀을 포함한다. 상기 인터커넥트 모듈(84)은 상기 배터리 모듈(82)에 연결되고 바람직한 구성으로 상기 배터리 모듈(82)의 상기 배터리 셀에 함께 전기적으로 연결되도록 구성된다. 상기 인터커넥트 커넥터(86)는 상기 제2 와이어 하니스 커넥터(36)에 동작가능하게 연결되며, 이것은 상기 PCB(14)를 상기 배터리 모듈(82)에 효과적으로 연결하며, 상기 마이크로프로세서(16)가 상기 PCB 커넥터(26) 상의 추가적인 커넥터(90)로부터의 신호들을 측정할 수 있도록 하여 상기 배터리 모듈(82)과 관련된 정보를 획득하도록 한다. 상기 배터리 모듈(82)로부터 획득될 수 있는 정보는 상기 배터리 모듈(82)의 온도, 배터리 모듈(82) 내의 상기 배터리 셀의 활력 상태(state of health) 등을 포함한다.
도 2를 참조할 때, 콘트롤러(12a)는 콘트롤러(12a)에 대하여 앞서 기술된 방법을 사용하여 각각에 대하여 선택된 다른 버스 어드레스를 가진 다른 콘트롤러 12b-12를 포함하는 네트워크 내에서 통합될 수 있다. 상기 네트워크(100)는 콘트롤러(12a)에 연결되는 마스터 콘트롤러(102) 및 커뮤니케이션 버스(104)를 통하여 상기 네트워크(100) 내 다른 콘트롤러(12b-12h)를 포함한다. 상기 네트워크(100) 내 다른 콘트롤러(12b-12h)는 네트워크 내에서 상기 마스터 콘트롤러(102)와 통신이 가능하도록 콘트롤러(12a)의 헤더(24a)와 유사한 헤더(24b-25h)를 포함한다. 상기 커뮤니케이션 버스(104)는 상기 콘트롤러(12a-12h)의 헤더(24a-24h)를 상기 마스터 콘트롤러(102)의 헤더(106)에 동작가능하게 연결한다.
상기 마스터 콘트롤러(102)는 상기 네트워크(100) 내 상기 콘트롤러(12a-12h) 각각의 각 배터리 모듈과 관련된 정보를 획득하기 위하여 제공된다. 상기 마스터 콘트롤러(102)는 특정 버스 어드레스에 리퀘스트(request)를 전송하고, 그 특정 버스 어드레스를 가지는 콘트롤러로부터 배터리 모듈 정보를 획득하도록 구성된다. 예를 들어, 상기 마스터 콘트롤러(102)가 버스 어드레스(10100)(예를 들어 이것은 상기 와이어 하니스 아이디 110를 사용하는 콘트롤러(12a)에 대하여 선택된다)에 리퀘스트를 전송하는 경우, 콘트롤러(12a)의 PCB(14)는 콘트롤러(12a)에 관련된 배터리 모듈(82)에 대한 정보를 상기 마스터 콘트롤러(102)에 다시 전송한다(report).
앞서 기술된 바와 같이 상기 각 콘트롤러의 상기 와이어 하니스는 상기 네트워크 내 콘트롤러의 유일한 버스 어드레스를 결정하는데 활용된다. 이에 따라, 상기 마스터 콘트롤러(102)는 상기 네트워크 내 상기 각 콘트롤러를 확인할 수 있으며, 관련된 배터리 모듈에 대한 정보를 수신할 수 있다.
도 3을 참조할 때, 상기 네트워크(100) 내 콘트롤러(12a)에 대한 버스 어드레스를 결정하는 방법이 설명된다. 상기 방법은 상기 콘트롤러(12a)의 마이크로프로세서(16)에 의하여 수행되는 소프트 알고리즘을 활용하여 구현될 수 있다.
200단계에서, 사용자는 상기 PCB 커넥터(26)의 제1 핀 세트(60)를 상기 제1 와이어 하니스 커넥터(34)의 제2 핀 세트(70)에 연결한다.
202단계에서, 상기 마이크로프로세서(16)는 와이어 하니스 아이디를 결정하기 위하여 상기 PCB 커넥터(26)의 제1 핀 세트(60)의 일부에 대한 전압을 샘플링한다. 상기 와이어 하니스 아이디는 상기 마이크로프로세서(16)의 상기 저장 어드레스에 저장된다.
204단계에서, 상기 마이크로프로세서(16)는 상기 와이어 하니스 아이디를 이용하여 상기 콘트롤러(12a)에 대한 버스 어드레스를 선택하기 위하여 롬(18) 또는 램(20)으로부터 상기 룩업 테이블을 엑세스한다. 상기 룩업 테이블은 복수 개의 와이어 하니스 아이디에 대응적으로 관련된 복수 개의 버스 어드레스를 포함한다.
206단계에서, 상기 마이크로프로세서(16)는 상기 콘트롤러(12a)에 대하여 선택된 상기 버스 어드레스를 롬(18) 및/또는 램(20)에 저장한다.
각 콘트롤러가 상기 마스터 콘트롤러에 의하여 확인될 수 있도록 상기 200 단계 내지 206단계는 각 콘트롤러에 대하여 구현될 수 있다.
네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 상기 시스템 및 방법은 다른 시스템 및 방법과 대비하여 실질적인 이점을 제공한다. 특히, 상기 시스템과 방법은 상기 콘트롤러를 특정 버스 어드레스에 수동으로 프로그램하거나 상기 콘트롤러 상의 스위치를 수동으로 세팅하지 않고 와이어 하니스 아이디에 기초하여 콘트롤러에 대한 버스 어드레스를 결정하는 기술적인 효과를 제공한다.
본 발명이 바람직한 실시예를 참조하여 설명되고 있으나, 당업자에 의하여 다양한 변형례가 가능하고, 균등한 요소가 본 발명의 범위를 벗어남 없이 본 발명의 요소와 대체될 수 있다고 이해되어야 한다. 더욱이, 많은 변용례들이 본 발명의 본질적인 범위를 벗어나지 않고 발명의 교사에 대한 특정한 상황이나 재료에 적합되기 위하여 이루어질 수 있다. 그러므로, 본 발명은 본 발명을 실시하기 위하여 개시되는 실시예에 제한되지 않으며 본 발명은 첨부된 청구범위에 해당하는 모든 실시예를 포함한다고 해석된다. 더욱이, 제1, 제2, 등에 대한 용어의 사용은 하나의 요소를 다른 요소와 구별하기 위하여 사용된다. 더욱이, 하나, 일 등에 대한 용어의 사용은 양의 한정 또는 제한을 나타내는 것이 아니라 참조된 아이템의 적어도 하나에 대한 존재를 나타낸다.
도 1은 본 발명의 바람직한 실시예에 의한 와이어 하니스 커넥터에 연결된 콘트롤러에 대한 개략도,
도 2는 본 발명의 다른 실시예에 의한 분포된 콘트롤러와 마스터 콘트롤러를 가진 네트워크에 대한 개략도,
도 3은 본 발명의 다른 실시예에 의한 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 방법의 흐름도이다.

Claims (8)

  1. 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 방법으로서,
    와이어 하니스 커넥터의 제1 핀 세트를 상기 콘트롤러의 피씨비(PCB) 커넥터의 제2 핀 세트에 연결하는 단계;
    와이어 하니스 아이디(ID)를 결정하기 위하여 마이크로프로세서를 활용하여 상기 피씨비 커넥터의 제1 핀 세트 일부의 전압을 샘플링하는 단계;
    상기 와이어 하니스 아이디를 사용하는 상기 콘트롤러의 버스 어드레스를 선택하기 위하여 상기 마이크로프로세서를 활용하여 메모리 장치로부터 복수 개의 와이어 하니스 아이디에 대응적으로 관련된 복수 개의 버스 어드레스를 포함하는 룩업 테이블을 엑세스하는 단계; 및
    상기 콘트롤러에 대하여 선택된 상기 버스 어드레스를 상기 마이크로프로세서를 활용하여 메모리 장치에 저장하는 단계를 포함하는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 방법.
  2. 제 1항에 있어서, 상기 제1 핀 세트의 일부는,
    적어도 제1 핀 및 제2 핀을 포함하고, 상기 제1 핀은 상기 와이어 하니스 아이디의 제1 비트를 나타내는 하이 로직 전압을 가지며, 상기 제2 핀은 상기 와이어 하니스 아이디의 제2 비트를 나타내는 로우 로직 전압을 가지는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 방법.
  3. 제 2항에 있어서, 상기 제2 핀 세트는,
    적어도 하나의 제1 커넥터 핀과 제2 커넥터 핀을 포함하고, 상기 적어도 하나의 제1 커넥터 핀 및 제2 커넥터 핀은 점퍼에 의하여 함께 전기적으로 연결되며 상기 제1 핀 세트의 제2 핀을 로우 로직 전압으로 세팅하는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 방법.
  4. 네트워크 내 버스 어드레스를 결정하는 시스템으로서,
    피씨비(PCB), 상기 피씨비에 연결되는 마이크로프로세서, 상기 마이크로프로세서에 동작 가능하게 연결되며, 복수 개의 와이어 하니스 아이디(ID)에 관련된 복수 개의 버스 어드레스에 대한 룩업 테이블을 가지는 메모리 장치 및 상기 피씨비에 연결되는 피씨비 커넥터를 가지는 콘트롤러; 및
    상기 제1 핀 세트에 연결되는 제2 핀 세트를 가지는 와이어 하니스 커넥터를 포함하고,
    상기 마이크로프로세서는 와이어 하니스 아이디를 결정하기 위하여 상기 피씨비 커넥터의 제1 핀 세트의 일부에 대한 전압을 샘플링하도록 구성되며, 상기 와이어 하니스 아이디를 사용하여 상기 콘트롤러에 대한 버스 어드레스를 선택하기 위하여 상기 룩업 테이블을 엑세스하도록 구성되는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템.
  5. 제 4항에 있어서, 상기 마이크로프로세서는,
    상기 콘트롤러에 대하여 선택된 상기 버스 어드레스를 메모리 장치에 저장하는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템.
  6. 제 4항에 있어서, 상기 제1 핀 세트의 일부는,
    적어도 제1 핀 및 제2 핀을 포함하고, 상기 제1 핀은 상기 와이어 하니스 아이디의 제1 비트를 나타내는 하이 로직 전압을 가지며, 상기 제2 핀은 상기 와이어 하니스 아이디의 제2 비트를 나타내는 로우 로직 전압을 가지는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템.
  7. 제 6항에 있어서, 상기 제2 핀 세트는,
    적어도 하나의 제1 커넥터 핀과 제2 커넥터 핀을 포함하고, 상기 적어도 하나의 제1 커넥터 핀 및 제2 커넥터 핀은 점퍼에 의하여 함께 전기적으로 연결되며 상기 제1 핀 세트의 제2 핀을 로우 로직 전압으로 세팅하는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템.
  8. 제 4항에 있어서,
    상기 네트워크 내 마스터 콘트롤러는 상기 콘트롤러에 대하여 선택된 상기 버스 어드레스를 사용하여 상기 네트워크 내 다른 콘트롤러 중에서 상기 콘트롤러 를 확인하도록 구성되는 것을 특징으로 하는 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템.
KR1020080122157A 2008-06-30 2008-12-03 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법 KR101000237B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/164,812 2008-06-30
US12/164,812 US7962661B2 (en) 2008-06-30 2008-06-30 System and method for determining a bus address for a controller within a network

Publications (2)

Publication Number Publication Date
KR20100003170A true KR20100003170A (ko) 2010-01-07
KR101000237B1 KR101000237B1 (ko) 2010-12-10

Family

ID=41448894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080122157A KR101000237B1 (ko) 2008-06-30 2008-12-03 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법

Country Status (2)

Country Link
US (1) US7962661B2 (ko)
KR (1) KR101000237B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723957B2 (en) * 2005-11-30 2010-05-25 Lg Chem, Ltd. System, method, and article of manufacture for determining an estimated battery parameter vector
US7994755B2 (en) 2008-01-30 2011-08-09 Lg Chem, Ltd. System, method, and article of manufacture for determining an estimated battery cell module state
SE534685C2 (sv) * 2008-12-12 2011-11-15 Senseair Ab Gassensorarrangemang för kretskort
JP2010245988A (ja) * 2009-04-09 2010-10-28 Yazaki Corp 通信アドレス検出装置、制御回路内蔵コネクタ、及び、通信アドレス検出方法
TWI409997B (zh) * 2010-09-29 2013-09-21 Asustek Comp Inc 電腦系統中主機板上的信號切換連接器組件
US8449998B2 (en) 2011-04-25 2013-05-28 Lg Chem, Ltd. Battery system and method for increasing an operational life of a battery cell
US8993136B2 (en) 2011-06-30 2015-03-31 Lg Chem, Ltd. Heating system for a battery module and method of heating the battery module
US8974929B2 (en) 2011-06-30 2015-03-10 Lg Chem, Ltd. Heating system for a battery module and method of heating the battery module
US8859119B2 (en) 2011-06-30 2014-10-14 Lg Chem, Ltd. Heating system for a battery module and method of heating the battery module
US8974928B2 (en) 2011-06-30 2015-03-10 Lg Chem, Ltd. Heating system for a battery module and method of heating the battery module
KR101386080B1 (ko) * 2011-09-05 2014-04-17 주식회사 엘지화학 배터리 팩의 멀티 슬레이브에 대한 식별자 할당 방법 및 시스템
US8904049B2 (en) 2012-08-23 2014-12-02 Lg Chem, Ltd. Battery pack monitoring system and method for assigning a binary ID to a microprocessor in the battery pack monitoring system
DE102013209443A1 (de) * 2013-05-22 2014-11-27 Robert Bosch Gmbh Verfahren und Vorrichtungen zur Authentifizierung von Messdaten einer Batterie
CA2962317C (en) * 2014-10-13 2023-08-08 Agco Corporation Electric motor addressing for planters
FI20175352A (fi) 2017-04-18 2018-10-19 Valmet Automation Oy Laitteisto, laite ja menetelmä laitteen osoittamiseksi laitteiston avulla
CN110442097B (zh) * 2019-07-30 2024-03-29 南京国电南自维美德自动化有限公司 一种分散控制系统中模件地址自动识别装置和方法
KR102439905B1 (ko) * 2020-11-06 2022-09-05 삼성전기주식회사 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775931A (en) * 1984-05-11 1988-10-04 Hewlett-Packard Company Dynamically configured computing device
US5164652A (en) * 1989-04-21 1992-11-17 Motorola, Inc. Method and apparatus for determining battery type and modifying operating characteristics
US4951385A (en) 1989-05-16 1990-08-28 Desanto Joseph J Electrical harness assembly apparatus
FR2663137B1 (fr) * 1990-06-12 1994-07-29 Sgs Thomson Microelectronics Dispositif electronique de connexion.
US5237826A (en) 1990-07-23 1993-08-24 American Standard Inc. Configuration wiring harness for HVAC controller
CA2092486C (en) * 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5530895A (en) * 1993-02-25 1996-06-25 Microsoft Corporation System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match
US5420987A (en) * 1993-07-19 1995-05-30 3 Com Corporation Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
US5666557A (en) * 1994-06-16 1997-09-09 Cassidy; Bruce Michael Method and apparatus for automatically assigning device identifiers on a parallel data bus
US5727184A (en) * 1994-06-27 1998-03-10 Cirrus Logic, Inc. Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US6094053A (en) * 1995-11-06 2000-07-25 Ford Global Technologies, Inc. Method and apparatus for identifying electronic circuits in a distributed electronic system
US5698140A (en) * 1996-05-02 1997-12-16 The Arizona Board Of Regents, On Behalf Of The University Of Arizona Aerogel/fullerene hybrid materials for energy storage applications
US6101319A (en) * 1997-01-02 2000-08-08 Intel Corporation Method and apparatus for the automatic configuration of strapping options on a circuit board assembly
JP3304292B2 (ja) * 1997-09-12 2002-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 外部機器の装着や識別を検出するための自動検出装置、情報処理機器、及び外部機器
US6442640B1 (en) * 1998-11-23 2002-08-27 Lucent Technologies, Inc. Method and apparatus for determining an address uniquely identifying a hardware component on a common bus
US6615285B1 (en) * 1998-11-23 2003-09-02 Lucent Technologies Inc. Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus
US6564278B1 (en) * 1999-10-21 2003-05-13 Ulysses Esd, Inc. System and method for obtaining board address information
US7245501B2 (en) * 2003-09-09 2007-07-17 Hewlett-Packard Development Company, L.P. Configurable circuit board and fabrication method
JP4401207B2 (ja) 2004-03-22 2010-01-20 株式会社オートネットワーク技術研究所 識別情報設定方法、識別情報設定装置及び制御機能付きコネクタ装置

Also Published As

Publication number Publication date
US20090327540A1 (en) 2009-12-31
US7962661B2 (en) 2011-06-14
KR101000237B1 (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
KR101000237B1 (ko) 네트워크 내 콘트롤러에 대한 버스 어드레스를 결정하는 시스템 및 방법
US20230120713A1 (en) Perceptible Indicators That Wires are Attached Correctly to Controller
CN102844959B (zh) 电池管理系统和在电池管理系统内传送数据的方法
US20120284441A1 (en) Electronic modules with automatic configuration
US8803525B2 (en) Local coil for a magnetic resonance device
KR102554565B1 (ko) 외부 레지스턴스를 공유하는 반도체 장치의 메모리 디바이스들을 식별하기 위한 장치 및 방법
JPWO2008068994A1 (ja) 試験装置及びデバイスインターフェイス
US20150100674A1 (en) Device for configuration of ethernet equipment and method for configuration of ethernet equipment using such a device
CN105391464A (zh) 车载终端、车辆数据采集系统及方法
KR20160108188A (ko) 정적 데이터 버스 주소 할당
CN102542152A (zh) 在生理测量系统中分配装置地址给传感器的方法
CN113225760A (zh) 网络测试方法及设备
US20130138845A1 (en) Integrated circuit network node configuration
CN100485404C (zh) 试验装置及测试模块
CN113985321B (zh) 一种带智能自学习能力的线缆连通性能测试装置和方法
CN111049717A (zh) 变量采集方法及设备
KR20050109548A (ko) 시험 장치 및 설정 방법
CN112395224B (zh) 数据处理方法、系统、串接装置及电子设备
US10785874B2 (en) Detecting card edge connector configuration states
JP5055142B2 (ja) メモリテスト回路
CN117169700B (zh) 一种基于分组测试的芯片测试系统及方法
CN107342108B (zh) 电可编程熔丝系统及其测试方法
CN113626821B (zh) 服务器mac地址无线刷录方法、系统、终端及存储介质
CN219811182U (zh) 烧录电路、烧录器、烧录装置及烧录系统
CN216525899U (zh) 一种线材检测装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 10