KR20090129622A - 온도 센서를 포함하는 메모리 시스템 - Google Patents

온도 센서를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20090129622A
KR20090129622A KR1020080055639A KR20080055639A KR20090129622A KR 20090129622 A KR20090129622 A KR 20090129622A KR 1020080055639 A KR1020080055639 A KR 1020080055639A KR 20080055639 A KR20080055639 A KR 20080055639A KR 20090129622 A KR20090129622 A KR 20090129622A
Authority
KR
South Korea
Prior art keywords
flash memory
temperature
memory
threshold voltage
change
Prior art date
Application number
KR1020080055639A
Other languages
English (en)
Other versions
KR101464256B1 (ko
Inventor
김선택
박종태
이양섭
박찬익
오문욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080055639A priority Critical patent/KR101464256B1/ko
Priority to US12/457,485 priority patent/US8027194B2/en
Priority to CN200910205766.2A priority patent/CN101673581B/zh
Publication of KR20090129622A publication Critical patent/KR20090129622A/ko
Priority to US13/137,401 priority patent/US8565021B2/en
Priority to US13/137,409 priority patent/US8638585B2/en
Priority to US13/137,422 priority patent/US8614919B2/en
Priority to US13/137,424 priority patent/US8705272B2/en
Priority to US13/137,423 priority patent/US8760918B2/en
Priority to US13/137,425 priority patent/US8625344B2/en
Application granted granted Critical
Publication of KR101464256B1 publication Critical patent/KR101464256B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 메모리 시스템은 메모리 셀의 문턱 전압 변화를 보상하기 위한 데이터(이하, 보상 데이터라 함)를 저장하는 플래시 메모리; 및 상기 플래시 메모리의 온도 변화를 감지하고, 상기 보상 데이터에 따라 상기 플래시 메모리의 문턱 전압 보상 값을 조절하는 메모리 컨트롤러를 포함한다. 온도 센서는 상기 플래시 메모리의 온도를 측정하고, 측정된 온도를 기준으로 온도 구간(temperature boundary)을 설정한다. 상기 온도 센서는 상기 플래시 메모리의 동작 시에, 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에, 이벤트 신호를 발생한다. 상기 메모리 컨트롤러는 상기 온도 센서에서 발생하는 이벤트 신호에 응답하여 상기 플래시 메모리의 문턱 전압 변화를 보상한다.

Description

온도 센서를 포함하는 메모리 시스템{MEMORY SYSTEM INCLUDING TEMPERATURE SENSOR}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 온도 센서를 포함하는 메모리 시스템에 관한 것이다.
일반적으로 메모리 시스템은 데이터를 저장하기 위한 반도체 메모리와 반도체 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함한다. 반도체 메모리 장치는 DRAM, SRAM 등과 같은 휘발성 메모리와 EEPROM, FRAM, PRAM, MRAM, Flash Memory 등과 같은 불휘발성 메모리로 분류된다. 휘발성 메모리는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리는 전원이 차단되더라도 저장된 데이터를 보존한다. 불휘발성 메모리 중에서 플래시 메모리는 높은 프로그래밍 속도, 낮은 전력 소비, 대용량 데이터 저장 등의 장점 때문에 데이터 저장 매체로 광범위하게 사용되고 있다.
플래시 메모리는 데이터 저장을 위한 복수의 메모리 셀을 갖는다. 각각의 메모리 셀에는 싱글 비트 데이터(single bit data) 또는 멀티 비트 데이터(multi bit data)가 저장된다. 싱글 비트 데이터를 저장하는 메모리 셀은 문턱 전압 분포에 따 라 두 개의 레벨 (또는 상태)를 갖는다. 그리고 멀티 비트 데이터를 저장하는 메모리 셀은 문턱 전압 분포에 따라 네 개 또는 그 이상의 레벨 (또는 상태)를 갖는다.
플래시 메모리는 각각의 레벨 (또는 상태) 사이의 일정 마진을 두고 프로그램한다. 이것은 외부 환경에 의해 메모리 셀의 문턱 전압 분포가 변하는 경우에, 데이터가 잘못 읽히는 것을 방지하기 위함이다. 일반적으로 메모리 셀의 문턱 전압은 온도, 습도, 압력, 전자기력 등 외부 환경에 의해 바뀔 수 있다. 예를 들면, 플래시 메모리 셀을 고온에서 프로그램하는 경우와 저온에서 프로그램하는 경우 또는 고온에서 읽는 경우와 저온에서 읽는 경우에 문턱 전압이 달라질 수 있다.
이와 같이 플래시 메모리의 메모리 셀은 외부 온도에 따라 문턱 전압이 달라지는 특성이 있다. 이러한 플래시 메모리 셀의 온도 특성은 하나의 메모리 셀에 멀티 비트 데이터를 저장하는 경우에 더욱 문제가 될 수 있다. 하나의 메모리 셀에 저장하는 비트 수가 많아질수록 읽기 마진(read margin)이 좁아진다. 메모리 셀의 읽기 마진이 좁아진 경우에, 메모리 셀의 문턱 전압이 변하면 읽기 페일이 발생할 가능성은 더욱 높아진다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 온도 변화에 따른 메모리 셀의 문턱 전압 변화를 보상하는 메모리 시스템을 제공하는 데 있다.
본 발명에 따른 메모리 시스템은 메모리 셀의 문턱 전압 변화를 보상하기 위한 데이터(이하, 보상 데이터라 함)를 저장하는 플래시 메모리; 및 상기 플래시 메모리의 온도 변화를 감지하고, 상기 보상 데이터에 따라 상기 플래시 메모리의 문턱 전압 보상 값을 조절하는 메모리 컨트롤러를 포함한다.
실시 예로서, 상기 메모리 컨트롤러는 상기 플래시 메모리의 온도 변화를 감지하기 위한 온도 센서; 및 파워 온 시에 상기 플래시 메모리로부터 상기 보상 데이터를 로드하기 위한 랜덤 액세스 메모리를 포함한다.
다른 실시 예로서, 상기 온도 센서는 상기 플래시 메모리의 온도를 측정하고, 측정된 온도를 기준으로 온도 구간(temperature boundary)을 설정한다. 상기 온도 센서는 상기 플래시 메모리의 동작 시에, 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에, 이벤트 신호를 발생한다. 상기 메모리 컨트롤러는 상기 온도 센서에서 발생하는 이벤트 신호에 응답하여 상기 플래시 메모리의 문턱 전압 변화를 보상한다.
또 다른 실시 예로서, 상기 플래시 메모리의 문턱 전압 보상 값은 온도 구간에 따라 달라진다. 상기 메모리 컨트롤러는 상기 플래시 메모리의 프로그램 검증 전압을 조절함으로, 문턱 전압 변화를 보상한다. 상기 메모리 컨트롤러는 상기 플래시 메모리의 읽기 전압을 조절함으로, 문턱 전압 변화를 보상한다. 상기 플래시 메모리는 멀티 레벨 셀을 포함한다. 상기 플래시 메모리와 상기 메모리 컨트롤러는 메모리 카드로 집적된다.
본 발명에 따른 메모리 시스템의 다른 일면은 복수의 메모리 셀을 갖는 플래 시 메모리; 및 온도 변화에 따른 상기 복수의 메모리 셀의 문턱 전압 변화를 보상하기 위한 온도 센서를 포함한다. 여기에서, 상기 온도 센서는 상기 플래시 메모리의 온도 변화를 감지하고, 상기 플래시 메모리의 온도 변화가 설정된 온도 구간을 벗어나는 경우에, 상기 문턱 전압 변화를 보상한다.
실시 예로서, 상기 플래시 메모리는 상기 문턱 전압 변화를 보상하기 위한 데이터(이하, 보상 데이터라 함)를 저장한다. 상기 온도 센서는 상기 플래시 메모리에 저장된 보상 데이터에 따라 상기 플래시 메모리의 문턱 전압 보상 값을 조절한다. 상기 온도 센서는 상기 플래시 메모리의 온도를 측정하고, 측정된 온도를 기준으로 온도 구간(temperature boundary)을 설정한다. 상기 온도 센서는 상기 플래시 메모리의 동작 시에, 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에, 이벤트 신호를 발생한다. 상기 메모리 컨트롤러는 상기 온도 센서에서 발생하는 이벤트 신호에 응답하여 상기 플래시 메모리의 문턱 전압 변화를 보상한다.
본 발명에 따른 플래시 메모리 셀의 문턱 전압 변화를 보상하는 방법은, 플래시 메모리의 온도를 측정하는 단계; 상기 측정된 온도를 기준으로 온도 구간을 설정하는 단계; 및 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에 상기 플래시 메모리 셀의 문턱 전압 변화를 보상하는 단계를 포함한다.
실시 예로서, 상기 문턱 전압 변화를 보상하는 단계에서, 상기 플래시 메모리에 저장된 보상 데이터에 따라 상기 플래시 메모리의 문턱 전압 보상 값을 조절한다. 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에 상기 플래시 메모리의 온도를 측정하고 측정된 온도를 기준으로 새로운 온도 구간을 설정하 는 단계를 더 포함한다.
본 발명에 따른 메모리 시스템은 온도 센서를 구비함으로, 온도 변화에 따라 메모리 셀의 문턱 전압이 변함으로 인해 발생하는 비트 에러를 줄일 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 메모리 시스템(100)은 플래시 메모리(110) 및 메모리 컨트롤러(120)를 포함한다. 본 발명에 따른 메모리 시스템(100)은 온도 변화에 따라 플래시 메모리(110)의 바이어스 전압(예를 들면, 읽기 전압 또는 검증 전압)의 레벨을 조절할 수 있다.
플래시 메모리(110)는 메모리 컨트롤러(120)의 제어에 따라 소거, 쓰기 또는 읽기 동작을 수행한다. 플래시 메모리(110)는 데이터를 저장할 수 있는 복수의 메모리 셀을 포함한다. 플래시 메모리(110)의 메모리 셀은 온도에 따라 문턱 전압이 변할 수 있다. 즉, 동일 데이터를 저온(cold temperature)에서 프로그램하는 경우와 고온(hot temperature)에서 프로그램하는 하는 경우에, 메모리 셀의 문턱 전압이 달라질 수 있다. 온도에 따라 메모리 셀의 문턱 전압이 달라지면, 읽기 동작 시에 원하지 않는 비트 에러가 발생할 수 있다.
플래시 메모리(110)는 메모리 셀의 문턱 전압 변화를 보상하기 위한 데이터(이하, 보상 데이터라 함)를 저장할 수 있다. 보상 데이터(105)는 플래시 메모리(110)를 제조하는 단계에서, 메모리 셀의 특정 영역에 저장될 수 있다. 메모리 셀에는 싱글 비트 데이터(single bit data) 또는 멀티 비트 데이터(multi bit data)가 저장될 수 있다.
싱글 비트 데이터를 저장하는 메모리 셀은 문턱 전압 분포에 따라 두 개의 레벨을 갖는다. 이러한 메모리 셀은 보통 싱글 레벨 셀(SLC; Single Level Cell)이라 부른다. 그리고 멀티 비트 데이터를 저장하는 메모리 셀은 문턱 전압 분포에 따라 네 개 또는 그 이상의 레벨을 갖는다. 이러한 메모리 셀은 보통 멀티 레벨 셀(MLC; Multi Level Cell)이라고 부른다. 도 1에 도시된 플래시 메모리(110)는 싱글 레벨 셀 또는 멀티 레벨 셀 또는 이들 모두를 포함할 수 있다.
표 1은 SLC(Single Level Cell) 플래시 메모리의 보상 데이터를 예시적으로 보여준다.
Temperature (℃) Vrd0 (V) Vvf0 (V)
80~90 R0 F0
60~80 R0+0.05 F0+0.05
40~60 R0+0.10 F0+0.10
20~40 R0+0.15 F0+0.15
0~20 R0+0.20 F0+0.20
-20~ 0 R0+0.25 F0+0.25
표 1에서, Vrd0는 읽기 동작 시에 선택 워드 라인으로 인가되는 읽기 전압이고, Vvf0는 프로그램 검증 동작 시에 선택 워드 라인으로 인가되는 검증 전압이다. 80~90℃에서, 읽기 전압은 R0이고 검증 전압은 F0이다. 메모리 셀의 문턱 전압은 온도에 따라 변한다. 온도 변화에 따른 문턱 전압 변화를 보상하기 위해 표 1에서와 같이 온도에 따라 읽기 전압 또는 검증 전압을 다르게 설정한다.
예를 들어, 표 1에서 보는 바와 같이, 60~80℃ 온도 구간에서 읽기 전압은 R0+0.05로 설정되고 검증 전압은 F0+0.05로 설정된다. 40~60℃ 온도 구간에서 읽기 전압은 R0+0.10으로 설정되고 검증 전압은 F0+0.10으로 설정된다. 표 1에서, 온도 구간의 폭은 20℃로 설정되어 있고, 읽기 및 검증 전압의 폭은 온도 구간에 따라 0.05V로 설정되어 있다. 그러나 온도 구간의 폭, 읽기 전압의 폭, 또는 검증 전압의 폭은 표 1과 다르게 설정될 수도 있음은 자명하다.
표 2는 MLC(Multi Level Cell) 플래시 메모리의 보상 데이터를 예시적으로 보여준다.
Temp. (℃) Vrd1 (V) Vrd2 (V) Vrd3 (V) Vvf1 (V) Vvf2 (V) Vvf3 (V)
80~90 R1 R2 R3 F1 F2 F3
60~80 R1+0.05 R2+0.05 R3+0.05 F1+0.05 F2+0.05 F3+0.05
40~60 R1+0.10 R2+0.10 R3+0.10 F1+0.10 F2+0.10 F3+0.10
20~40 R1+0.15 R2+0.15 R3+0.15 F1+0.15 F2+0.15 F3+0.15
0~20 R1+0.20 R2+0.20 R3+0.20 F1+0.20 F2+0.20 F3+0.20
-20~ 0 R1+0.25 R2+0.25 R3+0.25 F1+0.25 F2+0.25 F3+0.25
표 2에서, Vrd1, Vrd2, Vrd3는 읽기 동작 시에 선택 워드 라인으로 인가되는 읽기 전압이고, Vvf1, Vvf2, Vvf3는 프로그램 검증 동작 시에 선택 워드 라인으로 인가되는 검증 전압이다. 80~90℃에서, 읽기 전압은 R1, R2, R3로 설정되어 있고 검증 전압은 F1, F2, F3로 설정되어 있다. 온도 변화에 따른 문턱 전압 변화를 보상하기 위해 표 2에서와 같이 온도에 따라 읽기 전압 또는 검증 전압을 다르게 설정한다. 온도 구간의 폭, 읽기 전압 폭, 또는 검증 전압 폭은 표 2와 다르게 설정될 수도 있음은 자명하다.
본 발명에 따른 메모리 시스템(100)은 표 1 또는 표 2와 같은 보상 데이터를 저장하고, 보상 데이터에 따라 플래시 메모리의 문턱 전압 보상 값을 조절한다. 예를 들어, 현재 온도가 25℃인 경우에, 메모리 시스템(100)은 보상 데이터에 따라 플래시 메모리의 읽기 전압을 R0+0.15, R1+0.15, R2+0.15, R3+0.15로 설정하고, 검증 전압을 F0+0.15, F1+0.15, F2+0.15, F3+0.15로 설정한다. 이러한 보상 데이터는 도 1에서 보는 바와 같이 플래시 메모리(110)에 저장될 수도 있고, 메모리 컨트롤러(120)의 롬(ROM)이나 다른 저장 매체에 저장될 수도 있다.
계속해서 도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(121), 호스트 인터페이스(122), ECC 회로(123), 중앙처리장치(CPU, 124), 랜덤 액세스 메모리(RAM, 125), 그리고 온도 센서(126)를 포함한다. 메모리 컨트롤러(120)는 플래시 메모리(110)의 온도 변화를 감지하고, 플래시 메모리(110)에 저장되어 있는 보상 데이터(105)에 따라 플래시 메모리(110)의 문턱 전압을 조절한다.
메모리 인터페이스(121)는 플래시 메모리(110)와 직접 연결되며 커맨드, 어드레스, 데이터, 그리고 제어신호를 주고 받는데 사용된다. 즉, 메모리 인터페이스(121)는 읽기 동작 시에 읽기 커맨드 및 어드레스를 제공하고, 쓰기 동작 시에 쓰기 커맨드, 어드레스, 그리고 데이터를 제공한다. 호스트 인터페이스(122)는 호스트(도시되지 않음)와 데이터를 교환하는 데 사용된다.
ECC 회로(123)는 플래시 메모리(100)에 저장된 데이터의 비트 에러를 분석하거나 정정하는데 사용된다. 중앙처리장치(124)는 메모리 컨트롤러(120)의 데이터 교환을 위한 제반 제어 동작을 수행한다. RAM(125)은 중앙처리장치(124)의 워킹 메모리(working memory)로써 사용된다. 비록 도면에는 도시되지 않았지만, 메모리 시스템(100)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(도시되지 않음) 등이 더 포함될 수 있다.
온도 센서(126)는 플래시 메모리(110)의 온도 변화를 감지함으로, 메모리 셀의 문턱 전압 변화를 보상해준다. 이를 위해 온도 센서(126)는 현재 온도를 측정하고, 측정 온도를 기준으로 온도 구간(temperature boundary)를 설정한다. 온도 구간의 폭은 10℃, 20℃ 등 다양하게 설정될 수 있다. 예를 들어, 현재 온도가 25℃이고 온도 구간의 폭이 20℃라고 가정하자. 온도 센서(126)는 현재 온도인 25℃를 기준으로, 하한(lower limit) 15℃와 상한(upper limit) 35℃인 온도 구간을 설정한다.
온도 센서(126)는 플래시 메모리(110)의 프로그램 동작 또는 읽기 동작 시에, 측정 온도가 온도 구간(15℃~35℃)을 벗어나는 경우에 이벤트(event) 신호를 발생한다. 그리고 온도 센서(126)는 측정 온도에 따른 새로운 온도 구간을 설정한다. 예를 들어, 플래시 메모리(110)의 프로그램 동작 시에 측정 온도가 10℃라면, 이벤트 신호를 발생하고, 하한(lower limit) 0℃와 상한(upper limit) 20℃인 새로운 온도 구간을 설정한다.
메모리 컨트롤러(120)는 온도 센서(126)에서 발생하는 이벤트 신호에 응답하여 플래시 메모리(110)의 문턱 전압 변화를 보상한다. 온도 센서(126)가 현재 온도를 측정하는 데 수십 ms의 시간을 소모한다. 이 때문에 플래시 메모리(110)의 프로그램이나 읽기 동작 시마다 플래시 메모리(110)의 온도를 측정하는 것은 메모리 시스템(100)의 성능 저하를 가져올 수 있다. 본 발명의 온도 센서(126)는 이러한 문제점을 해결하기 위해, 미리 온도 구간(temperature)을 설정한다.
만약 측정 온도가 15℃라고 하면, 온도 센서(126)는 하한(lower limit) 5℃와 상한(upper limit) 25℃인 온도 구간을 설정한다. 그리고 온도 센서(126)는 플래시 메모리(110)의 프로그램이나 읽기 동작 시에, 측정 온도가 미리 설정되어 있는 온도 구간(5℃~25℃)을 벗어나는 경우에만 이벤트 신호를 발생한다. 그리고 현재 온도 (예를 들면, 40℃)를 기준으로 새로운 온도 구간(30℃~50℃)을 설정한다. 이때 플래시 메모리(110)의 읽기 전압 및 검증 전압은 표 1 또는 표 2에 도시된 보상 데이터에 따라, R0+0.15, R1+0.15, R2+0.15, R3+0.15. F0+0.15, F1+0.15, F2+0.15, F3+0.15로 설정된다.
본 발명에 따른 메모리 시스템(100)은 온도 변화에 따라 메모리 셀의 문턱 전압이 달라짐으로 인해 발생하는 비트 에러를 줄일 수 있다. 즉, 본 발명에 따른 메모리 시스템(100)은 플래시 메모리(110)의 동작(읽기 또는 프로그램 등) 전에, 온도 변화에 따른 문턱 전압 변화를 미리 보상해준다. 플래시 메모리(110)의 내부 구성 및 문턱 전압 보상 방법은 이하에서 상세하게 설명된다.
도 2는 도 1에 도시된 플래시 메모리를 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 플래시 메모리(110)는 메모리 셀 어레이(111), 데이터 입출력 회로(112), 행 디코더(113), 그리고 제어 로직 및 고전압 발생 회로(114)를 포함한다.
메모리 셀 어레이(111)는 복수의 메모리 블록(memory block)을 포함한다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 복수의 메모리 셀로 구성된다. 각각의 메모리 셀에는 싱글 비트 데이터(single bit data) 또는 멀티 비트 데이터(multi bit data)가 저장될 수 있다. 플래시 메모리(110)는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기 또는 읽기 동작을 수행한다.
도 2에는 하나의 메모리 블록이 도시되어 있다. 도 2를 참조하면, 메모리 블록은 스트링 선택 라인(SSL)에 연결되는 스트링 선택 트랜지스터, 복수의 워드 라인(WL0~WL31)에 연결되는 메모리 셀, 그리고 접지 선택 라인(GSL)에 연결되는 접지 선택 트랜지스터를 포함한다. 스트링 선택 트랜지스터는 비트 라인(BL0~BLm)에 연결되고, 접지 선택 트랜지스터는 공통 소스 라인(CSL)에 연결된다.
데이터 입출력 회로(112)는 복수의 비트 라인(BL0~BLm)을 통해 메모리 셀 어레이(111)와 연결된다. 데이터 입출력 회로(112)는 데이터 입출력 라인(도시되지 않음)을 통해 데이터(DATA)를 입력받는다. 입력 데이터는 해당 메모리 셀에 저장된다. 한편, 데이터 입출력 회로(112)는 메모리 셀에 저장된 데이터를 비트 라인(BL)을 통해 읽어낸다. 읽은 데이터는 데이터 입출력 라인을 통해 외부로 출력된다.
행 디코더(113)는 복수의 워드 라인(WL0~WL31)을 통해 메모리 셀 어레이(111)와 연결된다. 행 디코더(113)는 어드레스(ADDR)를 입력받고 메모리 블록 또는 페이지를 선택한다. 여기에서, 메모리 블록을 선택하기 위한 어드레스를 블록 어드레스(block address)라고, 페이지를 선택하기 위한 어드레스를 페이지 어드레스(page address)라 한다.
제어 로직 및 고전압 발생 회로(114)는 커맨드(CMD) 및 제어 신호(CTRL)에 응답하여 데이터 입출력 회로(112) 및 행 디코더(113)를 제어한다. 여기에서, 제어 신호(CTRL)는 메모리 인터페이스(도 1 참조, 121)로부터 제공된다. 한편, 제어 로직 및 고전압 발생 회로(114)는 쓰기, 읽기, 소거 동작 시에 워드 라인으로 제공될 프로그램 전압, 읽기 전압, 소거 전압 등의 바이어스 전압(bias voltage)을 발생한다.
한편, 제어 로직 및 고전압 발생 회로(114)는 외부 감지 신호에 응답하여 읽기 전압 또는 프로그램 검증 전압 등의 바이어스 전압을 조절하기 위한 조절 회로(trim circuit)를 포함한다. 조절 회로(도시되지 않음)는 온도 변화로 인해 메모리 셀의 문턱 전압이 변할 때, 문턱 전압의 변화를 조절하기 위한 것이다.
도 3은 도 2에 도시된 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 다이어그램이다. 도 3은 네 개의 레벨을 갖는 멀티 레벨 셀의 문턱 전압 분포를 보여준다. 메모리 셀은 네 개의 상태(E, P1, P2, P3) 중에서 어느 하나를 갖는다.
읽기 동작 시에 선택 워드 라인(도 2 참조, WL0)으로 선택 읽기 전압(Vrd1, Vrd2, Vrd3)이 제공되고, 비선택 워드 라인(도 2 참조, WL1~WL31)으로 비선택 읽기 전압(Vread)이 제공된다. 제 1 선택 읽기 전압(Vrd1)은 소거 상태(E)와 제 1 프로그램 상태(P1) 사이의 전압 레벨을 갖고, 제 2 선택 읽기 전압(Vrd2)은 제 1 및 제 2 프로그램 상태(P1, P2) 사이의 전압 레벨을 갖고, 제 3 선택 읽기 전압(Vrd3)은 제 2 및 제 3 프로그램 상태(P2, P3) 사이의 전압 레벨을 갖는다.
한편, 프로그램 검증 동작 시에 선택 워드 라인으로 프로그램 검증 전압(Vvf1, Vvf2, Vvf3)이 제공된다. 제 1 프로그램 검증 전압(Vvf1)은 메모리 셀을 제 1 프로그램 상태(P1)로 프로그램하기 위한 전압이고, 제 2 프로그램 검증 전압(Vvf2)은 제 2 프로그램 상태(P2)로 프로그램하기 위한 전압이고, 제 3 프로그램 검증 전압(Vvf3)은 제 3 프로그램 상태(P3)로 프로그램하기 위한 전압이다.
도 4는 온도 변화에 따른 메모리 셀의 문턱 전압 변화를 보여주는 다이어그램이다. 도 4를 참조하면, 기준 온도(room temperature)에서 메모리 셀은 도 4의 실선과 같은 분포를 갖는다.
그러나 기준 온도보다 낮은 저온(cold temperature)에서 프로그램하면, 메모리 셀의 문턱 전압은 왼쪽으로 이동한 것처럼 보인다. 부연 설명하면, 저온에서 프로그램할 때 메모리 셀의 FN 터널링이 발생할 수 있는 전위 장벽은 낮아진다. 그리고 채널 전자가 메모리 셀의 플로팅 게이트로 더 많이 이동하게 된다. 이러한 경우 읽기 동작 시에 메모리 셀의 게이트 전압이 낮더라도 채널은 쉽게 형성될 수 있다. 이러한 이유로 인해 메모리 셀의 문턱 전압은 왼쪽으로 이동한 것처럼 보인다. 마찬가지로, 기준 온도보다 높은 고온(hot temperature)에서 프로그램하면, 메모리 셀의 문턱 전압은 오른쪽으로 이동한 것처럼 보인다.
만약, 저온(cold temperature)에서 프로그램하고 기준 온도에서 읽기 동작을 수행하면, 플래시 메모리의 읽기 마진(read margin)은 줄어들게 된다. 도 4에서, 선택 읽기 전압(Vrd1, Vrd2, Vrd3)이 일정하다고 가정할 때, 메모리 셀의 문턱 전압이 왼쪽으로 이동하면, 읽기 마진은 그만큼 줄어들게 된다. 마찬가지로, 고온(hot temperature)에서 프로그램하고 기준 온도에서 읽기 동작을 수행하는 경우에도, 플래시 메모리의 읽기 마진(read margin)은 줄어들게 된다.
또한, 고온에서 프로그램하고 저온에서 읽는 경우나, 저온에서 프로그램하고 고온에서 읽는 경우에는, 읽기 마진(read margin)이 더욱 줄어들게 된다. 플래시 메모리(110)가 충분한 읽기 마진을 확보하지 못할 때, ECC 비트 에러가 발생할 확률은 높아진다. 본 발명은 플래시 메모리(110)의 온도 변화를 감지하고, 보상 데이터에 따라 프로그램 검증 전압이나 읽기 전압을 조절함으로, 문턱 전압 변화를 보상해준다. 즉, 본 발명은 온도 변화에 따라 프로그램 검증 전압이나 읽기 전압을 바꾸어 줌으로, 메모리 셀의 문턱 전압 레벨을 이동시켜준다.
도 5는 도 1에 도시된 온도 센서를 초기화 과정을 보여주는 순서도이다. 도 5는 메모리 시스템(도 1 참조, 100)이 파워 온 될 때, 온도 센서를 초기화하는 과정을 보여준다. S110 단계에서, 메모리 시스템(100)은 파워 온(power on) 된다. S120 단계에서, 메모리 시스템(100)이 파워 온 될 때, 온도 센서(도 1 참조, 126)는 초기화된다. 그리고 S130 단계에서, 초기화 과정 시의 현재 온도를 측정한다. S140 단계에서, 측정한 현재 온도를 참조하여, 온도 구간(temperature boundary)을 설정한다. 여기에서, 온도 구간을 설정하는 것은 온도 변화에 따른 이벤트 신호(event)를 발생하기 위함이다.
도 6은 도 1에 도시된 메모리 시스템의 검증 전압 조절 방법을 보여주는 순서도이다. 도 6은 프로그램 동작 시에 온도 변화에 따라 검증 전압을 조절하는 과정을 보여준다.
S210 단계에서, 프로그램 커맨드가 플래시 메모리(110)로 제공된다. 플래시 메모리(110)는 프로그램 커맨드에 응답하여 프로그램 동작을 시작한다. 플래시 메모리(110)는 내부적으로 프로그램 동작을 실행하기 전에, 온도 센서(도 1 참조, 126)에서 이벤트 신호가 발생하고 있는지를 판단한다.
S220 단계에서, 이벤트 신호가 발생하고 있는지를 판단한다. 이벤트 신호가 발생하지 않은 것은 플래시 메모리(110)의 온도 변화가 온도 구간 내임을 의미한다. 온도 센서가 이벤트 신호를 발생하지 않으면, 플래시 메모리(110)는 프로그램 검증 전압 조절할 필요없이, 정상적으로 프로그램 동작을 수행한다. 반면에, 이벤트 신호가 발생한 경우에는 플래시 메모리(110)의 온도 변화가 이전에 설정된 온도 구간을 벗어난 것임을 의미한다. 이때에는 온도 변화로 인한 ECC 비트 에러를 줄이기 위해 프로그램 검증 전압을 조절할 필요가 있다.
S230 단계에서, 온도 센서(126)는 현재 온도를 측정한다. 여기에서, 온도 센서(126)는 모든 프로그램 동작 시에 현재 온도를 측정하는 것이 아니라, 이벤트 신호가 발생하는 경우에만 현재 온도를 측정한다. 이것은 잦은 온도 센싱(temperature sensing)으로 인한 메모리 시스템의 성능 저하를 방지하기 위함이다.
S240 단계에서, 플래시 메모리(110)는 프로그램 검증 전압을 조절한다. 메모리 시스템(100)은 S230 단계에서 측정한 온도를 참조하여, 보상 데이터를 읽는다. 여기에서, 보상 데이터는 랜덤 액세스 메모리(도 1 참조, 125)에 저장되어 있다. 보상 데이터는 파워 온 시에 플래시 메모리(110)로부터 랜덤 액세스 메모리(125)로 로드된다. 플래시 메모리(110)는 보상 데이터에 따라 프로그램 검증 전압을 조절한다.
S250 단계에서, 온도 센서(126)는 S230 단계에서 측정한 온도를 기준으로 새로운 온도 구간을 설정한다. 그리고 S260 단계에서, 플래시 메모리(110)는 조절된 검증 전압을 사용하여 프로그램 동작을 수행한다. 본 발명에 따른 메모리 시스템의 검증 전압 조절 방법은 온도 센서에서 발생하는 이벤트 신호에 응답하여, 프로그램 검증 전압을 조절함으로, 온도 변화에 따른 메모리 셀의 문턱 전압 변화를 보상한다.
도 7은 도 1에 도시된 메모리 시스템의 읽기 전압 조절 방법을 보여주는 순서도이다. 도 7은 읽기 동작 시에 온도 변화에 따라 읽기 전압을 조절하는 과정을 보여준다.
S310 단계에서, 읽기 커맨드가 플래시 메모리(110)로 제공된다. 플래시 메모리(110)는 읽기 커맨드에 응답하여 읽기 동작을 시작한다. 플래시 메모리(110)는 내부적으로 읽기 동작을 실행하기 전에, 온도 센서(도 1 참조, 126)에서 이벤트 신호가 발생하고 있는지를 판단한다.
S220 단계에서, 이벤트 신호가 발생하고 있는지를 판단한다. 온도 센서가 이벤트 신호를 발생하지 않으면, 플래시 메모리(110)는 읽기 전압 조절할 필요없이, 정상적으로 읽기 동작을 수행한다. 반면에, 이벤트 신호가 발생한 경우에는, 온도 변화로 인한 ECC 비트 에러를 줄이기 위해 읽기 전압을 조절할 필요가 있다.
S230 단계에서, 온도 센서(126)는 현재 온도를 측정한다. 여기에서, 온도 센서(126)는 모든 읽기 동작 시에 현재 온도를 측정하는 것이 아니라, 이벤트 신호가 발생하는 경우에만 현재 온도를 측정한다. 이것은 잦은 온도 센싱(temperature sensing)으로 인한 메모리 시스템의 성능 저하를 방지하기 위함이다.
S240 단계에서, 플래시 메모리(110)는 읽기 전압을 조절한다. 메모리 시스템(100)은 S230 단계에서 측정한 온도를 참조하여, 보상 데이터를 읽는다. 플래시 메모리(110)는 보상 데이터에 따라 읽기 전압을 조절한다.
S250 단계에서, 온도 센서(126)는 S230 단계에서 측정한 온도를 기준으로 새로운 온도 구간을 설정한다. 그리고 S260 단계에서, 플래시 메모리(110)는 조절된 읽기 전압을 사용하여 읽기 동작을 수행한다. 본 발명에 따른 메모리 시스템의 읽기 전압 조절 방법은 온도 센서에서 발생하는 이벤트 신호에 응답하여, 읽기 전압을 조절함으로, 온도 변화에 따른 메모리 셀의 문턱 전압 변화를 보상한다.
도 8 내지 도 11은 본 발명에 따른 메모리 시스템의 다양한 실시 예들을 보여주는 블록도이다. 도 8을 참조하면, 메모리 시스템(200)은 호스트(201)와 통신한다. 메모리 시스템(200)은 플래시 메모리(210)와 메모리 컨트롤러(220)를 포함한다. 메모리 컨트롤러(220)는 온도 센서(230)를 포함한다. 온도 센서(230)는 플래시 메모리(210)의 온도 변화를 감지한다.
메모리 컨트롤러(220)는 온도 센서(230)에 의해 감지된 온도 변화를 분석하고, 플래시 메모리(210)로 감지 신호(SENS)를 제공한다. 여기에서, 감지 신호(SENS)는 메모리 컨트롤러(220)에서 플래시 메모리(210)로 제공되는 커맨드, 데이터, 또는 제어 신호일 수 있다. 플래시 메모리(210)는 감지 신호(SENS)에 응답하여 프로그램 검증 전압 또는 읽기 전압 등을 조절한다.
도 9를 참조하면, 메모리 시스템(300)은 호스트(301)와 통신한다. 메모리 시스템(300)은 플래시 메모리(310), 메모리 컨트롤러(320), 그리고 온도 센서(330)를 포함한다. 온도 센서(330)는 메모리 컨트롤러(320)밖에 위치한다. 온도 센서(330)는 플래시 메모리(310)의 온도 변화를 감지한다. 메모리 컨트롤러(320)는 온도 센서(330)에 의해 감지된 온도 변화를 분석하고, 플래시 메모리(310)로 감지 신호(SENS)를 제공한다. 플래시 메모리(310)는 감지 신호(SENS)에 응답하여 프로그램 전압 또는 읽기 전압 등을 조절한다.
도 10을 참조하면, 메모리 시스템(400)은 호스트(401)와 통신한다. 메모리 시스템(400)은 플래시 메모리(410), 메모리 컨트롤러(420), 그리고 버퍼 메모리(450)를 포함한다. 버퍼 메모리(450)는 온도 센서(430)를 포함한다. 여기에서, 버퍼 메모리(450)는 DRAM, 모바일 DRAM, SRAM 등의 휘발성 메모리 또는 플래시 메모리, PRAM, MRAM, FRAM, EEPROM 등의 불휘발성 메모리를 포함한다.
온도 센서(430)는 플래시 메모리(410)의 온도 변화를 감지한다. 메모리 컨트롤러(420)는 온도 센서(430)에서 감지된 온도 변화를 분석하고, 플래시 메모리(410)로 감지 신호(SENS)를 제공한다. 플래시 메모리(410)는 감지 신호(SENS)에 응답하여 프로그램 전압 또는 읽기 전압 등을 조절한다.
도 11을 참조하면, 메모리 시스템(500)은 호스트(501)와 통신한다. 메모리 시스템(500)은 복수의 불휘발성 메모리(510)와 메모리 컨트롤러(520)를 포함한다. 여기에서, 불휘발성 메모리(NVM)는 플래시 메모리, MRAM, PRAM, FRAM, EEPROM 등을 포함한다. 메모리 컨트롤러(520)는 온도 센서(530)를 포함한다. 온도 센서(530)는 불휘발성 메모리(510)의 온도 변화를 감지한다. 메모리 컨트롤러(520)는 온도 센서(530)에서 감지된 온도 변화를 분석하고, 불휘발성 메모리(510)로 감지 신호(SENS)를 제공한다. 불휘발성 메모리(510)는 감지 신호(SENS)에 응답하여 프로그램 전압 또는 읽기 전압 등을 조절한다.
도 12는 플래시 메모리의 데이터 신뢰성을 확보하는 방법을 보여주는 순서도이다. 도 12는 온도 변화에 따른 문턱 전압 변화 이외의 비트 에러를 치유하는 방법을 보여준다. 플래시 메모리는 앞에서 설명한 온도 변화에 따른 비트 에러 이외에, 프로그램 디스터브(program disturb) 또는 읽기 디스터브(read disturb) 등을 원인으로 비트 에러가 발생할 수 있다.
플래시 메모리는 이러한 비트 에러를 치유하기 위해 ECC 회로를 사용한다. 그러나 ECC 회로가 비트 에러를 치유할 수 있는 범위는 소정의 비트 수에 불과하다. 예를 들어, ECC 회로가 4비트 에러를 치유할 수 있는 경우에, 4비트보다 많은 비트 에러는 더 이상 복구할 수 없다. 도 12는 위와 같은 경우에 에러 비트를 복구할 수 있는 방법을 보여준다.
S410 단계에서, 비트 에러를 정정할 수 있는지를 판단한다. 위의 예에서, 비트 에러의 수가 4비트보다 많은 경우에는 정정할 수 없는 에러이고, 4비트 이하인 경우에는 정정할 수 있는 에러이다. 비트 에러를 정정할 수 있으면, ECC 회로를 사용하여 비트 에러를 정정한다. 그러나 비트 에러를 정정할 수 없으면, 읽기 전압(Vrd) 레벨을 바꾸어 주고 에러 검출 및 정정 동작을 수행한다.
S420 단계에서, 플래시 메모리는 제 1 읽기 전압(Vrd1)을 바꾸어 주고, 에러 검출 및 정정 동작을 수행한다. 플래시 메모리 셀은 셀 스트링 구조상, 프로그램 디스터브 또는 읽기 디스터브 등으로 인해 소거 상태의 메모리 셀이 오버 프로그램 되는 경우가 발생할 수 있다. 이때 도 3에 도시된 바와 같이 제 1 읽기 전압(Vrd1)을 기준으로 읽기 동작을 수행하면, 오버 프로그램된 일부의 메모리 셀이 오프 셀로 읽힐 수 있다. 만약 오버 프로그램된 메모리 셀이 ECC 정정 범위를 벗어난 경우에는, 종래의 방법으로는 복구할 방법이 없다. 본 발명은 오버 프로그램된 메모리 셀이 온 셀로 읽히도록 제 1 읽기 전압(Vrd1) 레벨을 소정의 전압 단위로 증가해가면서 에러 검출 및 정정 동작을 수행한다.
S430 단계에서, 제 1 읽기 전압(Vrd1)을 바꾸어 준 후에, 비트 에러가 존재하는지를 판단한다. 비트 에러가 존재하지 않으면, 비트 에러를 치유하는 과정은 종료된다. 그러나 비트 에러가 존재하면, 제 1 읽기 전압(Vrd1)을 다시 바꾸어 준다. S440 단계에서, ECC 루프 횟수가 M(M은 자연수)인지 여부를 판단한다.
S450 단계에서, ECC 루프 회수가 M번 반복되면, 제 1 내지 제 3 읽기 전압(Vrd1, Vrd2, Vrd3)을 바꾸어 주고, 에러 검출 및 정정 동작을 수행한다. 여기에서, 제 1 내지 제 3 읽기 전압(Vrd1, Vrd2, Vrd3)의 레벨은 +a, -a, +b, -b (a, b는 자연수) 등과 같이 교대로 바꾸어 줄 수 있다. 이는 메모리 셀의 문턱 전압이 오른쪽으로 이동했는지 왼쪽으로 이동했는지 정확하게 알 수 없기 때문이다.
S460 단계에서, 제 1 내지 제 3 읽기 전압(Vrd1, Vrd2, Vrd3)을 바꾸어 준 후에, 비트 에러가 존재하는지를 판단한다. 비트 에러가 존재하지 않으면, 비트 에러를 치유하는 과정은 종료된다. 그러나 비트 에러가 존재하면, 제 1 내지 제 3 읽기 전압(Vrd1, Vrd2, Vrd3)을 다시 바꾸어 준다. S470 단계에서, ECC 루프 횟수가 N(N은 자연수)인지 여부를 판단한다. 본 발명에 따른 메모리 시스템은 온도 변화로 인한 비트 에러 이외에, 다른 원인으로 인한 비트 에러도 치유할 수 있다.
이러한 데이터 복구 과정이 종료되면, 본 발명은 읽기 전압 레벨을 원래의 상태로 만들어준다. S480 단계에서는 위에서 설명한 온도 센서가 사용되고 있는지를 판단한다. 온도 센서가 사용되면 S490 단계가 수행되고, 사용되지 않으면 S495 단계가 수행된다.
S490 단계는 온도 센서를 사용하여 현재 온도를 측정하는 단계(S491), 측정한 온도를 참조하여 보상 데이터에 따라 읽기 전압을 조절하는 단계(S492), 그리고 측정한 온도를 기준으로 다음 이벤트를 위해 새로운 온도 구간을 설정하는 단계(S493)를 포함한다. S495 단계에서는, 이전 단계에서 바꾸어준 제 1 내지 제 3 읽기 전압(Vrd1, Vrd2, Vrd3)이 리셋 된다.
본 발명에 따른 메모리 시스템은 플래시 메모리 단품, 원낸드(One NANDTM), 반도체 디스크 장치(SSD), 메모리 카드 등으로 구현될 수 있다. 본 발명이 메모리 카드로 사용되는 경우에, 플래시 메모리 및 메모리 컨트롤러는 하나의 카드 내에 집적된다. 이러한 메모리 카드에는 MMC(Multi_Media Card), SD 카드, XD 카드, CF 카드, SIM 카드 등이 포함된다. 또한, 본 발명에 따른 메모리 시스템은 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, PMP, 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor) 등에 사용될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 플래시 메모리를 보여주는 블록도이다.
도 3은 멀티 레벨 셀의 바이어스 전압을 보여주는 다이어그램이다.
도 4는 도 2에 도시된 메모리 셀의 온도 변화에 따른 문턱 전압의 변화를 보여주는 다이어그램이다.
도 5는 도 1에 도시된 온도 센서를 초기화 과정을 보여주는 순서도이다.
도 6은 본 발명에 따른 메모리 시스템의 온도 변화에 따른 검증 전압 조절 방법을 보여주는 순서도이다.
도 7은 본 발명에 따른 메모리 시스템의 온도 변화에 따른 읽기 전압 조절 방법을 보여주는 순서도이다.
도 8 내지 도 11은 본 발명에 따른 메모리 시스템의 다양한 실시 예를 보여주는 블록도이다.
도 12는 온도 변화에 따른 메모리 셀의 문턱 전압 변화 이외의 비트 에러를 치유하는 방법을 보여주는 순서도이다.

Claims (20)

  1. 메모리 셀의 문턱 전압 변화를 보상하기 위한 데이터(이하, 보상 데이터라 함)를 저장하는 플래시 메모리; 및
    상기 플래시 메모리의 온도 변화를 감지하고, 상기 보상 데이터에 따라 상기 플래시 메모리의 문턱 전압을 조절하는 메모리 컨트롤러를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 메모리 컨트롤러는
    상기 플래시 메모리의 온도 변화를 감지하기 위한 온도 센서; 및
    파워 온 시에 상기 플래시 메모리로부터 상기 보상 데이터를 로드하기 위한 랜덤 액세스 메모리를 포함하는 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 온도 센서는 상기 플래시 메모리의 온도를 측정하고, 측정된 온도를 기준으로 온도 구간(temperature boundary)을 설정하는 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 온도 센서는 상기 플래시 메모리의 동작 시에, 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에, 이벤트 신호를 발생하는 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 메모리 컨트롤러는 상기 온도 센서에서 발생하는 이벤트 신호에 응답하여 상기 플래시 메모리의 문턱 전압 변화를 보상하는 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 플래시 메모리의 문턱 전압 보상 값은 온도 구간에 따라 달라지는 메모리 시스템.
  7. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 플래시 메모리의 프로그램 검증 전압을 조절함으로, 문턱 전압 변화를 보상하는 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 플래시 메모리의 읽기 전압을 조절함으로, 문턱 전압 변화를 보상하는 메모리 시스템.
  9. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 읽기 전압 레벨을 조절함으로, 상기 플래시 메모리에서 발생하는 비트 에러를 치유하는 메모리 시스템.
  10. 제 1 항에 있어서,
    상기 플래시 메모리와 상기 메모리 컨트롤러는 메모리 카드로 집적되는 메모리 시스템.
  11. 복수의 메모리 셀을 갖는 플래시 메모리; 및
    온도 변화에 따른 상기 복수의 메모리 셀의 문턱 전압 변화를 보상하기 위한 온도 센서를 포함하되,
    상기 온도 센서는 상기 플래시 메모리의 온도 변화를 감지하고, 상기 플래시 메모리의 온도 변화가 설정된 온도 구간을 벗어나는 경우에, 상기 문턱 전압 변화를 보상하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 플래시 메모리는 상기 문턱 전압 변화를 보상하기 위한 데이터(이하, 보상 데이터라 함)를 저장하는 메모리 시스템.
  13. 제 12 항에 있어서,
    상기 온도 센서는 상기 플래시 메모리에 저장된 보상 데이터에 따라 상기 플 래시 메모리의 문턱 전압을 조절하는 메모리 시스템.
  14. 제 11 항에 있어서,
    상기 온도 센서는 상기 플래시 메모리의 온도를 측정하고, 측정된 온도를 기준으로 온도 구간(temperature boundary)을 설정하는 메모리 시스템.
  15. 제 14 항에 있어서,
    상기 온도 센서는 상기 플래시 메모리의 동작 시에, 상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에, 이벤트 신호를 발생하는 메모리 시스템.
  16. 제 15 항에 있어서,
    상기 메모리 컨트롤러는 상기 온도 센서에서 발생하는 이벤트 신호에 응답하여 상기 플래시 메모리의 문턱 전압 변화를 보상하는 메모리 시스템.
  17. 제11 항에 있어서,
    상기 플래시 메모리의 문턱 전압 보상 값은 온도 구간에 따라 달라지는 메모리 시스템.
  18. 플래시 메모리 셀의 문턱 전압 변화를 보상하는 방법에 있어서:
    플래시 메모리의 온도를 측정하는 단계;
    상기 측정된 온도를 기준으로 온도 구간을 설정하는 단계; 및
    상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에 상기 플래시 메모리 셀의 문턱 전압 변화를 보상하는 단계를 포함하는 보상 방법.
  19. 제 18 항에 있어서,
    상기 문턱 전압 변화를 보상하는 단계에서, 상기 플래시 메모리에 저장된 보상 데이터에 따라 상기 플래시 메모리의 문턱 전압을 조절하는 보상 방법.
  20. 제 18 항에 있어서,
    상기 플래시 메모리의 온도가 상기 온도 구간을 벗어나는 경우에 상기 플래시 메모리의 온도를 측정하고 측정된 온도를 기준으로 새로운 온도 구간을 설정하는 단계를 더 포함하는 보상 방법.
KR1020080055639A 1988-06-13 2008-06-13 온도 센서를 포함하는 메모리 시스템 KR101464256B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020080055639A KR101464256B1 (ko) 2008-06-13 2008-06-13 온도 센서를 포함하는 메모리 시스템
US12/457,485 US8027194B2 (en) 1988-06-13 2009-06-12 Memory system and method of accessing a semiconductor memory device
CN200910205766.2A CN101673581B (zh) 2008-06-13 2009-06-15 存取半导体存储设备的存储系统和方法
US13/137,401 US8565021B2 (en) 2008-06-13 2011-08-11 Memory system and method of accessing a semiconductor memory device
US13/137,409 US8638585B2 (en) 2008-06-13 2011-08-12 Memory system and method of accessing a semiconductor memory device
US13/137,422 US8614919B2 (en) 2008-06-13 2011-08-15 Memory system and method of accessing a semiconductor memory device
US13/137,424 US8705272B2 (en) 2008-06-13 2011-08-15 Memory system and method of accessing a semiconductor memory device
US13/137,423 US8760918B2 (en) 2008-06-13 2011-08-15 Memory system and method of accessing a semiconductor memory device
US13/137,425 US8625344B2 (en) 2008-06-13 2011-08-15 Memory system and method of accessing a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055639A KR101464256B1 (ko) 2008-06-13 2008-06-13 온도 센서를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20090129622A true KR20090129622A (ko) 2009-12-17
KR101464256B1 KR101464256B1 (ko) 2014-11-25

Family

ID=41689530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055639A KR101464256B1 (ko) 1988-06-13 2008-06-13 온도 센서를 포함하는 메모리 시스템

Country Status (1)

Country Link
KR (1) KR101464256B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150089670A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150099218A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
KR20150107405A (ko) * 2014-03-14 2015-09-23 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20150130632A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
KR20160056383A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
US9349466B2 (en) 2010-05-17 2016-05-24 Samsung Electronics Co., Ltd. Nonvolatile memory device having selectable sensing modes, memory system having the same and programming method thereof
KR20160122911A (ko) * 2015-04-14 2016-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170005232A (ko) * 2015-07-01 2017-01-12 삼성전자주식회사 스토리지 장치
KR20180054552A (ko) * 2018-05-17 2018-05-24 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
CN108206041A (zh) * 2016-12-19 2018-06-26 三星电子株式会社 存储器读取操作方法、存储器控制器及存储系统操作方法
KR20190136596A (ko) * 2018-05-31 2019-12-10 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
US10522197B2 (en) 2014-09-30 2019-12-31 Samsung Electronics Co., Ltd. Memory device, memory system, and method of controlling memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108647162B (zh) * 2018-04-20 2020-05-19 华中科技大学 一种基于程序存储器地址总线系统的低功耗方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400638B1 (en) 2000-02-25 2002-06-04 Advanced Micro Devices, Inc. Wordline driver for flash memory read mode
DE10040890C1 (de) * 2000-08-18 2002-01-31 Trw Automotive Electron & Comp System und Verfahren zum sicheren Hochtemperaturbetrieb eines Flash-Speichers

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349466B2 (en) 2010-05-17 2016-05-24 Samsung Electronics Co., Ltd. Nonvolatile memory device having selectable sensing modes, memory system having the same and programming method thereof
KR20150089670A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150099218A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
KR20150107405A (ko) * 2014-03-14 2015-09-23 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20150130632A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US10522197B2 (en) 2014-09-30 2019-12-31 Samsung Electronics Co., Ltd. Memory device, memory system, and method of controlling memory device
KR20160056383A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
KR20160122911A (ko) * 2015-04-14 2016-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170005232A (ko) * 2015-07-01 2017-01-12 삼성전자주식회사 스토리지 장치
CN108206041A (zh) * 2016-12-19 2018-06-26 三星电子株式会社 存储器读取操作方法、存储器控制器及存储系统操作方法
CN108206041B (zh) * 2016-12-19 2023-09-22 三星电子株式会社 存储器读取操作方法、存储器控制器及存储系统操作方法
KR20180054552A (ko) * 2018-05-17 2018-05-24 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
KR20190136596A (ko) * 2018-05-31 2019-12-10 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법

Also Published As

Publication number Publication date
KR101464256B1 (ko) 2014-11-25

Similar Documents

Publication Publication Date Title
KR101464256B1 (ko) 온도 센서를 포함하는 메모리 시스템
US10714194B2 (en) Memory system including a memory device, and methods of operating the memory system and memory device
US10528420B2 (en) Flash memory system having abnormal wordline detector and abnormal wordline detection method
US7545677B2 (en) Nonvolatile memory device and methods of programming and reading the same
US7751238B2 (en) Memory system protected from errors due to read disturbance and reading method thereof
JP5349256B2 (ja) メモリシステム
US8607120B2 (en) Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same
US8270227B2 (en) Nonvolatile memory device and method of reading same
US8264888B2 (en) Flash memory device configured to reduce common source line noise, methods of operating same, and memory system incorporating same
US9025374B2 (en) System and method to update read voltages in a non-volatile memory in response to tracking data
US8611150B2 (en) Flash memory device including flag cells and method of programming the same
US9514830B2 (en) Non-volatile memory device, memory system including the same, and method of operating the same
KR20090066732A (ko) 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
US8675412B2 (en) Non-volatile memory device, method of operating the same, and electronic device having the same
KR20090055314A (ko) 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치
KR20090129624A (ko) 메모리 시스템 및 그것의 읽기 페일 방지 방법
US11145357B2 (en) Memory system, memory controller and method for operating memory system
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
JP7353889B2 (ja) メモリシステムおよび方法
CN112435703A (zh) 存储装置及其操作方法
CN108986861B (zh) 对非易失性存储器装置进行编程的方法
US8059464B2 (en) Nonvolatile memory device, methods of programming the nonvolatile memory device and memory system including the same
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
US11656790B2 (en) Memory system, memory controller, and operation method of memory system
KR20090084213A (ko) 보상 센서를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 6