KR20090125391A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20090125391A
KR20090125391A KR1020080051483A KR20080051483A KR20090125391A KR 20090125391 A KR20090125391 A KR 20090125391A KR 1020080051483 A KR1020080051483 A KR 1020080051483A KR 20080051483 A KR20080051483 A KR 20080051483A KR 20090125391 A KR20090125391 A KR 20090125391A
Authority
KR
South Korea
Prior art keywords
ion implantation
semiconductor device
ldd
gate electrode
sti
Prior art date
Application number
KR1020080051483A
Other languages
English (en)
Inventor
황문섭
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080051483A priority Critical patent/KR20090125391A/ko
Publication of KR20090125391A publication Critical patent/KR20090125391A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 상세하게는 반도체 소자의 성능개선을 위하여 LDD 이온주입과정에서의 1차 및 2차 이온주입시의 주입이온의 종류·에너지·주입량·각도를 구체적으로 제시한 반도체 소자의 제조방법에 관한 것이다.
본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 STI를 형성하는 STI 형성단계, STI가 형성된 반도체 기판상에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성한 후 사진/식각 공정을 진행하는 게이트 전극 형성단계, 상기 게이트 전극을 마스크로 하여 저농도 분순물을 이온주입하는 LDD 이온주입 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 LDD 이온주입 단계에서의 이온주입은 2차례에 걸쳐서 실시하고 1차 이온주입의 운전조건은 1.0E+13~2.0E+13 이온/Cm2의 도즈, 30도의 기울기이고, 2차 이온주입 운전조건은 5.0E+12~1.5E+13 이온/Cm2의 도즈, 0도의 기울기이며, 1차 이온주입과 2차 이온주입의 도펀트와 에너지가 동일한 것을 특징으로 한다.
반도체, 웨이퍼, 이온주입, P, LDD

Description

반도체 소자의 제조방법{Menufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 상세하게는 반도체 소자의 성능개선을 위하여 LDD 이온주입과정에서의 1차 및 2차 이온주입시의 주입이온의 종류·에너지·주입량·각도를 구체적으로 제시한 반도체 소자의 제조방법에 관한 것이다.
최근의 집적회로의 사이즈는 점점 작아지고 있으며 이에 따라 트랜지스터의 게이트의 길이(length)도 점차 작아지는 경향이 있다. 이러한 경향에 따라 핫 캐리어 주입(Hot Carrier Injection) 효과를 방지하고자 LDD(lightly doped drain) 구조를 사용하고 있다.
도 1은 종래의 실리콘질화막을 스페이서로 사용한 MOSFET 트랜지스터의 구조를 보여주는 단면도이다.
첨부된 도 1에 도시한 바와 같이, 실리콘질화막을 스페이서로 사용한 MOSFET 트랜지스터는 반도체 기판(10)의 상부에 STI(5)를 형성하고, 다시 순차적으로 형성된 게이트 산화막(20) 및 게이트 전극(30)과, 상기 게이트 전극(30)의 양 측벽과 상기 반도체 기판 표면에 형성된 버퍼 산화막(40)과, 상기 버퍼 산화막(40) 상부에 형성된 스페이서(50)와, 상기 게이트 전극(30)을 마스크로 하여 저농도 불순물을 이온 주입시켜 형성된 LDD 이온주입영역(60)과, 상기 스페이서(50)와 게이트 전극(30)을 마스크로 하여 고농도로 불순물을 이온주입시켜 형성된 소스/드레인 이온주입 영역(70)과, 상기 게이트 전극(30)과 소스/드레인 이온주입 영역(70) 상부에 형성된 실리사이드층(80)으로 구성된다.
이러한 MOSFET 트랜지스터를 만들기 위해서는 LDD 이온주입단계를 거치게 되며, 이러한 LDD 이온주입단계는 2차례의 이온주입과정으로 이루어져 있다. 2차례의 이온주입과정의 운전조건을 자세히 살펴보면, 1차 이온주입 운전조건은 As 도펀트, 50KeV의 에너지, 1.0E+13 이온/Cm2의 도즈, 0도의 기울기, 0 로테이션을 갖고, 2차 이온주입 운전조건은 P 도펀트, 55KeV의 에너지, 1.3E+13 이온/Cm2의 도즈, 30도의 기울기, 4 로테이션을 갖는다. 즉, 1차 이온주입은 비교적 크기가 큰 As를 낮은 에너지로 반도체 기판에 낮게 주입하나, 2차 이온 주입은 As보다 작은 크기의 P를 큰 에너지로 반도체 기판의 깊게 주입한다.
그러나, 최근들어 게이트 길이가 점차 작아짐에도 불구하고 소스/드레인 사이의 전압은 줄어들지 않아서 현재의 이온 주입 공정으로 LDD 구조를 형성하였을 경우 핫 캐리어 주입 효과에 의해 소자의 특성이 변화가 된다. 그리고 이러한 문제로 인 하여 소자의 수명이 짧아지고 이로 인해 소자가 신뢰성 검사에 통과하지 못하는 경우가 발생되고 있다. 이에 따라 신뢰성 문제를 개선하고자 추가적으로 웨이퍼를 투입하여 전체 공정을 진행함으로 소요되는 기간 및 비용도 심각한 문제로 대두되고 있다.
또한 I/O NMOS의 경우 3.3V 트렌지스터에서 보다 큰 전압인 4.73 V에서 동작할 필요가 있고, 이에 4.73V에서도 핫 캐리어 효과에 의한 수명단축 문제를 개선할 필요가 있게 되었다.
본 발명은 상기된 문제점을 해결하기 위하여 발명된 것으로서, 130nm 이하의 기술에서 LDD 이온 주입에서 이온의 종류 및 주입 에너지, 주입량 , 각도를 적절히 조절하여 4.73 V(10/0.64=Gate Width / Length) NMOS에서 핫 캐리어 주입에 의한 수명단축효과를 개선하여 신뢰성 검사를 통과하고 나아가 구동 전압의 범위가 넓어 짐에 따라 보다 사용범위가 넓은 제품을 생산할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 STI를 형성하는 STI 형성단계, STI가 형성된 반도체 기판상에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성한 후 사진/식각 공정을 진행하는 게이트 전극 형성단계, 상기 게이트 전극을 마스크로 하여 저농도 분순물을 이온주입하는 LDD 이온주입 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 LDD 이온주입 단계에서의 이온주입은 2차례에 걸쳐서 실시하고 1차 이온주입의 운전조건은 1.0E+13~2.0E+13 이온/Cm2의 도즈, 30도의 기울기이고, 2차 이온주입 운전조건은 5.0E+12~1.5E+13 이온/Cm2의 도즈, 0도의 기울기이며, 1차 이온주입과 2차 이온주입의 도펀트와 에너지가 동일한 것을 특징으로 한다.
본 발명의 다른 바람직한 특징에 의하면, 상기 도펀트가 P이다.
본 발명의 다른 바람직한 특징에 의하면, 상기 에너지가 40~50KeV이다.
본 발명에 의해 제조된 반도체 소자는 구동전압이 4.73V에서도 핫 캐리어 주입에 의한 수명단축 문제가 개선되고, 따라서 신뢰성 검사를 통과할 수 있고 또한 3.3V~4.73V 사이의 다양한 전압을 요하는 다양한 소자에 활용할 수 있으므로 소자의 경쟁력을 확보할 수 있다.
이하 예시도면에 의거하여 본 발명의 일실시예에 대한 구성 및 작용을 상세히 설명한다. 다만, 아래의 실시예는 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 충분히 이해할 수 있도록 제공되는 것이지, 본 발명의 범위가 다음에 기술되는 실시예에 의해 한정되는 것은 아니다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도이다.
이러한 LDD구조를 가지는 MOSFET 트랜지스터를 제조하는 방법은 반도체 기판상에 STI를 형성하는 STI 형성단계; 반도체 기판상에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성한 후 사진/식각 공정을 진행하는 게이트 전극 형성단계; 상기 게이트 전극을 마스크로 하여 저농도 분순물을 이온주입하는 LDD 이온주입 단계를 포 함하고 있다.
도 2a를 참조하면, 반도체 기판상에 소자들을 분리하기 위한 STI(Shallow Trench Isolation)(5)를 형성한다. STI는 당 업계에 통상적으로 알려진 방법으로 형성한다.
도 2b를 참조하면, 게이트 전극 형성단계는 반도체 기판(10) 상에 게이트 산화막 (20) 및 폴리실리콘막을 순차적으로 형성한 후 사진/식각 공정을 진행하여 게이트 전극(30)을 패터닝하는 단계이다.
다음으로 LDD 이온주입 단계를 거친다. LDD 이온주입단계는 상기 게이트 전극(30)을 마스크로 하여 도펀트(dopent)를 상기 반도체 기판(10)에 이온주입(ion implantation)하는 단계이다.
본 발명에 의한 LDD 이온 주입단계는 1차 이온주입과 2차 이온주입으로 나누어진다. 1차 이온 주입과 2차 이온주입은 동일한 도펀트를 이용하여 실시한다. 일반적으로 도펀트로서 많이 사용되는 As와 P 중에서 본 발명에서는 P를 사용한다. P는 As 보다 분자량이 적고 분자의 크기가 적어서, As 보다 P를 사용하는 것이 반도체 기판상에 보다 많은 이온을 주입시킬 수 있기 때문이다.
본 발명에서의 1차 이온주입시의 운전조건은 1.0E+13~2.0E+13 이온/Cm2의 도즈, 30도의 기울기, 로테이션 4 이고, 2차 이온주입 운전조건은 5.0E+12~1.5E+13 이온/Cm2의 도즈, 0도의 기울기, 로테이션 0이다. 또한 1차 이온주입과 2차 이온주입을 동일한 에너지로서 실시한다. 여기서 이온주입 에너지는 40~50KeV가 바람직하다.
상기된 운전조건을 벗어나면, 반도체 기판(Si) 내의 도펀트의 분포가 종래의 분포와 달라지게 되어 3.3V 소자의 특성 즉 문턱전압 및 전류가 변화 하게되는 문제점이 있으므로 현재 사용되는 3.3V 소자와 유사한 도펀트의 분포를 가지면서 핫캐리어 주입 효과에 따른 수명단축 문제를 해결하기 위해서는 상기된 운전조건의 범위내에서 1차 및 2차 이온주입을 행하는 것이 바람직하다.
이후의 반도체 소자의 제조는 통상적인 방법으로 행하게 되는데, 예를들어 스페이서막을 증착한 후 에치백 식각 공정을 진행하는 스페이서 형성단계; 상기 게이트 전극 및 상기 스페이서를 마스크로 하여 고농도 분순물을 이온주입하여 소오스/드레인 영역을 형성하는 소스/드레인 이온주입 단계등을 거치게 된다.
본 발명에 의한 반도체 소자의 수명 연장 효과에 대하여 살펴본다. 도 3은 종래의 방법에 의해 생산된 반도체 소자의 예상수명을 예측하는 그래프이고, 도 4는 본 발명에 의해 생산된 반도체 소자의 예상수명을 예측하는 그래프이다. 도 3과 도 4에서의 피팅라인(fitting line)은 아래의 데이터를 기준으로 작성한 것이다.
VDrain (V) Isubmax (mA)
5.00 0.162
5.30 0.251
5.50 0.325
종래의 방법에 의해 생산된 반도체 소자의 4.73V에서 Isubmax는 0.099mA이고, 이를 그래프에 표시하면 도 4에서 보는 바와 같이 예상수명은 42년 정도이다. 반면에, 본 발명에 의해 생산된 반도체 소자의 4.73V에서 Isubmax는 0.085mA이고, 이 경우에는 도 5에서 보는 바와 같이 본 발명에 의해 생산된 반도체 소자의 예상수명은 90년으로서 종래 방법에 의해 생산된 반도체 소자보다 더욱 오래 사용할 수 있다. 또한 아래표에서와 같이 종래의 3.3V 소자의 문턱전압 및 전류의 변화는 종래의 값에서 2% 정도 거의 변화가 없음을 확인 할 수 있다.
　 Parameter 종래 발명 Ratio
3.3V NMOS Vth V 0.437 0.427 2%
Idsat uA / um 616.2 603.9 2%
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1은 종래의 실리콘질화막을 스페이서로 사용한 MOSFET 트랜지스터의 구조를 보여주는 단면도,
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도,
도 3은 종래의 방법에 의해 생산된 반도체 소자의 예상수명을 예측하는 그래프이고,
도 4는 본 발명에 의해 생산된 반도체 소자의 예상수명을 예측하는 그래프이다.
<도면의 주요부호에 대한 주요 기호의 설명>
10:웨이퍼 20:산화막
30:게이트 60:LDD

Claims (3)

  1. 반도체 기판상에 STI를 형성하는 STI 형성단계, STI가 형성된 반도체 기판상에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성한 후 사진/식각 공정을 진행하는 게이트 전극 형성단계, 상기 게이트 전극을 마스크로 하여 저농도 분순물을 이온주입하는 LDD 이온주입 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 LDD 이온주입 단계에서의 이온주입은 2차례에 걸쳐서 실시하고 1차 이온주입의 운전조건은 1.0E+13~2.0E+13 이온/Cm2의 도즈, 30도의 기울기이고, 2차 이온주입 운전조건은 5.0E+12~1.5E+13 이온/Cm2의 도즈, 0도의 기울기이며, 1차 이온주입과 2차 이온주입의 도펀트와 에너지가 동일한 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 도펀트가 P인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 에너지가 40~50KeV인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020080051483A 2008-06-02 2008-06-02 반도체 소자의 제조방법 KR20090125391A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080051483A KR20090125391A (ko) 2008-06-02 2008-06-02 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051483A KR20090125391A (ko) 2008-06-02 2008-06-02 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090125391A true KR20090125391A (ko) 2009-12-07

Family

ID=41686895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051483A KR20090125391A (ko) 2008-06-02 2008-06-02 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090125391A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220019211A (ko) 2020-08-09 2022-02-16 김강수 전류 감지 센서를 이용하여 실외기를 냉각하는 전력 절감 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220019211A (ko) 2020-08-09 2022-02-16 김강수 전류 감지 센서를 이용하여 실외기를 냉각하는 전력 절감 시스템

Similar Documents

Publication Publication Date Title
US9024384B2 (en) Indium, carbon and halogen doping for PMOS transistors
US7981783B2 (en) Semiconductor device and method for fabricating the same
KR100459872B1 (ko) 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법
US8158475B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
US9224862B2 (en) High voltage semiconductor device and method for fabricating the same
US20080160706A1 (en) Method for fabricating semiconductor device
WO2007044324A2 (en) Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US8853042B2 (en) Carbon and nitrogen doping for selected PMOS transistors on an integrated circuit
US7256092B2 (en) Method for fabricating integrated circuits having both high voltage and low voltage devices
US6664172B2 (en) Method of forming a MOS transistor with improved threshold voltage stability
US9362399B2 (en) Well implant through dummy gate oxide in gate-last process
US8188531B2 (en) Dual gate of semiconductor device capable of forming a layer doped in high concentration over a recessed portion of substrate for forming dual gate with recess channel structure and method for manufacturing the same
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
US7235450B2 (en) Methods for fabricating semiconductor devices
JP2005191576A (ja) 半導体デバイス及びその製造方法
KR20090125391A (ko) 반도체 소자의 제조방법
US7019363B1 (en) MOS transistor with asymmetrical source/drain extensions
KR100400253B1 (ko) 반도체소자의 박막 트랜지스터 제조방법
KR100601917B1 (ko) 씨모스 트랜지스터 제조 방법
KR100685879B1 (ko) 반도체 소자 및 그 제조방법
KR20050068745A (ko) Ｃｍｏｓ 트랜지스터 형성 방법
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100772115B1 (ko) 모스펫 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application