KR20090123254A - 위성통신 단말 동기클럭 보정장치 - Google Patents

위성통신 단말 동기클럭 보정장치 Download PDF

Info

Publication number
KR20090123254A
KR20090123254A KR1020080049231A KR20080049231A KR20090123254A KR 20090123254 A KR20090123254 A KR 20090123254A KR 1020080049231 A KR1020080049231 A KR 1020080049231A KR 20080049231 A KR20080049231 A KR 20080049231A KR 20090123254 A KR20090123254 A KR 20090123254A
Authority
KR
South Korea
Prior art keywords
ncr
difference
signal
stage
counter
Prior art date
Application number
KR1020080049231A
Other languages
English (en)
Other versions
KR100959324B1 (ko
Inventor
조현성
Original Assignee
(주)나노엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)나노엘에스아이 filed Critical (주)나노엘에스아이
Priority to KR1020080049231A priority Critical patent/KR100959324B1/ko
Publication of KR20090123254A publication Critical patent/KR20090123254A/ko
Application granted granted Critical
Publication of KR100959324B1 publication Critical patent/KR100959324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18513—Transmission in a satellite or space-based system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18519—Operations control, administration or maintenance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/19—Earth-synchronous stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 위성통신 단말 동기클럭 보정장치에 관한 것으로서, NCR 추출기(30)에서 NCR 신호를 입력받아 NCR 카운터(40)로 카운팅하고, NCR 추출기(30)에서 NCR 신호를 입력받아 NCR 레지스터(50)에 저장한다. NCR 차이 보정기(60)는 NCR 카운터(40)와 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 산출하여 그 차이가 일정값(예를 들면, 50 클럭이상) 이상이면 NCR 카운터(40)와 NCR 레지스터(50)를 클리어 하여 NCR 차이를 보정하고, 그 차이가 일정값 이하이면 NCR 필터(61)로 1㎐ 이하의 분해능을 갖는 펄스신호를 발생시키고 펄스폭 변조기(70)로 펄스폭 변조신호를 생성하여 저역통과필터(80)를 통과시키고 전압가변 발진기(90)에 인가하여 기준 주파수가 되는 클럭신호를 발생시켜 주파수 체배기에 공급함으로써, 강우, 간섭, 낮은 잡음비 등의 전파방해에 의해 네트워크 클럭 정보에 오류가 발생해도 높은 분해능으로 복원이 가능하고, 주파수 체배기의 에러를 수백 ㎐ 이내로 맞출 수 있다.
Figure P1020080049231
위성통신, 단말, 동기, 클럭, 보정

Description

위성통신 단말 동기클럭 보정장치{Error correcting apparatus for network clock recovery of satellite communication}
본 발명은 위성통신 단말 동기클럭 보정장치에 관한 것으로, 특히 중심국에서 전송된 네트워크 클럭 보정 정보를 바탕으로 강우, 간섭 혹은 낮은 잡음비 환경에서 원활하게 동기클럭을 정밀하게 보정해서, 데이터 오류를 일으키지 않고 안정된 서비스를 가능하게 하는 위성통신 단말 동기클럭 보정장치에 관한 것이다.
시분할 통신방식을 사용하는 고속 위성통신 시스템에서 위성단말기와의 클럭동기를 맞추기 위해서 중심국에서 네트워크 클럭보정(Network Clock Recovery) 정보를 단말기로 일정주기로 전송을 하며 단말은 중심국에서 전송된 네트워크 클럭을 바탕으로 중심국과의 동기를 맞춘다. 이렇게 보정된 클럭을 사용하여 고주파 체배기의 참조 주파수로 사용된다.
위성통신의 특성상 강우, 간섭 또는 낮은 잡음비 등으로 인하여 네트워크 클럭 정보의 오류가 발생하면 단말은 중심국과 시간 동기를 이루지 못하게 되며, 전 송패킷을 다른 단말기의 타임슬롯으로 전송하거나 원하지 않는 타임슬롯 및 주파수에 데이터를 전송해서 다른 단말의 데이터 오류를 발생시키고 또한 전체적인 위성통신 시스템을 혼선과 불안정 상태로 만든다.
종래기술의 일예를 도 1을 참조하여 상세히 설명하면 다음과 같다.
도 1은 일반적인 위성단말기의 네트워크 클럭 복원 장치의 구성예시도이다.
먼저 복조기(1)를 통해 입력되는 NCR(Network Clock Recovery) 패킷이 역다중화기(2)에 입력되면 NCR추출기(3)에서 NCR 패킷을 선별해내고, NCR 추출기(3)는 새로운 NCR 패킷이 입력됨에 따라 NCR 카운터(4)에 새로운 NCR 패킷이 입력되는 것을 표시하는 신호를 NCR 카운터(4)에 입력하고, NCR 카운터(4)는 현재까지의 카운터 결과값을 차이검출기(6)로 출력한다.
차이검출기(6)는 NCR 카운터(4)에서 입력되는 카운터 결과값과 NCR 레지스터(5)에 저장된 값의 차이를 계산하고 그 차이의 결과치를 펄스폭 변조기(7)로 출력하고, 펄스폭 변조기(7)는 입력되는 차이값의 크기에 따라 펄스폭을 가변시켜 출력한다.
펄스폭 변조기(7)에서 출력되는 펄스폭 변조신호는 저역통과필터(8)를 통과하여 맥류의 직류전압신호가 되고, 그 직류전압의 세기에 따라 전압가변 발진기(9)의 클럭 주파수가 변경된다.
상기 전압가변 발진기(9)에서 발생된 신호의 주파수는 고주파 체배기의 참조 주파수로 공급되고, 이 주파수를 바탕으로 고주파 반송파를 합성한다. NCR 패킷의 주기는 수십 ㎳ 에서 수백 ㎳ 가 되며 NCR 주기에 따라서 위의 기능이 반복된다.
여기서 강우의 영향 또는 낮은 잡음비로 인하여 NCR 패킷이 전송도중 손실이 발생하면 NCR 카운터(4)와 NCR 레지스터(5)의 차이가 커지고 이에 따라 전압가변 발진기의 클럭 주파수가 상당히 올라가거나 내려간다.
이렇게 되면 중심국과 단말간의 클럭 주파수가 달라져 원하지 않는 타임슬롯이나 주파수에 반송파 신호를 전송하고 이에 따라 데이터가 손실되거나 전체적인 시스템이 불안정하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 강우, 간섭, 낮은 잡음비 등의 전파방해에도 네트워크 클럭 정보에 오류가 발생해도 높은 분해능으로 복원이 가능한 위성통신 단말 동기클럭 보정장치를 제공하는 것이다.
본 발명의 다른 목적은 새로 수신되는 네트워크 클럭동기와 레지스터에 저장된 클럭동기 사이에 차이를 검출하여 1㎐ 이하의 오차를 검출하는 분해능을 가지도록 하여 주파수 체배기의 에러를 수백 ㎐ 이내로 맞출 수 있는 위성통신 단말 동기클럭 보정장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 위성통신 단말 동기클럭 보정장치는 인공위성으로부터 수신되는 네트워크 클럭 복원(NCR) 패킷과 일반 데이터 패킷이 합성된 신호를 입력받는 복조기와; 상기 복조기에서 네트워크 클럭 복원(NCR) 패킷과 일반 데이터 패킷이 합성된 신호를 입력받아 네트워크 클럭 복원(NCR) 패킷을 분리하는 역다중화기와; 상기 역다중화기에서 NCR 패킷을 입력받아 NCR 신호를 분리하여 출력하는 NCR 추출기와; 상기 NCR 추출기에서 NCR 신호를 입력받아 카운팅하는 NCR 카운터와; 상기 NCR 추출기에서 NCR 신호를 입력받아 저장하는 NCR 레지스터와; 상기 NCR 카운터와 NCR 레지스터에 저장된 NCR 신호의 차이 를 산출하여 그 차이가 일정값 이상이면 NCR 카운터와 NCR 레지스터를 클리어 하여 NCR 차이를 보정하는 NCR 차이 보정기와; 상기 NCR 차이 보정기에서 출력되는 NCR 차이 보정신호에 따라 펄스폭 변조신호를 출력하는 펄스폭 변조기와; 상기 펄스폭 변조기에서 출력되는 펄스폭 변조신호를 직류전압으로 변환하는 저역통과필터와; 상기 저역통과필터에서 출력되는 직류전압에 따라 발진 주파수가 가변하고 그 가변하는 발진 주파수 신호를 주파수 체배기와 상기 NCR 카운터에 제공하는 전압가변 발진기로 구성된다.
본 발명에 의한 상기 NCR 차이 보정기는 NCR 카운터와 NCR 레지스터에 저장된 NCR 신호의 차이를 산출하는 차이 계산기와; 상기 차이 계산기로부터 NCR 카운터와 NCR 레지스터에 저장된 NCR 신호의 차이를 입력받아 그 차이값이 50 클럭 이상인지를 비교하여 이상인 경우 상기 NCR 카운터와 NCR 레지스터를 클리어시키고, 상기 차이값이 50 클럭 이하인 경우 상기 차이값을 출력하는 오류검출기와; 상기 오류검출기에서 출력되는 차이값을 각 클럭의 입력시마다 다수의 단으로 각 단의 저장장치에 저장하고 각 단의 차이값을 합산하여 상기 저장장치의 단수로 나누어 출력하는 NCR 필터로 구성되는 것을 특징으로 한다.
본 발명에 의한 상기 NCR 필터는 상기 전압가변 발진기로부터 입력되는 클럭의 입력시마다 상기 오류 검출기로부터 차이값을 입력받는 제1단 저장장치와; 상기 클럭의 입력시마다 상기 제1단 저장장치로부터 차이값을 입력받는 제2단 저장장치와; 상기 클럭의 입력시마다 전단 저장장치로부터 차이값을 입력받는 제 n번째의 제n단 저장장치와; 상기 n단의 저장장치에 저장된 각 차이값을 모두 합산하는 합산기와; 상기 합산기에서 출력되는 차이값의 합산값을 상기 n단의 저장장치의 수에 해당하는 n으로 나누는 나눗셈 연산기로 구성되는 것을 특징으로 한다.
본 발명에 의한 NCR 필터를 구성하는 저장장치는 D플립플롭으로 구성되는 것을 특징으로 한다.
상기 설명한 바와 같이 본 발명에 의하면 간섭, 낮은 잡음비 등의 전파방해에 의해 네트워크 클럭 정보에 오류가 발생해도 높은 분해능으로 복원이 가능하고, 네트워크 클럭동기와 레지스터에 저장된 클럭동기 사이에 차이를 검출하여 1㎐ 이하의 오차를 검출하는 분해능을 가지도록 하여 기준주파수를 발생하도록 하여 주파수 체배기의 에러를 수백 ㎐ 이내로 맞출 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2에 본 발명에 의한 위성통신 단말 동기클럭 보정장치의 구성을 나타내는 블록도가 도시된다.
본 발명에 의한 위성통신 단말 동기클럭 보정장치는 인공위성으로부터 수신되는 네트워크 클럭복원(NCR) 패킷과 일반 데이터 패킷이 합성된 신호를 입력받는 복조기(10)와; 상기 복조기(10)에서 네트워크 클럭복원(NCR)패킷과 일반 데이터 패킷이 합성된 신호를 입력받아 네트워크 클럭복원(NCR) 패킷을 분리하는 역다중화기(20)와; 상기 역다중화기(20)에서 NCR 패킷을 입력받아 NCR 신호를 분리하여 출력하는 NCR 추출기(30)와; 상기 NCR 추출기(30)에서 NCR 신호를 입력받아 카운팅하는 NCR 카운터(40)와; 상기 NCR 추출기(30)에서 NCR 신호를 입력받아 저장하는 NCR 레지스터(50)와; 상기 NCR 카운터(40)와 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 산출하여 그 차이가 일정값 이상이면 NCR 카운터(40)와 NCR 레지스터(50)를 클리어 하여 NCR 차이를 보정하는 NCR 차이 보정기(60)와; 상기 NCR 차이 보정기(60)에서 출력되는 NCR 차이 보정신호에 따라 펄스폭 변조신호를 출력하는 펄스폭 변조기(70)와; 상기 펄스폭 변조기(70)에서 출력되는 펄스폭 변조신호를 직류전압으로 변환하는 저역통과필터(80)와; 상기 저역통과필터(80)에서 출력되는 직류전압에 따라 발진 주파수가 가변하고 그 가변하는 발진 주파수 신호를 주파수 체배기와 상기 NCR 카운터(40)에 제공하는 전압가변 발진기(90)로 구성된다.
상기 복조기(10)는 인공위성으로 부터 수신되는 변조신호를 입력받아 네트워크 클럭 복원(NCR) 패킷과 일반 데이터 패킷이 합성된 신호를 복조한다. 복조기(10)에서 복조된 네트워크 클럭 복원(NCR) 패킷과 일반 데이터 패킷의 합성신호는 역다중화기(20)에 입력되어 네트워크 클럭 복원(NCR) 패킷과 일반 데이터 패킷으로 분리되어 NCR 추출기(30)로 입력된다.
상기 NCR 추출기(30)는 상기 역다중화기(20)로부터 네트워크 클럭복원(NCR) 패킷과 일반 데이터 패킷으로 분리된 신호를 입력받아 NCR 신호를 분리하여 일정한 시간간격으로 예를 들면, 100㎳마다 NCR 레지스터(50)로 출력하고, 또한 NCR 레지스터(50)로 로드(LOAD) 신호를 출력하여 NCR 신호를 NCR 레지스터(50)에 저장하도록 하고, 동시에 NCR 카운터(40)에는 플래그(FLAG)신호를 일정한 시간간격으로 예를 들면 100㎳마다 출력하여 전압가변 발진기(90)에서 입력되는 클럭신호의 입력시마다 업(up) 카운트한다.
상기 NCR 카운터(40)는 NCR 추출기(30)에서 플래그신호가 입력되면 카운트를 시작하여 전압가변 발진기(90)로부터 클럭신호가 입력될 때마다 카운트를 하여 클럭신호가 입력된 횟수를 업(up) 카운트한다. 즉, NCR 카운터(40)는 플래그신호가 입력될 때마다 예를 들면, 100㎳마다 전압가변 발진기(90)의 클럭신호를 카운트하여 그 카운트 값을 차이계산기(63)로 출력한다.
한편, NCR 레지스터(50)는 NCR 추출기(30)에서 로드(LOAD)신호가 입력되면 100㎳ 동안 27㎒ 신호의 갯수를 나타내는 데이터 값을 포함하는 NCR 신호를 NCR 추출기(30)로부터 입력받아 저장한다.
상기 NCR 차이 보정기(60)는 상기 NCR 카운터(40)에서 카운트된 값과 NCR 레지스터(50)에 저장된 100㎳ 동안 27㎒ 신호의 갯수를 나타내는 데이터 값을 포함하는 NCR 신호의 차이를 산출하여 그 차이가 일정값(예를 들면, 50 클럭이상) 이상이면 NCR 카운터(40)와 NCR 레지스터(50)를 클리어 하여 NCR 차이를 보정하고, 그 차이가 일정값(예를 들면, 50 클럭이상) 이하이면 상기 차이값을 펄스폭 변조기(70) 로 출력한다.
본 발명에 의한 NCR 차이 보정기(60)는 도 2에 도시된 바와 같이 상기 NCR 카운터(40)의 카운트 값과 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 산출하는 차이 계산기(63)와, 상기 차이 계산기(63)로부터 NCR 카운터(40)의 카운트 값과 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 입력받아 그 차이값이 50 클럭 이상인지를 비교하여 이상인 경우 상기 NCR 카운터(40)와 NCR 레지스터(50)를 클리어시키고, 상기 차이값이 50 클럭 이하인 경우 상기 차이값을 출력하는 오류검출기(62)와, 상기 오류검출기(62)에서 출력되는 차이값을 각 클럭의 입력시마다 다수의 단으로 각 단의 저장장치에 저장하고 각 단의 차이값을 합산하여 상기 저장장치의 단수로 나누어 출력하는 NCR 필터(61)로 구성된다.
그리하여 다시 NCR 추출기(30)에서 NCR 카운터(40)로 플래그신호가 입력되고 동시에 NCR 레지스터(50)로 로드(LOAD)신호가 입력되면, NCR 카운터(40)의 카운트값과 NCR 레지스터(50)에 저장된 100㎳ 동안 27㎒ 신호의 갯수가 차이 계산기(63)로 출력되고, 차이 계산기(63)는 NCR 카운터(40)의 카운트 값과 NCR 레지스터(50)에 저장된 값의 차이를 산출하여 오류 검출기(62)로 출력한다.
오류 검출기(62)는 NCR 카운터(40)의 카운트 값과 NCR 레지스터(50)에 저장된 값의 차이를 비교하여 50 이상되는 경우 NCR 카운터(40)의 카운트 값과 NCR 레지스터(50)에 클리어(CLEAR) 신호를 NCR 카운터(40)와 NCR 레지스터(50)로 출력하 여 NCR 카운터(40)와 NCR 레지스터(50)의 값을 "0"으로 만든다.
NCR 카운터(40)의 카운트 값과 NCR 레지스터(50)에 저장된 값의 차이가 50 이하인 경우 오류 검출기(62)는 차이 계산기(63)의 차이값을 NCR 필터(61)로 출력한다.
도 3에 본 발명에 의한 NCR 필터의 구성을 나타내는 블록도가 도시된다.
본 발명에 의한 NCR 필터(61)는 상기 NCR 추출기(30)로부터 입력되는 플래그 신호의 입력시마다 상기 오류 검출기(62)로부터 차이값을 입력받는 제1단 저장장치(M1)와; 상기 플래그 신호의 입력시마다 상기 제1단 저장장치(M1)로부터 차이값을 입력받는 제2단 저장장치(M2)와; 상기 플래그 신호의 입력시마다 전단 저장장치(M-(n-1))로부터 차이값을 입력받는 제 n번째의 제n단 저장장치(Mn)와; 상기 n단의 저장장치(M1, M2, ...Mn)에 저장된 각 차이값을 모두 합산하는 합산기(71)와; 상기 합산기(71)에서 출력되는 차이값의 합산값을 상기 n단의 저장장치의 수에 해당하는 n으로 나누는 나눗셈 연산기(72)로 구성된다.
도 4에 본 발명에 의한 NCR 필터를 4단 D플립플롭으로 구성한 실시예가 도시된다.
본 발명에 의해 4단 D플립플롭으로 구성한 NCR 필터(100)는 상기 NCR 추출기(30)로부터 입력되는 플래그 신호의 입력시마다 상기 오류 검출기(62)로부터 차이값을 입력받는 제1단 D플립플롭(81)과; 상기 플래그 신호의 입력시마다 상기 제1 단 저장장치(M1)로부터 차이값을 입력받는 제2단 D플립플롭(81)과; 상기 플래그 신호의 입력시마다 제 2단 D플립플롭(82)으로부터 차이값을 입력받는 제 3번째의 제3단 D플립플롭(83)과; 상기 플래그 신호의 입력시마다 제 3단 D플립플롭(83)으로부터 차이값을 입력받는 제 4번째의 제4단 D플립플롭(84)과; 상기 4단의 D플립플롭(81, 82, 83, 84)에 저장된 각 차이값을 모두 합산하는 합산기(71)와; 상기 합산기(71)에서 출력되는 차이값의 합산값을 상기 4단의 D플립플롭(81, 82, 83, 84)의 수에 해당하는 4로 나누는 나눗셈 연산기(72)로 구성된다.
본 발명에 의해 4단 D플립플롭으로 구성한 NCR 필터(100)는 NCR 추출기(30)에서 플래그신호가 입력되면 제1단 D플립플롭(81)은 오류검출기(62)로부터 NCR 카운터(40)와 NCR 레지스터(50)의 차이값을 입력받아 저장한다. 여기서 NCR 카운터(40)와 NCR 레지스터(50)의 차이값은 상기 차이 계산기(63)에서 산출되어 출력되는 값이다.
상기 첫번째 플래그신호가 입력된 시점부터 일정시간(예를 들면, 100ms) 후 NCR 추출기(30)에서 2번째 플래그신호가 입력되면 제1단 D플립플롭(81)은 앞서와 마찬가지로 오류검출기(62)로부터 NCR 카운터(40)와 NCR 레지스터(50)의 차이값을 입력받아 저장하고, 첫번째 플래그 신호가 입력될 때 저장한 차이값은 제2단 D플립플롭(82)으로 출력한다. 제2단 D플립플롭(82)은 2번째 플래그 신호가 입력될 때 제1단 D플립플롭(81)으로부터 첫번째 플래그 신호가 입력될 때의 차이값을 저장한다.
3번째 플래그신호가 입력되면 제1단 D플립플롭(81)은 앞서와 마찬가지로 오 류검출기(62)로부터 NCR 카운터(40)와 NCR 레지스터(50)의 3번째 차이값을 입력받아 저장하고, 2번째 플래그 신호가 입력될 때 저장한 차이값은 제2단 D플립플롭(82)으로 출력한다.
제2단 D플립플롭(82)은 3번째 플래그 신호가 입력될 때 제1단 D플립플롭(81)으로부터 2번째 차이값을 입력받아 저장하고, 첫번째 플래그 신호가 입력될 때 저장했던 차이값을 제 3단 D플립플롭(83)으로 출력한다.
제3단 D플립플롭(83)은 3번째 플래그 신호가 입력될 때 제2단 D플립플롭(82)으로부터 첫번째 차이값을 입력받아 저장한다.
4번째 플래그신호가 입력되면 제1단 D플립플롭(81)은 앞서와 마찬가지로 오류검출기(62)로부터 NCR 카운터(40)와 NCR 레지스터(50)의 4번째 차이값을 입력받아 저장하고, 3번째 플래그 신호가 입력될 때 저장한 차이값은 제2단 D플립플롭(82)으로 출력한다.
제2단 D플립플롭(82)은 4번째 플래그 신호가 입력될 때 제1단 D플립플롭(81)으로부터 3번째 차이값을 입력받아 저장하고, 2번째 플래그 신호가 입력될 때 저장했던 차이값을 제 3단 D플립플롭(83)으로 출력한다.
제3단 D플립플롭(83)은 4번째 플래그 신호가 입력될 때 제2단 D플립플롭(82)으로부터 2번째 차이값을 입력받아 저장하고, 3번째 플래그 신호가 입력될 때 저장한 차이값을 제 4단 D플립플롭(84)으로 출력한다..
제4단 D플립플롭(84)은 4번째 플래그 신호가 입력될 때 제3단 D플립플롭(83) 으로부터 첫번째 차이값을 입력받아 저장한다.
5번째 플래그 신호가 입력될 때 각 단에 저장되어 있던 차이값들이 출력되어 합산기(71)에서 합산된다. 즉, 5번째 플래그 신호가 입력될 때 제1단 D플립플롭(81)은 4번째 차이값을 출력하고, 제2단 D플립플롭(82)은 3번째 차이값을 출력하고, 제 3단 D플립플롭(83)은 2번째 차이값을 출력하고, 제4단 D플립플롭(84)은 첫번째 차이값을 합산기(71)로 출력한다.
합산기(71)는 제1단 부터 제4단까지 D플립플롭(81-84)의 출력을 합산하여 나눗셈연산기(72)로 출력하고, 나눗셈 연산기(72)는 상기 합산된 차이값을 4로 나누어 그 결과값을 펄스폭 변조기(70)로 출력한다.
제1단부터 제4단까지 D플립플롭(81-84)이 출력하는 차이값들은 100㎳마다 NCR 카운터(40)가 카운트한 값들과 NCR 레지스터(50)에 저장되는 NCR 값들의 차이값들이며 이 값들을 합산기(71)로 합산하여 나눗셈연산기(72)로 상기 단수로 나누어서 이동평균값을 산출한다.
여기서 저장장치의 단수 N을 증가시키면 1/N ㎐의 분해능을 갖는 펄스신호를 발생시킬 수 있고, 이렇게 산출된 이동평균값은 1㎐ 이하의 분해능을 갖기 때문에 펄스폭 변조기(70)에 입력되어 펄스폭이 적은 펄스폭 변조신호로 출력되고, 저역통과 필터에서 고주파 잡음을 제거하여 낮은 전압으로 변환된 후, 전압가변 발진기(90)에 인가한다.
전압가변 발진기(90)는 낮은 전압을 입력받으므로 이전에 발생된 기준주파수와 차이가 적은 주파로 발진하여 기준주파수를 출력한다. 따라서, 주파수 체배기에 인가된 기준주파수는 앞서의 기준 주파수와 오차가 1㎐ 이하의 분해능을 가지므로 패킷 오류가 발생하지 않도록 할 수 있다.
도 1은 종래의 일반적인 위성단말기의 네트워크 클럭 복원 장치의 구성예시도,
도 2는 본 발명에 의한 위성통신 단말 동기클럭 보정장치의 구성을 나타내는 블록도,
도 3은 본 발명에 의한 NCR 필터의 구성을 나타내는 블록도,
도 4는 본 발명에 의한 NCR 필터를 4단 D플립플롭으로 구성한 실시예이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 복조기 20: 역다중화기
30: NCR 추출기 40: NCR 카운터
50: NCR 레지스터 60: NCR 차이 보정기
61: 차이계산기 62: 오류 검출기
63: NCR 필터 70: 펄스폭 변조기
80: 저역통과 필터 90: 전압가변 발진기

Claims (4)

  1. 인공위성으로 부터 수신되는 네트워크 클럭 복원(NCR) 패킷과 일반 데이터 패킷이 합성된 신호를 입력받는 복조기(10)와;
    상기 복조기(10)에서 네트워크 클럭복원(NCR)패킷과 일반 데이터 패킷이 합성된 신호를 입력받아 네트워크 클럭복원(NCR) 패킷을 분리하는 역다중화기(20)와;
    상기 역다중화기(20)에서 NCR 패킷을 입력받아 NCR 신호를 분리하여 출력하는 NCR 추출기(30)와;
    상기 NCR 추출기(30)에서 NCR 신호를 입력받아 카운팅하는 NCR 카운터(40)와;
    상기 NCR 추출기(30)에서 NCR 신호를 입력받아 저장하는 NCR 레지스터(50)와;
    상기 NCR 카운터(40)와 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 산출하여 그 차이가 일정값 이상이면 NCR 카운터(40)와 NCR 레지스터(50)를 클리어 하여 NCR 차이를 보정하는 NCR 차이 보정기(60)와;
    상기 NCR 차이 보정기(60)에서 출력되는 NCR 차이 보정신호에 따라 펄스폭 변조신호를 출력하는 펄스폭 변조기(70)와;
    상기 펄스폭 변조기(70)에서 출력되는 펄스폭 변조신호를 직류전압으로 변환하는 저역통과필터(80)와;
    상기 저역통과필터(80)에서 출력되는 직류전압에 따라 발진 주파수가 가변하 고 그 가변하는 발진 주파수 신호를 주파수 체배기와 상기 NCR 카운터(40)에 제공하는 전압가변 발진기(90)로 구성되는 것을 특징으로 하는 위성통신 단말 동기클럭 보정장치.
  2. 제1항에 있어서, 상기 NCR 차이 보정기(60)는 NCR 카운터(40)와 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 산출하는 차이 계산기(63)와;
    상기 차이 계산기(63)로부터 NCR 카운터(40)와 NCR 레지스터(50)에 저장된 NCR 신호의 차이를 입력받아 그 차이값이 20 클럭 이상인지를 비교하여 이상인 경우 상기 NCR 카운터(40)와 NCR 레지스터(50)를 클리어시키고, 상기 차이값이 20 클럭 이하인 경우 상기 차이값을 출력하는 오류검출기(62)와;
    상기 오류검출기(62)에서 출력되는 차이값을 각 클럭의 입력시마다 다수의 단으로 각 단의 저장장치에 저장하고 각 단의 차이값을 합산하여 상기 저장장치의 단수로 나누어 출력하는 NCR 필터(61)로 구성되는 것을 특징으로 하는 위성통신 단말 동기클럭 보정장치.
  3. 제2항에 있어서, 상기 NCR 필터(61)는 상기 전압가변 발진기(90)로부터 입력되는 클럭의 입력시마다 상기 오류 검출기(62)로부터 차이값을 입력받는 제1단 저장장치(M1)와; 상기 클럭의 입력시마다 상기 제1단 저장장치(M1)로부터 차이값을 입력받는 제2단 저장장치(M2)와; 상기 클럭의 입력시마다 전단 저장장치(M-(n-1))로부터 차이값을 입력받는 제 n번째의 제n단 저장장치(Mn)와; 상기 n단의 저장장 치(M1, M2, ...Mn)에 저장된 각 차이값을 모두 합산하는 합산기(71)와; 상기 합산기(71)에서 출력되는 차이값의 합산값을 상기 n단의 저장장치의 수에 해당하는 n으로 나누는 나눗셈 연산기(72)로 구성되는 것을 특징으로 하는 위성통신 단말 동기클럭 보정장치.
  4. 제3항에 있어서, 상기 저장장치(M1, M2, ...Mn)는 D플립플롭으로 구성되는 것을 특징으로 하는 위성통신 단말 동기클럭 보정장치.
KR1020080049231A 2008-05-27 2008-05-27 위성통신 단말 동기클럭 보정장치 KR100959324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080049231A KR100959324B1 (ko) 2008-05-27 2008-05-27 위성통신 단말 동기클럭 보정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049231A KR100959324B1 (ko) 2008-05-27 2008-05-27 위성통신 단말 동기클럭 보정장치

Publications (2)

Publication Number Publication Date
KR20090123254A true KR20090123254A (ko) 2009-12-02
KR100959324B1 KR100959324B1 (ko) 2010-05-20

Family

ID=41685515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049231A KR100959324B1 (ko) 2008-05-27 2008-05-27 위성통신 단말 동기클럭 보정장치

Country Status (1)

Country Link
KR (1) KR100959324B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364171B1 (ko) * 2012-04-12 2014-02-20 삼성탈레스 주식회사 무선 전송 시스템에서 단말의 클럭 복원 장치 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2091962A1 (en) 1992-03-31 1993-10-01 Mark L. Witsaman Clock synchronization system
KR19990058820A (ko) * 1997-12-30 1999-07-26 윤종용 클럭 다중화 장치 및 방법, 기준 클럭 선택 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364171B1 (ko) * 2012-04-12 2014-02-20 삼성탈레스 주식회사 무선 전송 시스템에서 단말의 클럭 복원 장치 및 방법

Also Published As

Publication number Publication date
KR100959324B1 (ko) 2010-05-20

Similar Documents

Publication Publication Date Title
EP3301835B1 (en) Apparatus and methods for asynchronous clock mapping
US8532241B2 (en) Time synchronization apparatus based on parallel processing
US7457979B2 (en) Synchronous follow-up apparatus and synchronous follow-up method
EP2555449A1 (en) Method and system for frequency synchronization
CN110445568B (zh) 一种时钟传输方法及相关设备
CN103563287A (zh) 同步设备和同步方法
CN107454510B (zh) 蓝牙对箱的音频同步播放方法、系统
US20140362960A1 (en) Receiver, method of calculating time difference, and program
US5708684A (en) Radio equipment
US20130039369A1 (en) Data transmission involving multiplexing and demultiplexing of embedded clock signals
KR20010007473A (ko) 비트동기회로
US7680418B2 (en) Multi-rate clock signal extracting method and multi-rate clock signal extracting device
KR100959324B1 (ko) 위성통신 단말 동기클럭 보정장치
US8588355B2 (en) Timing recovery controller and operation method thereof
JPH09149016A (ja) 位相制御ループ方式
EP1478119B1 (en) Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
EP0662271A1 (en) Apparatus and method for producing periodic synchronization references forming a synchronization signal
EP1914915A1 (en) Reference Clock Recovery Apparatus and Method
CN111092714B (zh) 一种高速信号时钟恢复方法及装置
EP4102765A1 (en) Time synchronization device, time synchronization system, and time synchronization method
US9742553B2 (en) Transmission apparatus and plug-in unit
JPH0936833A (ja) 多重化端局装置
JP2710525B2 (ja) ジッタ抑制回路
CN109302275B (zh) 数据的输出方法及装置
US20100323648A1 (en) Demodulation device, reception device, and demodulation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee