JPH0936833A

JPH0936833A - 多重化端局装置

Info

Publication number: JPH0936833A
Application number: JP7186028A
Authority: JP
Inventors: Shinji Matsuoka; 伸治松岡; Yoshihiko Uematsu; 芳彦植松; Kazuyuki Matsumura; 和之松村
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1995-07-21
Filing date: 1995-07-21
Publication date: 1997-02-07
Anticipated expiration: 2015-07-21
Also published as: JP3335805B2

Abstract

(57)【要約】【課題】単一システム構成により大容量伝送を可能と
する。【解決手段】送信側で伝送路フレーム構成後のｋ並列
電気信号をそれぞれ異なる波長のｋ並列光信号に変換
し、波長多重して光ファイバ伝送に送出する。受信側で
は、各波長ごとに分波して電気信号に変換し、ｋ並列電
気信号をそれぞれ識別再生して伝送路フレーム終端処理
を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光伝送システムに
おいて、大容量伝送のための並列伝送を行う多重化端局
装置に関する。

【０００２】

【従来の技術】光伝送システムでは、図２２に示すよう
に多重化機能をもつ端局装置、すなわち多重化端局装置
２を用いた大容量伝送により、端局装置間の伝送コスト
の削減を図っている。図２３は、従来の多重化端局装置
２の構成例を示す。

【０００３】図２３(1) において、送信側では、多重回
路１１で局内からの複数の局内チャネルを電気的に多重
化し、伝送路フレーム構成回路１２で伝送路フレーム処
理を行い、電気／光変換回路１３で光信号に変換して光
ファイバ伝送路１に送出する。受信側では、光／電気変
換回路２４，識別再生回路２３，伝送路フレーム終端回
路２２および多重分離回路２１を介して局内チャネルへ
の分離を行う。

【０００４】また、最近では多重化速度の上昇や伝送路
フレーム処理の複雑化により、図２３(2) に示すよう
に、多重回路１１および多重分離回路２１を多段に構成
し、途中の速度で伝送路フレーム処理を行う構成がとら
れている。さらに大容量化を図るためには、多重化端局
装置を構成する各回路の高速化が必要となる。しかし、
多重化端局装置を構成する各回路の高速化が容易でない
場合には、図２３に示すように、所定の多重数単位に１
つのシステムを構成し、各システムにそれぞれ異なる波
長を割り当て、１本の光ファイバ伝送路で波長多重して
伝送する複数システム伝送方式が考えられている。

【０００５】

【発明が解決しようとする課題】波長多重技術を用いた
複数システム伝送方式では、複数のシステムが１つの光
ファイバ伝送路を共有することになるので安価に構成す
ることができる。しかし、各システムが独立した構成と
なるので、各システム対応に多重回路、伝送路フレーム
構成回路、伝送路フレーム終端回路、多重分離回路等が
必要となり、さらに監視・制御回路等もシステム対応に
必要となる。また、１伝送区間の監視を複数のフレーム
終端結果をもとに行うために、１伝送区間の状態を各シ
ステム間の監視情報をもとに判断する機能が必要とな
る。

【０００６】本発明は、従来の単一システムで、かつ大
容量伝送を可能とする多重化端局装置を提供することを
目的とする。

【０００７】

【課題を解決するための手段】本発明の多重化端局装置
は、送信側で伝送路フレーム構成後のｋ並列電気信号を
それぞれ異なる波長のｋ並列光信号に変換し、波長多重
して光ファイバ伝送に送出する。受信側では、各波長ご
とに分波して電気信号に変換し、ｋ並列電気信号をそれ
ぞれ識別再生して伝送路フレーム終端処理を行う。この
ような構成により、多重化速度の１／ｋの処理速度で単
一システムが実現できる。

【０００８】また、送信側から信号系列とは別にクロッ
クを波長多重して伝送し、受信側で受信したクロック光
信号から抽出されたクロックを抽出して受信側のディジ
タル信号処理に供する。

【０００９】

【発明の実施の形態】図１は、請求項１の多重化端局装
置の実施形態を示す。図において、多重回路１１は、局
内からのＮチャネルの信号ch１〜chＮを多重化し、ｋ並
列の信号dsi₁〜dsi_kを出力する。伝送路フレーム構成回
路１２は、多重化途中のｋ並列の信号dsi₁〜dsi_kに対し
て伝送路フレームを構成し、ｋ並列電気信号dso₁〜dso_k
を出力する。電気／光変換回路（Ｅ／Ｏ）１３−１〜１
３−ｋは、ｋ並列電気信号dso₁〜dso_kをそれぞれ異なる
波長のｋ並列光信号deo₁〜deo_kに変換する。光合波器１
４は、ｋ並列光信号deo₁〜deo_kを合波して光ファイバ伝
送路１に送出する。

【００１０】光分波器２５は、光ファイバ伝送路１から
受信した波長多重光信号を各波長のｋ並列光信号doe₁〜
doe_kに分波する。光／電気変換回路（Ｏ／Ｅ）２４−１
〜２４−ｋは、分波された各波長のｋ並列光信号doe₁〜
doe_kをそれぞれｋ並列電気信号dci₁〜dci_kに変換する。
識別再生回路２３−１〜２３−ｋは、ｋ並列電気信号dc
i₁〜dci_kをそれぞれ識別再生する。伝送路フレーム終端
回路２２は、識別再生されたｋ並列電気信号dco₁〜dco_k
の伝送路フレーム終端処理を行い、ｋ並列の信号dro₁〜
dro_kを出力する。多重分離回路２１は、ｋ並列の信号dr
o₁〜dro_kをＮチャネルの信号ch１〜chＮに多重分離す
る。

【００１１】このような構成により、高速電気回路を用
いた単一システムに比べて、１／ｋの処理速度で伝送容
量が同一の多重化端局装置を実現できる。また、伝送路
フレームが１種類であることから、従来の単一システム
と同様の監視および制御が可能となる。図２は、請求項
２の多重化端局装置の実施形態を示す。

【００１２】本装置は、図１の構成に加えて、送信側に
伝送路フレーム構成等のディジタル処理を行うクロック
di_ckを、ｋ並列光信号deo₁〜deo_kとは異なる波長のクロ
ック光信号deo_ck に変換する電気／光変換回路（Ｅ／
Ｏ）１３−(k+1) を備える。光合波器１４は、ｋ並列光
信号deo₁〜deo_kとクロック光信号deo_ck を合波して光フ
ァイバ伝送路１に送出する。受信側の光分波器２５は、
光ファイバ伝送路１から受信した波長多重光信号を各波
長のｋ並列光信号doe₁〜doe_kおよびクロック光信号doe
_ck に分波する。光／電気変換回路（Ｏ／Ｅ）２４−(k+
1) は、クロック光信号doe_ck をクロック電気信号do_ck
に変換し、クロック抽出回路２６は、クロック電気信号
do_ckからクロックdex_ck を抽出し、受信側のディジタル
信号処理に供する。

【００１３】一般に伝送距離が長距離化すると、高い受
信感度が要求される。受信感度を向上させるにはクロッ
クジッタの低減が有効である。クロックジッタは、雑音
などにより生じるランダム性ジッタと、信号系列からク
ロックを抽出する際に符号パターンに起因して生じるパ
ターンジッタ（システマチックジッタ）が主な発生要因
である。請求項２の多重化端局装置では、クロックを信
号系列とは別に波長多重して伝送し、受信側では信号系
列からクロックを抽出するのではなく、受信したクロッ
ク光信号から抽出されたクロックを用いることにより、
パターンジッタが低減される。これにより、伝送距離の
長距離化が可能となる。

【００１４】図３は、請求項３，４の多重化端局装置の
実施形態を示す。ここでは、図１に示す請求項１の多重
化端局装置の一部を示すが、図２に示す請求項２の多重
化端局装置においても同様である。送信側では、ｋ並列
光信号deo₁〜deo_kの波長をデータ系列（dso₁〜dso_k）の
順で等間隔に設定する。チャネル１の光信号の波長をλ
₁、隣接するチャネル間の波長間隔をΔλとすると、チ
ャネルｎ（１≦ｎ≦ｋ）の光信号deo_nの波長λ_nはλ₁
＋(ｎ−１)Δλ となる。

【００１５】このようなｋ並列光信号deo₁〜deo_kを波長
多重して光ファイバ伝送路１を伝送させると、光ファイ
バ伝送路１の波長分散特性により受信側では波長に応じ
て相対遅延が生じる。受信側の光分波器２５と光／電気
変換回路２４−１〜２４−ｋとの間に挿入される遅延手
段２７−１〜２７−ｋは、このようなｋ並列光信号間の
相対時間遅延差を補正する遅延を与える。隣接するチャ
ネル間の相対遅延量をΔdtとすると、チャネルｎの遅延
量τ_nは（ｎ−１）Δdtとなる。

【００１６】なお、図３では、光分波器２５と光／電気
変換回路２４−１〜２４−ｋとの間に遅延手段２７−１
〜２７−ｋを挿入しているが、光／電気変換回路２４−
１〜２４−ｋと識別再生回路２３−１〜２３−ｋとの間
で電気信号に対して遅延させる構成でもよい。また、送
信側でｋ並列光信号deo₁〜deo_kの波長をデータ系列の順
で等間隔に設定することにより、受信側における遅延補
正を容易に行うことがてきる特徴がある。

【００１７】図４は、請求項５の多重化端局装置の実施
形態を示す。ここでは、図２に示す請求項２の多重化端
局装置の一部を示すが、図１に示す請求項１の多重化端
局装置においても同様である。上述したように、ｋ並列
光信号deo₁〜deo_kを波長多重して光ファイバ伝送路１を
伝送させると、光ファイバ伝送路１の波長分散特性によ
り受信側では波長に応じて相対遅延が生じる。受信側で
は、光／電気変換回路２４−１〜２４−ｋから出力され
るｋ並列電気信号dci₁〜dci_kをそのまま識別再生する
と、相対的なビット位相ずれが生じる。識別再生回路２
３−１〜２３−ｋと伝送路フレーム終端回路２２との間
に挿入されるチャネル間ビット位相制御回路２８は、識
別再生されたｋ並列電気信号dco₁〜dco_kの内容から並列
信号間のビット位相差を検出し、そのビット位相差に応
じてディジタル処理によりｋ並列電気信号dco₁〜dco_kの
ビット位相ずれを補正する。

【００１８】このような構成では、図３に示す固定的な
遅延手段と異なり、ｋ並列光信号の波長が変更になった
場合でも、また伝送距離が変更になった場合でも遅延補
正を容易に行うことができる。また、請求項６の多重化
端局装置では、光ファイバ伝送路へ送出するクロック光
信号として正弦波を用いることにより、受信側でクロッ
クを抽出する際のクロック周波数に応じたスペクトル成
分の電力をより大きなものにすることができる。

【００１９】図５は、請求項７の多重化端局装置の実施
形態を示す。ここでは、図１に示す多重化端局装置に対
応する受信側の構成の一部を示す。図において、クロッ
ク抽出回路３１−１〜３１−ｋは、ｋ並列電気信号dci₁
〜dci_kからそれぞれクロック成分を抽出し、抽出クロッ
クck₁〜ck_kを出力する。識別器３２−１〜３２−ｋ
は、ｋ並列電気信号dci₁〜dci_kをそれぞれ抽出クロック
ck₁〜ck_kで識別再生する。クロック乗換回路３３−１
〜３３−ｋは、それぞれの自己抽出クロックに同期した
ｋ並列電気信号を基準チャネルの信号系列から抽出した
クロック（ここではck₁）に同期した信号に乗せ換え
る。これにより、ジッタ等による変動を吸収することが
でき、かつチャネル相互間のクロック相対変動を吸収す
ることができる。

【００２０】図６は、請求項８の多重化端局装置の実施
形態を示す。ここでは、図２に示す多重化端局装置に対
応する受信側の構成の一部を示す。図において、クロッ
ク抽出回路３１−１〜３１−ｋは、ｋ並列電気信号dci₁
〜dci_kからそれぞれクロック成分を抽出し、抽出クロッ
クck₁〜ck_kを出力する。識別器３２−１〜３２−ｋ
は、ｋ並列電気信号dci₁〜dci_kをそれぞれ抽出クロック
ck₁〜ck_kで識別再生する。クロック乗換回路３３−１
〜３３−ｋは、それぞれの自己抽出クロックに同期した
ｋ並列電気信号をクロック光信号doe_ck から抽出したク
ロックdex_ck に同期した信号に乗せ換える。これによ
り、多重化端局装置を図５の構成よりさらに精度のよい
クロックで動作させることができる。

【００２１】図７は、請求項９の多重化端局装置の実施
形態を示す。ここでは、図２に示す多重化端局装置に対
応する受信側の構成の一部を示す。図において、可変遅
延回路３４−１〜３４−ｋは、ｋ並列電気信号dci₁〜dc
i_kにそれぞれ所定の遅延を与えて識別器３２−１〜３２
−ｋに送出する。位相比較回路３５−１〜３５−ｋは、
可変遅延回路３４−１〜３４−ｋから出力された並列電
気信号の位相と、クロック光信号doe_ck から抽出したク
ロックdex_ck の位相とを比較し、それぞれの位相差が一
致するように可変遅延回路３４−１〜３４−ｋの遅延量
を設定する。これにより、パターンジッタをなくし、か
つ最適な識別点で識別することができるので、受信感度
を向上させて伝送距離の長距離化を図ることができる。

【００２２】図８は、請求項１０の多重化端局装置の実
施形態を示す。ここでは、図２に示す多重化端局装置に
対応する受信側の構成の一部を示す。図において、可変
遅延回路３４−１〜３４−ｋは、ｋ並列電気信号dci₁〜
dci_kにそれぞれ所定の遅延を与えて識別器３２−１〜３
２−ｋに送出する。位相比較回路３５−１〜３５−ｋ
は、可変遅延回路３４−１〜３４−ｋから出力された並
列電気信号の位相と、クロック光信号doe_ck から抽出し
たクロックdex_ck の位相とを比較し、位相差ｐ₁〜ｐ_k
を出力する。マーク率検出回路３６−１〜３６−ｋは、
可変遅延回路３４−１〜３４−ｋから出力された並列電
気信号のマーク率ｍ₁〜ｍ_kを検出して出力する。制御
回路３７−１〜３７−ｋは、位相差ｐ₁〜ｐ_kとマーク
率ｍ₁〜ｍ_kをもとに可変遅延回路３４−１〜３４−ｋ
の遅延量を設定する。

【００２３】これにより、マーク率が変動するような信
号系列を受信した場合でもパターンジッタをなくするこ
とができ、かつ最適な識別点で識別することができるの
で、受信感度を向上させて伝送距離の長距離化を図るこ
とができる。

【００２４】

【実施例】

（第１実施例）図９は、本発明の多重化端局装置の第１
実施例の構成を示す。図において、多重回路１１は、局
内からのＮチャネルの信号ch１〜chＮを多重化し、ｋ並
列の信号dsi₁〜dsi_kを出力する。伝送路フレーム構成回
路１２は、多重化途中のｋ並列の信号dsi₁〜dsi_kに対し
て伝送路フレームを構成し、ｋ並列電気信号dso₁〜dso_k
を出力する。電気／光変換回路（Ｅ／Ｏ）１３−１〜１
３−ｋは、ｋ並列電気信号dso₁〜dso_kをそれぞれ異なる
波長のｋ並列光信号deo₁〜deo_kに変換する。ここで、チ
ャネル１の光信号の波長をλ₁、隣接するチャネル間の
波長間隔をΔλとすると、チャネルｎ（１≦ｎ≦ｋ）の
光信号deo_nの波長λ_nは、λ₁＋(ｎ−１)Δλ となる。
光合波器１４は、ｋ並列光信号deo₁〜deo_kを合波して光
ファイバ伝送路１に送出する。

【００２５】光分波器２５は、光ファイバ伝送路１から
受信した波長多重光信号を各波長のｋ並列光信号doe₁〜
doe_kに分波する。遅延手段２７−１〜２７−ｋは、光フ
ァイバ伝送路１の波長分散特性により生じる相対時間遅
延差分をチャネル１を基準として遅延させる。隣接する
チャネル間の相対遅延量をΔdtとすると、チャネルｎの
遅延量τ_nは（ｋ−１）Δdtとなる。光／電気変換回路
（Ｏ／Ｅ）２４−１〜２４−ｋは、遅延調整された各波
長のｋ並列光信号doe₁〜doe_kをそれぞれｋ並列電気信号
dci₁〜dci_kに変換する。

【００２６】クロック抽出回路３１−１〜３１−ｋは、
ｋ並列電気信号dci₁〜dci_kからそれぞれクロック成分を
抽出し、抽出クロックck₁〜ck_kを出力する。識別器３
２−１〜３２−ｋは、ｋ並列電気信号dci₁〜dci_kをそれ
ぞれ抽出クロックck₁〜ck_kで識別する。クロック乗換
回路３３−１〜３３−ｋは、それぞれの自己抽出クロッ
クに同期したｋ並列電気信号をチャネル１の抽出クロッ
クck₁に同期した信号に乗せ換える。

【００２７】伝送路フレーム終端回路２２は、クロック
乗換回路３３−１〜３３−ｋから出力されるｋ並列電気
信号dco₁〜dco_kを入力し、チャネル１の抽出クロックck
₁によって伝送路フレームに対するフレーム同期および
その他のフレーム終端処理を行い、ｋ並列の信号dro₁〜
dro_kを出力する。多重分離回路２１は、ｋ並列の信号dr
o₁〜dro_kをＮチャネルの信号ch１〜chＮに多重分離す
る。

【００２８】このように、１種類の伝送路フレームをｋ
並列電気信号dso₁〜dso_kで構成し、それぞれ異なる波長
のｋ並列光信号deo₁〜deo_kに変換して波長多重伝送する
ことにより、高速電気回路を必要とせず、かつ単一シス
テムとしての監視／制御が可能な多重化端局装置を構成
することができる。また、分波後の光信号に対して、波
長分散により生じる相対時間遅延差分を遅延させている
ので、波長分散の影響を取り除くことができる。なお、
本実施例では、光信号に対して遅延を与える構成になっ
ているが、光／電気変換後の電気信号を相対時間遅延さ
せる構成でもよい。

【００２９】また、ｋ並列電気信号dci₁〜dci_kを自己抽
出クロックで識別再生後に、自己抽出クロックに同期し
た信号から基準チャネルの抽出クロックに同期した信号
に乗り換えることにより、ジッタ等による変動を吸収す
ることができ、かつチャネル相互間のクロック相対変動
を吸収することができる。なお、本実施例では、基準チ
ャネルをチャネル１としているが、他のチャネルを基準
チャネルとしてもよい。

【００３０】（第２実施例）図１０は、本発明の多重化
端局装置の第２実施例の構成を示す。本実施例では、第
１実施例がｋ並列光信号deo₁〜deo_kのみを波長多重伝送
しているのに対して、信号処理用のクロックも電気／光
変換し、クロック光信号として波長多重伝送する。

【００３１】図において、電気／光変換回路（Ｅ／Ｏ）
１３−(k+1) は、クロックdi_ckをｋ並列光信号deo₁〜de
o_kとは異なる波長のクロック光信号deo_ck に変換する。
光合波器１４は、ｋ並列光信号deo₁〜deo_kとクロック光
信号deo_ck を合波して光ファイバ伝送路１に送出する。
光分波器２５は、光ファイバ伝送路１から受信した波長
多重光信号を各波長のｋ並列光信号doe₁〜doe_kおよびク
ロック光信号doe_ck に分波する。光／電気変換回路（Ｏ
／Ｅ）２４−(k+1) は、クロック光信号doe_ckをクロッ
ク電気信号do_ckに変換する。クロック抽出回路２６は、
クロック電気信号do_ckからクロックdex_ck を抽出し、ク
ロック乗換回路３３−１〜３３−ｋに乗り換えクロック
として供給する。これにより、第１実施例の利点に加え
て、受信側の信号処理をより精度の高いクロックで動作
させることができる。

【００３２】（第３実施例）図１１は、本発明の多重化
端局装置の第３実施例の構成を示す。本実施例では、第
２実施例が光ファイバ伝送路１の波長分散により生じる
相対時間遅延差分を識別再生前の各並列信号を遅延させ
て補正しているのに対して、識別再生してクロック乗り
換え後の並列信号をもとにチャネル間の相対的なビット
位相ずれを検出して補正する。なお、送信側の構成は第
２実施例と同様であるので省略する。

【００３３】図において、クロック乗換回路３３−１〜
３３−ｋと伝送路フレーム終端回路２２との間にチャネ
ル間ビット位相制御回路２８を挿入する。チャネル間ビ
ット位相制御回路２８は、クロック乗り換え後のｋ並列
電気信号dco₁〜dco_kの内容から特徴的なパターン（例え
ばフレーム同期パターン）をビットずれに対応した数種
類の照合パターンで検出し、合致した照合パターンによ
り並列信号間のビット位相差を検出する。そして、その
ビット位相差に応じてディジタル処理によりｋ並列電気
信号dco₁〜dco_kのビット位相ずれを補正する。これによ
り、ｋ並列光信号の波長の変更、伝送距離の変更によっ
て波長分散の影響が変わった場合でも、チャネル間のビ
ット位相ずれを自動的に補正することができる。

【００３４】（第４実施例−ＲＺ符号に適用）図１２
は、本発明の多重化端局装置の第４実施例の構成を示
す。本実施例では、第３実施例が各並列信号を自己抽出
クロックで識別再生し、クロック光信号から抽出したク
ロックに乗り換えを行っているのに対して、クロック光
信号から抽出したクロックの位相と識別再生前の各並列
信号の位相とを比較し、その位相差分を可変遅延回路で
補正する。なお、送信側の構成は第２実施例と同様であ
るので省略する。

【００３５】図において、可変遅延回路３４−１〜３４
−ｋは、ｋ並列電気信号dci₁〜dci_kにそれぞれ所定の遅
延を与えたｋ並列電気信号ddo₁〜ddo_kを識別器３２−１
〜３２−ｋに送出する。位相比較回路３５−１〜３５−
ｋは、ｋ並列電気信号ddo₁〜ddo_kの位相とクロックdex
_ck の位相とを比較し、その位相差に応じた制御信号を
可変遅延回路３４−１〜３４−ｋに送出する。

【００３６】いま、位相比較回路３５−ｎ（１≦ｎ≦
ｋ）がアンド回路（ＡＮＤ）とローパスフィルタ（ＬＰ
Ｆ）で構成され、図１２(2) のタイミングチャートに示
すように信号ddo_nをＲＺ符号とする。信号ddo_nとクロッ
クdex_ck の位相差は、アンド回路の出力として検出され
る。このアンド回路の出力信号系列をローパスフィルタ
で電力として検出し、この電力値を一定の値に保つよう
に可変遅延回路３４−ｎの遅延量を制御すれば、識別器
３２−ｎに入力される信号ddo_nの位相と、識別のための
クロックdex_ck の位相を常に一定に保つことができる。

【００３７】これにより、識別器３２−１〜３２−ｋで
は、可変遅延回路３４−１〜３４−ｋを介して最適な識
別位相となったｋ並列電気信号ddo₁〜ddo_kについて、各
並列信号共通のクロックdex_ck で識別再生することがで
きる。すなわち、各チャネルにそれぞれクロック抽出回
路およびクロック乗換回路をもつ必要がなく、簡単な構
成で実現することができる。また、識別再生を行う際
に、信号系列から抽出したクロックを用いずに、クロッ
ク光信号から抽出したクロックを用いるので、符号パタ
ーンに起因して生じるパターンジッタ（システマチック
ジッタ）を取り除くことができ、受信感度を向上させて
伝送距離の長距離化を図ることができる。

【００３８】（第５実施例−ＮＲＺ符号に適用）図１３
は、本発明の多重化端局装置の第５実施例の構成を示
す。本実施例では、第４実施例がクロック光信号から抽
出したクロックの位相と識別再生前の各並列信号の位相
とを比較し、その位相差分を識別再生回路前に配置した
可変遅延回路で補正するのに対して、クロック光信号か
ら抽出したクロックで識別再生した後の各並列信号の位
相と識別再生前の各並列信号の位相とを比較し、その位
相差分を識別再生回路前に配置した可変遅延回路で補正
する。なお、送信側の構成は第２実施例と同様であるの
で省略する。

【００３９】図において、可変遅延回路３４−１〜３４
−ｋは、ｋ並列電気信号dci₁〜dci_kにそれぞれ所定の遅
延を与えたｋ並列電気信号ddo₁〜ddo_kを識別器３２−１
〜３２−ｋに送出する。位相比較回路３８−１〜３８−
ｋは、可変遅延回路３４−１〜３４−ｋから出力される
ｋ並列電気信号ddo₁〜ddo_kの位相と、識別器３２−１〜
３２−ｋから出力されるｋ並列電気信号dco₁〜dco_kの位
相とを比較し、その位相差に応じた制御信号を可変遅延
回路３４−１〜３４−ｋに送出する。

【００４０】いま、位相比較回路３８−ｎ（１≦ｎ≦
ｋ）が排他的オア回路（ＥＸＯＲ）とローパスフィルタ
（ＬＰＦ）で構成され、図１３(2) のタイミングチャー
トに示すように、信号ddo_nをＮＲＺ符号とする。信号dd
o_nと信号dco_nの位相差は、排他的オア回路の出力として
検出される。この排他的オア回路の出力信号系列をロー
パスフィルタで電力として検出し、この電力値を一定の
値に保つように可変遅延回路３４−ｎの遅延量を制御す
れば、識別器３２−ｎに入力される信号ddo_nの位相と、
識別のためのクロックdex_ck の位相を常に一定に保つこ
とができる。

【００４１】これにより、識別器３２−１〜３２−ｋで
は、伝送符号がＮＲＺ符号であっても第４実施例の場合
と同様に、可変遅延回路３４−１〜３４−ｋを介して最
適な識別位相となったｋ並列電気信号ddo₁〜ddo_kについ
て、各並列信号共通のクロックdex_ck で識別再生するこ
とができる。（第６実施例−ＮＲＺ符号に適用）図１４は、本発明の
多重化端局装置の第６実施例の構成を示す。

【００４２】本実施例では、第５実施例が識別再生前後
の並列信号間の位相比較を行った結果をもとに可変遅延
回路を制御しているのに対して、識別再生回路後にＤＦ
Ｆ回路を配置し、ＤＦＦ回路前後の並列信号間の位相比
較も行い、識別再生回路前後の並列信号間の位相比較結
果とＤＦＦ回路前後の並列信号間の位相比較結果の電力
比較を行い、その変動分を識別再生回路前に配置した可
変遅延回路で補正する。なお、送信側の構成は第２実施
例と同様であるので省略する。

【００４３】図において、ＤＦＦ回路３９−１〜３９−
ｋは、識別器３２−１〜３２−ｋから出力されるｋ並列
電気信号dco₁〜dco_kに対して、識別器のクロックdex_ck
とは逆相のタイミングでラッチする。位相比較回路４０
−１〜４０−ｋは、識別器３２−１〜３２−ｋの前後の
ｋ並列電気信号ddo₁〜ddo_kと、ｋ並列電気信号dco₁〜dc
o_kの位相比較を行う。位相比較回路４１−１〜４１−ｋ
は、ＤＦＦ回路３９−１〜３９−ｋの前後のｋ並列電気
信号dco₁〜dco_kと、ｋ並列電気信号dff₁〜dff_kの位相比
較を行う。電力比較回路４２−１〜４２−ｋは、位相比
較回路４０−１〜４０−ｋの出力信号cpa₁〜cpa_kと、位
相比較回路４１−１〜４１−ｋの出力信号cpb₁〜cpb_kを
比較し、それぞれの電力差に応じた制御信号を可変遅延
回路３４−１〜３４−ｋに送出する。

【００４４】いま、位相比較回路４０−ｎ，４１−ｎ
（１≦ｎ≦ｋ）が排他的オア回路（ＥＸＯＲ）で構成さ
れ、図１５のタイミングチャートに示すように、信号dd
o_nをＮＲＺ符号とする。信号ddo_nと信号dco_nの位相差、
および信号dco_nと信号dff_nの位相差は、排他的オア回路
の出力として検出される。この出力信号cpa_nとcpb_nを比
べると、両出力信号におけるパルス数は同じである。す
なわち、信号系列におけるマーク率（“１”の個数）が
変動したとしても、出力信号cpa_nとcpb_nのパルス数は常
に同じとなる。このため、両出力信号の電力を電力比較
回路４２−ｎで検出し、この電力値を同一に保つように
可変遅延回路３４−ｎの遅延量を制御すれば、信号系列
のマーク率が変動したとしても、識別器３２−ｎに入力
される信号ddo_nの位相と、識別のためのクロックdex_ck
の位相を常に一定に保つことができる。

【００４５】これにより、識別器３２−１〜３２−ｋで
は、可変遅延回路３４−１〜３４−ｋを介して最適な識
別位相となったｋ並列電気信号ddo₁〜ddo_kについて、各
並列信号共通のクロックdex_ck で識別再生することがで
きる。さらに、本構成では、マーク率変動による影響を
取り除くことができるので、マーク率が変動するような
信号系列を受信した場合でも第５実施例と同様の効果を
得ることができる。

【００４６】（第７実施例−ＲＺ符号に適用）図１６
は、本発明の多重化端局装置の第７実施例の構成を示
す。本実施例では、第６実施例が識別再生回路の後段に
ＤＦＦ回路を配置してマーク率変動による影響を取り除
く構成に対して、ＤＦＦ回路を用いずにマーク率変動に
よる影響を回避する。なお、送信側の構成は第２実施例
と同様であるので省略する。

【００４７】図において、位相比較回路３５−１〜３５
−ｋは、ｋ並列電気信号ddo₁〜ddo_kの位相とクロックde
x_ck の位相とを比較する。除算回路４３−１〜４３−ｋ
は、位相比較回路３５−１〜３５−ｋの出力信号cp₁〜
cp_kの電力を、ｋ並列電気信号ddo₁〜ddo_kの電力値で除
算し、その結果に応じた制御信号を可変遅延回路３４−
１〜３４−ｋに送出する。

【００４８】いま、位相比較回路３５−ｎ（１≦ｎ≦
ｋ）がアンド回路（ＡＮＤ）で構成され、図１７のタイ
ミングチャートに示すように信号ddo_nをＲＺ符号とす
る。信号ddo_nとクロックdex_ck の位相差はアンド回路の
出力信号cp_nとして得られるが、信号ddo_nのマーク率に
応じて変動する。出力信号cp_nのパルス高とパルス幅を
それぞれｐ_a，ｔ_aとし、マーク率をｍとすると、出力
信号cp_nの電力値Ｐ_aは、Ｐ_a＝ｐ_a・ｔ_a・ｍとなる。一方、信号ddo_nのパルス高とパルス幅をそれぞ
れｐ_S，ｔ_Sとすると、信号ddo_nの電力値Ｐ_Sは、Ｐ_S＝ｐ_S・ｔ_S・ｍとなる。これらの関係から、信号ddo_nとクロックdex_ck
の真の位相差の変動分はｐ_a・ｔ_a＝Ｐ_a／Ｐ_S・(ｐ_S・ｔ_S) となる。ここで、ｐ_S・ｔ_Sは常に一定値なので、出力信
号cp_nの電力を信号ddo_nの電力値で除算した値（Ｐ_a／
Ｐ_S）を同一に保つように可変遅延回路３４−ｎの遅延
量を制御すれば、信号系列のマーク率が変動したとして
も、識別器３２−ｎに入力される信号ddo_nの位相と、識
別のためのクロックdex_ck の位相を常に一定に保つこと
ができる。

【００４９】これにより、識別器３２−１〜３２−ｋで
は、可変遅延回路３４−１〜３４−ｋを介して最適な識
別位相となったｋ並列電気信号ddo₁〜ddo_kについて、各
並列信号共通のクロックdex_ck で識別再生することがで
きる。さらに、本構成では、高速のＤＦＦ回路がなくて
も、マーク率変動による影響を取り除くことができるの
で、マーク率が変動するような信号系列を受信した場合
でも第６実施例と同様の効果を得ることができる。

【００５０】（第８実施例−ＲＺ符号に適用）図１８
は、本発明の多重化端局装置の第８実施例の構成を示
す。本実施例では、第７実施例が除算回路を用いてマー
ク率変動による影響を取り除く構成に対して、ピーク検
出回路と乗算回路を用いてマーク率変動による影響を回
避する。なお、送信側の構成は第２実施例と同様である
ので省略する。

【００５１】図において、位相比較回路３５−１〜３５
−ｋは、ｋ並列電気信号ddo₁〜ddo_kの位相とクロックde
x_ck の位相とを比較する。ピーク検出回路４４−１〜４
４−ｋは、ｋ並列電気信号ddo₁〜ddo_kのピーク値を検出
し、ピーク信号pk₁〜pk_kを出力する。乗算回路４５−
１〜４５−ｋは、位相比較回路３５−１〜３５−ｋの出
力信号cp₁〜cp_kの電力と、ピーク信号pk₁〜pk_kとの
乗算を行い、その結果に応じた制御信号を可変遅延回路
３４−１〜３４−ｋに送出する。

【００５２】いま、位相比較回路３５−ｎ（１≦ｎ≦
ｋ）がアンド回路（ＡＮＤ）で構成され、図１９のタイ
ミングチャートに示すように信号ddo_nをＲＺ符号とす
る。信号ddo_nとクロックdex_ck の位相差はアンド回路の
出力信号cp_nとして得られるが、信号ddo_nのマーク率に
応じて変動する。一方、マーク率ｍは、交流結合後の信
号ddo_nにおけるＤＣレベル（０電圧値）からのパルスピ
ーク電圧値ｐ_pに反比例し、ｍ＝α／ｐ_p （αは定数）で表される。また、出力信号cp_nの電力値Ｐ_aは、Ｐ_a＝ｐ_a・ｔ_a・ｍであるので、信号ddo_nとクロックdex_ck の真の位相差の
変動分は、ｐ_a・ｔ_a＝Ｐ_a・ｐ_p／α となる。ここで、αは常に一定値なので、出力信号cp_n
の電力に信号ddo_nのピーク値を乗算し、その値を同一に
保つように可変遅延回路３４−ｎの遅延量を制御すれ
ば、信号系列のマーク率が変動したとしても、識別器３
２−ｎに入力される信号ddo_nの位相と、識別のためのク
ロックdex_ck の位相を常に一定に保つことができる。

【００５３】これにより、識別器３２−１〜３２−ｋで
は、可変遅延回路３４−１〜３４−ｋを介して最適な識
別位相となったｋ並列電気信号ddo₁〜ddo_kについて、各
並列信号共通のクロックdex_ck で識別再生することがで
きる。さらに、本構成では、マーク率が変動するような
信号系列を受信した場合でも第７実施例と同様の効果を
得ることができる。

【００５４】（第９実施例−ＮＲＺ符号に適用）図２０
は、本発明の多重化端局装置の第９実施例の構成を示
す。本実施例では、第８実施例がピーク検出回路を用い
てマーク率変動による影響を取り除く構成に対して、ラ
ッチ回路および電力比較回路を用いてマーク率変動によ
る影響を回避する。なお、送信側の構成は第２実施例と
同様であるので省略する。

【００５５】図において、ラッチ回路４６−１〜４６−
ｋは、可変遅延回路３４−１〜３４−ｋから出力される
ｋ並列電気信号ddo₁〜ddo_kの立ち上がりでラッチ（セッ
ト）し、クロックdex_ck の立ち下がりでリセットする。
ラッチ回路４７−１〜４７−ｋは、ラッチ回路４６−１
〜４６−ｋの反転出力saa₁〜saa_kの立ち上がりでラッチ
（セット）し、クロックdex_ck の立ち上がりでリセット
する。電力比較回路４２−１〜４２−ｋは、ラッチ回路
４６−１〜４６−ｋの出力信号sab₁〜sab_kの電力値と、
ラッチ回路４７−１〜４７−ｋの出力信号sba₁〜sba_kの
電力値との差分を検出し、その結果に応じた制御信号を
可変遅延回路３４−１〜３４−ｋに送出する。

【００５６】いま、図２１のタイミングチャートに示す
ように信号ddo_nをＮＲＺ符号とする。ラッチ回路４６−
ｎ（１≦ｎ≦ｋ）の出力信号sab_nと、ラッチ回路４７−
ｎの出力信号sba_nとを比べると、両出力信号におけるパ
ルス数は同じである。すなわち、信号系列におけるマー
ク率が変動したとしても、出力信号sab_nとsba_nのパルス
数は常に同じとなる。このため、両出力信号の電力を電
力比較回路４２−ｎで検出し、この電力値を同一に保つ
ように可変遅延回路３４−ｎの遅延量を制御すれば、信
号系列のマーク率が変動したとしても、識別器３２−ｎ
に入力される信号ddo_nの位相と、識別のためのクロック
dex_ck の位相を常に一定に保つことができる。

【００５７】これにより、識別器３２−１〜３２−ｋで
は、可変遅延回路３４−１〜３４−ｋを介して最適な識
別位相となったｋ並列電気信号ddo₁〜ddo_kについて、各
並列信号共通のクロックdex_ck で識別再生することがで
きる。さらに、本構成では、マーク率が変動するような
信号系列を受信した場合でも第８実施例と同様の効果を
得ることができる。

【００５８】

【発明の効果】以上説明したように、請求項１の多重化
端局装置では、伝送路フレーム構成後のｋ並列電気信号
をそれぞれ異なる波長のｋ並列光信号に変換し、波長多
重して同一光ファイバで伝送し、受信側で各波長で分波
処理することにより、多重化速度の１／ｋの処理速度で
単一システムが実現できる。これにより、複数システム
を構成する必要がなく、経済的な光伝送システムを構成
することができる。

【００５９】請求項２の多重化端局装置では、信号処理
に用いるクロックも光信号に変換して信号系列に波長多
重して伝送し、受信側で伝送されたクロックを用いて識
別再生処理を行うことにより、パターンジッタの低減に
よる受信感度の向上を図ることができる。これにより、
光伝送システムにおける伝送距離の長距離化が容易にな
る。

【００６０】請求項３の多重化端局装置では、波長を並
列信号のデータ系列順にかつ等間隔に割り当てることに
より、光分波器および遅延回路等の設定が容易になり、
装置構成の簡易化を図ることができる。請求項４および
請求項５の多重化端局装置では、波長多重伝送による並
列信号間の相対時間遅延差の補正が可能となる。

【００６１】請求項６の多重化端局装置では、伝送する
クロック周波数に対応するスペクトル成分の電力を大き
くできるので、受信側におけるクロック受信部の設計が
容易になる。請求項７および請求項８の多重化端局装置
では、ジッタ変動による並列信号間のクロック相対変動
を吸収することができる。

【００６２】請求項９の多重化端局装置では、パターン
ジッタを低減することができ、光伝送システムにおける
伝送距離の長距離化が容易になる。請求項１０の多重化
端局装置では、信号系列のマーク率が変動した場合にも
パターンジッタを低減することができ、光伝送システム
における伝送距離の長距離化が容易になる。

【図面の簡単な説明】

【図１】請求項１の多重化端局装置の実施形態を示すブ
ロック図。

【図２】請求項２の多重化端局装置の実施形態を示すブ
ロック図。

【図３】請求項３，４の多重化端局装置の実施形態を示
すブロック図。

【図４】請求項５の多重化端局装置の実施形態を示すブ
ロック図。

【図５】請求項７の多重化端局装置の実施形態を示すブ
ロック図。

【図６】請求項８の多重化端局装置の実施形態を示すブ
ロック図。

【図７】請求項９の多重化端局装置の実施形態を示すブ
ロック図。

【図８】請求項１０の多重化端局装置の実施形態を示す
ブロック図。

【図９】本発明の多重化端局装置の第１実施例の構成を
示すブロック図。

【図１０】本発明の多重化端局装置の第２実施例の構成
を示すブロック図。

【図１１】本発明の多重化端局装置の第３実施例の構成
を示すブロック図。

【図１２】本発明の多重化端局装置の第４実施例の構成
を示すブロック図。

【図１３】本発明の多重化端局装置の第５実施例の構成
を示すブロック図。

【図１４】本発明の多重化端局装置の第６実施例の構成
を示すブロック図。

【図１５】第６実施例のタイミングチャート。

【図１６】本発明の多重化端局装置の第７実施例の構成
を示すブロック図。

【図１７】第７実施例のタイミングチャート。

【図１８】本発明の多重化端局装置の第８実施例の構成
を示すブロック図。

【図１９】第８実施例のタイミングチャート。

【図２０】本発明の多重化端局装置の第９実施例の構成
を示すブロック図。

【図２１】第９実施例のタイミングチャート。

【図２２】多重化端局装置の配置例を示すブロック図。

【図２３】従来の多重化端局装置２の構成例を示すブロ
ック図。

【図２４】波長多重方式を用いた複数システム伝送方式
を示すブロック図。

【符号の説明】

１光ファイバ伝送路２多重化端局装置１１多重回路１２伝送路フレーム構成回路１３電気／光変換回路（Ｅ／Ｏ）１４光合波器２１多重分離回路２２伝送路フレーム終端回路２３識別再生回路２４光／電気変換回路（Ｏ／Ｅ）２５光分波器２６クロック抽出回路２７遅延手段２８チャネル間ビット位相制御回路３１クロック抽出回路３２識別器３３クロック乗換回路３４可変遅延回路３５，３８，４０，４１位相比較回路３６マーク率検出回路３７制御回路３９ＤＦＦ回路４２電力比較回路４３除算回路４４ピーク検出回路４５乗算回路４６，４７ラッチ回路

Claims

【特許請求の範囲】

【請求項１】光ファイバ伝送路を介して対向する送信
側および受信側に配置される多重化端局装置において、前記送信側には、多重化途中のｋ並列の信号を入力し多
重化信号用の伝送路フレームを構成してｋ並列電気信号
を出力する伝送路フレーム構成回路と、前記ｋ並列電気
信号をそれぞれ異なる波長のｋ並列光信号に変換するｋ
個の電気／光変換回路と、前記ｋ並列光信号を合波して
前記光ファイバ伝送路に送出する光合波器とを備え、前記受信側には、前記光ファイバ伝送路から受信した波
長多重光信号を各波長に応じたチャネルへ分波する光分
波器と、分波された各波長のｋ並列光信号をそれぞれｋ
並列電気信号に変換するｋ個の光／電気変換回路と、前
記ｋ並列電気信号をそれぞれ識別再生するｋ個の識別再
生回路と、識別再生されたｋ並列電気信号の伝送路フレ
ーム終端処理を行う伝送路フレーム終端回路とを備えた
ことを特徴とする多重化端局装置。
【請求項２】光ファイバ伝送路を介して対向する送信
側および受信側に配置される多重化端局装置において、前記送信側には、多重化途中のｋ並列の信号を入力し多
重化信号用の伝送路フレームを構成してｋ並列電気信号
を出力する伝送路フレーム構成回路と、前記ｋ並列電気
信号および伝送路フレーム構成等のディジタル処理を行
うクロックをそれぞれ異なる波長のｋ並列光信号および
クロック光信号に変換する（ｋ＋１）個の電気／光変換
回路と、前記ｋ並列光信号および前記クロック光信号を
合波して光ファイバ伝送路に送出する光合波器とを備
え、前記受信側には、前記光ファイバ伝送路から受信した波
長多重光信号を各波長に応じたチャネルへ分波する光分
波器と、分波された各波長のｋ並列光信号およびクロッ
ク光信号をそれぞれｋ並列電気信号およびクロック電気
信号に変換する（ｋ＋１）個の光／電気変換回路と、前
記クロック電気信号からクロックを抽出するクロック抽
出回路と、前記ｋ並列電気信号をそれぞれ識別再生する
ｋ個の識別再生回路と、前記識別再生されたｋ並列電気
信号の伝送路フレーム終端処理を行う伝送路フレーム終
端回路とを備えたことを特徴とする多重化端局装置。
【請求項３】請求項１または請求項２に記載の多重化
端局装置において、ｋ並列電気信号をｋ並列光信号に変換する際にデータ系
列（１，２，…，ｋ）の順かつ等間隔に波長を割り当て
ることを特徴とする多重化端局装置。
【請求項４】請求項１または請求項２に記載の多重化
端局装置において、受信側の光分波器と光／電気変換回路との間、または光
／電気変換回路と識別再生回路との間に、異なる波長を
有するｋ並列光信号が光ファイバ伝送路を伝送すること
により受信側で生じるｋ並列光信号間の相対時間遅延差
を吸収する遅延手段を備えたことを特徴とする多重化端
局装置。
【請求項５】請求項１または請求項２に記載の多重化
端局装置において、受信側の識別再生回路と伝送路フレーム終端回路との間
に、異なる波長を有するｋ並列光信号が光ファイバ伝送
路を伝送することにより受信側の識別再生後に生じるｋ
並列電気信号間の相対的なビット位相ずれを、ｋ並列電
気信号の内容から検出されるｋ並列電気信号間のビット
位相差に応じて補正するチャネル間ビット位相制御回路
を備えたことを特徴とする多重化端局装置。
【請求項６】請求項２に記載の多重化端局装置におい
て、送信側で正弦波のクロック光信号を生成し、ｋ並列光信
号に合波して光ファイバ伝送路に送出する構成であるこ
とを特徴とする多重化端局装置。
【請求項７】請求項１に記載の多重化端局装置におい
て、受信側の識別再生回路は、ｋ並列電気信号からそれぞれ
クロック成分を抽出するクロック抽出回路と、前記ｋ並
列電気信号をそれぞれ自己抽出クロックで識別再生する
識別器と、それぞれの自己抽出クロックに同期したｋ並
列電気信号を基準チャネルの自己抽出クロックに同期し
た信号に乗せ換えるクロック乗換回路とを備えたことを
特徴とする多重化端局装置。
【請求項８】請求項２に記載の多重化端局装置におい
て、受信側の識別再生回路は、ｋ並列電気信号からそれぞれ
クロック成分を抽出するクロック抽出回路と、前記ｋ並
列電気信号をそれぞれ自己抽出クロックで識別再生する
識別器と、それぞれの自己抽出クロックに同期したｋ並
列電気信号をクロック光信号から抽出したクロックに同
期した信号に乗せ換えるクロック乗換回路とを備えたこ
とを特徴とする多重化端局装置。
【請求項９】請求項２に記載の多重化端局装置におい
て、受信側の識別再生回路は、ｋ並列電気信号にそれぞれ所
定の遅延を与える可変遅延回路と、各並列電気信号の位
相とクロック光信号から抽出したクロックの位相とを比
較し、それぞれの位相差が一致するように前記可変遅延
回路の遅延量を設定する位相比較回路と、前記可変遅延
回路から出力される各並列電気信号を識別する識別器と
を備えたことを特徴とする多重化端局装置。
【請求項１０】請求項２に記載の多重化端局装置にお
いて、受信側の識別再生回路は、ｋ並列電気信号にそれぞれ所
定の遅延を与える可変遅延回路と、各並列電気信号の位
相とクロック光信号から抽出したクロックの位相とを比
較する位相比較回路と、各並列電気信号系列のマーク率
を検出するマーク率検出回路と、各並列電気信号に対す
る位相差およびマーク率に応じて前記可変遅延回路の遅
延量を設定する制御回路と、前記可変遅延回路から出力
される各並列電気信号を識別する識別器とを備えたこと
を特徴とする多重化端局装置。