JP4114687B2 - マルチレートクロック信号抽出方法及びマルチレートクロック信号抽出装置 - Google Patents

Description

この発明は、光信号からクロック信号を抽出する方法及び装置に関し、特に、ビットレートの異なる複数の光信号に対応して、それぞれの光信号からクロック信号を抽出することが可能である方法及び装置に関する。

従来、光通信網を伝送する光信号のビットレートは、予め一種類に固定されている。このような光通信網を構成する光送受信装置、経路切替装置、光信号挿入/分岐装置、光信号波形整形装置、及び波長変換装置等は、このビットレート専用の装置として形成されているのが一般的である。すなわち、例えば、ビットレートが2.5 Gbit/sである光通信網を経て、これ以外のビットレートである10 Gbit/sの光信号を伝送するためには、信号伝送の方式に何らかの工夫を施す必要がある。

その工夫の一例としては、次のような方法がある。すなわち、ビットレートを2.5 Gbit/sとして設計されている光通信網において、ビットレートが10 Gbit/sの光信号を伝送させる場合には、この光信号をビットレートが2.5 Gbit/sの光信号に4分割分岐させて、別々に伝送する。高ビットレートの光信号を分割分岐して、低ビットレートの光信号に変換することを、ダウンコンバートするということもある。

このように4分割分岐させて別々に光伝送路を伝送させるためには、例えば、波長多重伝送を行う。すなわち、分岐したビットレートが2.5 Gbit/sの光信号のそれぞれに相異なる波長の光搬送波を割り当てて波長分割多重伝送を行ない、再び受信側でビットレートが10 Gbit/sの光信号に復元する。

上述のように、高ビットレートの光信号をダウンコンバートして伝送するためには、受信側において元の高ビットレートの光信号に復元できることが必要である。この復元のために必要とされる制御信号を送信側において光信号に重畳して伝送させる必要がある。すなわち、制御信号という新たに伝送すべきデータが本来送るべき光信号のデータに加わるために、伝送すべきデータの総量が多くなるという欠点がある。また、ダウンコンバートされて生成された低ビットレートの伝送信号は、それぞれ受信側で互いに異なる時間遅延差をともなって到着するため、この相互間の時間遅延差を補正することも必要となる。

このように、高ビットレートの光信号を低ビットレートの光信号に変換して伝送する方法によれば、元の高ビットレートの光信号を生成するための制御信号が必要な上、低ビットレートの光信号の到着時間差の補正ステップ等が必要とされるために、伝送手法が煩瑣で、装置も複雑な構成となる。

従って、従来の光通信網では、光信号のビットレートごとに振り分けを行って、それぞれ専用のビットレートに対応する光中継システムを利用するという処理が、通信路制御システムを用いて実行されていた。すなわち、基本的に従来の光通信網における光中継システムは、光信号のビットレートの可変性を受け入れられない装置によって構成されたシステムが利用されてきた。

しかしながら、将来は、限られた光通信線路を有効に利用するために、ビットレートの異なる光信号を共通の光伝送路で伝送する方式が採用されると想定される。そして、そのためには、次のような通信システムが実現されると想定される。すなわち、将来の光通信網を構成する光ネットワークにおいては、例えば、経路切替等の通信管理に係る情報処理手段（以後、「管理プレーン」ということもある。）は、電気的な手段で実現される。管理プレーンには予め光伝送路を伝播する光信号のビットレートに関する情報をインプットしておく。そして、管理プレーンでは、伝送路を伝播させる光信号のビットレートの情報を検知しながら、光ネットワークの経路切替及び経路設定等が行われる。

上述した、ビットレートの異なる光信号に対して共通の光伝送路で伝送させることが可能である方式を実現するためには、光通信網を構成する、光送受信装置、経路切替装置、光信号挿入/分岐装置、光信号波形整形装置、及び波長変換装置等として、単一のビットレート専用器ではなく、複数のビットレートに対して動作可能である装置を導入する必要がある。

そこで、この発明の目的は、その第1歩として、受信する複数の相異なるビットレートの光信号にそれぞれ対応して、何れのビットレートの光信号を受信してもクロック信号を抽出することが可能である、クロック信号抽出方法及びこの方法を実現する装置を提供することにある。

具体的には、第1に、通信開始前に予め管理プレーンを介して通告されたビットレートに対応して、受信器側でクロック信号が抽出できる方法及びこの方法を実現する装置を提供することにある。

第2に、受信器側で受信した光信号のビットレートを検出する方法及びこの方法を実現する装置を提供することにある。

第3に、受信器側で受信した光信号のビットレートを検出し、かつこのビットレートに応じてクロック信号を抽出できる方法及びこの方法を実現する装置を提供することにある。

上述の目的を達成するため、第1発明のマルチレートクロック信号抽出方法は、光変調ステップと、光電変換ステップと、第1バンドパスステップと、位相比較ステップと、ビットレート切替ステップと、変調電気信号生成ステップとを具える。

光変調ステップは、受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とをミキシングして得られる変調電気信号によって、光信号を変調して変調光信号として出力するステップである。

光電変換ステップは、変調光信号を、第1電気信号に変換するステップである。

第1バンドパスステップは、第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力するステップである。

位相比較ステップは、周波数(2^n-1)×Δfの第2電気信号群と、基準信号発生器によって発生される周波数Δfの基準信号を2^n-1逓倍して生成されるjとおりの周波数(2^n-1)×Δfの電気信号群である第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較して、jとおりの差成分群を第4電気信号群として並列に出力するステップである。

ビットレート切替ステップは、第4電気信号群から、ひとつの第4電気信号を選択して出力するステップである。

変調電気信号生成ステップは、上述の選択された第4電気信号を入力して変調電気信号を生成するステップである。

第1発明のマルチレートクロック信号抽出方法は、光変調器と、光電変換器と、バンドパスフィルタ部と、位相比較部と、ビットレート切替スイッチと、変調電気信号生成部とを具えるマルチレートクロック信号抽出装置で実現できる。光変調ステップ、光電変換ステップ、第1バンドパスステップ、位相比較ステップ、ビットレート切替ステップ、及び変調電気信号生成ステップのそれぞれのステップは、光変調器、光電変換器、バンドパスフィルタ部、位相比較部、ビットレート切替スイッチ、および変調電気信号生成部で実現できる。

上述の変調電気信号生成ステップは、平滑化ステップと、基準クロック信号生成ステップと、基準信号生成ステップと、ミキシングステップと、第2バンドパスステップとを具えることが好適である。

平滑化ステップは、上述の選択された第4電気信号を平滑化して第5電気信号に変換して出力するステップである。

基準クロック信号生成ステップは、第5電気信号を入力して、光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成するステップである。

基準信号生成ステップは、周波数Δfの基準信号を生成するステップである。

ミキシングステップは、基準クロック信号と基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するステップである。

第2バンドパスステップは、ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力するステップである。

変調電気信号生成ステップは、変調電気信号生成部で実現でき、変調電気信号生成部は、ループフィルタ、基準クロック信号発生器、基準信号発生器、ミキサー、及びバンドパスフィルタを具えている。

上述の、平滑化ステップ、基準クロック信号生成ステップ、基準信号生成ステップ、ミキシングステップ、及び第2バンドパスステップは、それぞれループフィルタ、基準クロック信号発生器、基準信号発生器、ミキサー、及びバンドパスフィルタによって実現される。

第2発明のビットレート検出方法は、光変調ステップと、光電変換ステップと、第1バンドパスステップと、変調電気信号生成ステップと、第2電気信号強度検出ステップと、ビットレート検出ステップとを具える。これらのステップのうち、光変調ステップ、光電変換ステップ及び第1バンドパスステップは、上述の第1発明のマルチレートクロック信号抽出方法が具えるこれらのステップと同一の内容のステップである。

変調電気信号生成ステップは、独立して変調電気信号を生成するステップである。上述の第1発明のマルチレートクロック信号抽出方法が具える変調電気信号生成ステップは、第4電気信号を入力して変調電気信号を生成するステップであったが、第2発明のビットレート検出方法における変調電気信号生成ステップは第4電気信号に相当する電気信号は必要とされない。

第2電気信号強度検出ステップは、第2電気信号群を構成するjとおりの第2電気信号の強度を検出するステップである。

ビットレート検出ステップは、予め想定されるｊとおりのビットレートの光信号に対してそれぞれ測定されているjとおりの第2電気信号の強度値（基準値）と、第2電気信号強度検出ステップにおいて出力されるjとおりの第2電気信号の強度値とをそれぞれ比較して、合致する組み合わせを見つけ出す。そして、合致する基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートを判定して検出するステップである。

第2発明のビットレート検出方法は、光変調器、光電変換器、バンドパスフィルタ部、変調電気信号生成部、強度検出部、及びビットレート検出部を具えるビットレート検出装置で実現できる。光変調ステップ、光電変換ステップ、第1バンドパスステップ、変調電気信号生成ステップ、第2電気信号強度検出ステップ、及びビットレート検出ステップは、それぞれ光変調器、光電変換器、バンドパスフィルタ部、変調電気信号生成部、強度検出部、及びビットレート検出部を具えるビットレート検出装置で実現できる。

変調電気信号生成ステップは、基準クロック信号生成ステップと、基準信号生成ステップと、ミキシングステップと、第2バンドパスステップとを具えることが好適である。

基準クロック信号生成ステップは、光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成するステップである。

基準信号生成ステップは、周波数Δfの基準信号を生成するステップである。

ミキシングステップは、基準クロック信号と基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するステップである。

第2バンドパスステップは、ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力するステップである。

変調電気信号生成ステップは、基準クロック信号発生器、基準信号発生器、ミキサー、及びバンドパスフィルタを具える、変調信号生成部で実現される。基準クロック信号生成ステップ、基準信号生成ステップ、ミキシングステップ、及び第2バンドパスステップは、それぞれ、基準クロック信号発生器、基準信号発生器、ミキサー、及びバンドパスフィルタによって実現できる。

第3発明のマルチレートクロック信号抽出方法は、光変調ステップと、光電変換ステップと、第1バンドパスステップと、第2電気信号強度検出ステップと、ビットレート検出ステップと、位相比較ステップと、ビットレート切替ステップと、変調電気信号生成ステップとを具える。

これらのステップのうち、光変調ステップ、光電変換ステップ及び第1バンドパスステップと位相比較ステップと、ビットレート切替ステップとは、上述の第1発明のマルチレートクロック信号抽出方法が具えるこれらのステップと同一の内容のステップである。

また、第2電気信号強度検出ステップと、ビットレート検出ステップとは、上述の第2発明のビットレート検出方法が具えるこれらのステップと同一の内容のステップである。

変調電気信号生成ステップは、上述の選択された第4電気信号を入力して変調電気信号を生成して出力するステップである。

第3発明のマルチレートクロック信号抽出方法は、光変調器と、光電変換器と、バンドパスフィルタ部と、強度検出部と、ビットレート検出部と、位相比較部と、ビットレート切替スイッチと、変調電気信号生成部とを具えるマルチレートクロック信号抽出装置で実現できる。光変調ステップ、光電変換ステップ、第1バンドパスステップ、第2電気信号強度検出ステップ、ビットレート検出ステップ、位相比較ステップ、ビットレート切替ステップ、及び変調電気信号生成ステップは、それぞれ光変調器、光電変換器、バンドパスフィルタ部、強度検出部、ビットレート検出部、位相比較部、ビットレート切替スイッチ、及び変調電気信号生成部で実現できる。

上述の変調電気信号生成ステップは、平滑化ステップと、基準クロック信号生成ステップと、基準信号生成ステップと、ミキシングステップと、第2バンドパスステップとを含んでいることが好適である。これらのステップは、上述の第1発明のマルチレートクロック信号抽出方法が具えるこれらのステップと同一の内容のステップである。変調電気信号生成ステップは、ループフィルタと、基準クロック信号発生器と、基準信号発生器と、ミキサーと、バンドパスフィルタとを具える、変調電気信号生成部で実現できる。

第1発明のマルチレートクロック信号抽出方法によれば、ビットレート切替ステップによって、通信開始前に予め通告されたビットレートに対応する第4電気信号を選択できる。これによって、通信開始前に管理プレーンを介して予め通告されたビットレートに対応して、クロック信号が抽出できる。

第4電気信号群は、第1電気信号から抽出された第2電気信号群と、基準信号発生器によって発生される基準信号を基にして生成される第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較した結果として位相比較器から出力される。従って、第4電気信号群を構成する第4電気信号のそれぞれは、受信を想定している光信号のビットレートに一対一に対応している。

すなわち、受信した光信号のビットレートが、第1発明のマルチレートクロック信号抽出方法が想定している最大である場合には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^j-1)×Δfである電気信号同士の位相を比較して出力された第4電気信号に対応する。受信した光信号のビットレートが想定している最大に対して1/2である場合には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^j-2)×Δfである電気信号同士の位相を比較して出力された第4電気信号に対応する。

一般に、受信した光信号のビットレートが想定している最大に対して1/2^j-kである場合には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^k-1)×Δf（ただし、kは1からjの範囲の正の整数とする。）である電気信号同士の位相を比較して出力された第4電気信号に対応する。

従って、通信開始前に予め通告されたビットレートが、想定している最大のビットレートの1/2^j-kである場合には、それぞれ対応する周波数が(2^k-1)×Δfである第2及び第3電気信号同士を比較して出力される第4電気信号が選択されるように、ビットレート切替スイッチを設定すれば、クロック信号を正しく抽出することができる。

第2発明のビットレート検出方法によれば、ビットレート検出ステップによって、受信した光信号のビットレートが検出される。これによって、受信器側で受信した光信号のビットレートを検出することが可能となる。

第2発明のビットレート検出方法によって、受信した光信号のビットレートを検出することは、次のプロセスを実行することによって可能となる。

詳細は後述するが、第2発明のビットレート検出方法においては、初期値設定、測定値取得、ビットレート判定、及びビットレート情報出力の各プロセスを行うことが可能である。

初期値設定プロセスでは、次のことが行われる。すなわち、予め想定されるｊとおりのビットレートの擬似光信号から、光変調器及び光電変換器によって擬似第1電気信号を生成して（光変調ステップ及び光電変換ステップ）、バンドパスフィルタ部に入力する。バンドパスフィルタ部から出力される（第1バンドパスステップ）擬似第2電気信号群の強度を測定して（第2電気信号強度検出ステップ）、この値を基準値として取得しておく。

次に、測定値取得プロセスが行われる。測定値取得プロセスでは、実際に受信した光信号に対して、光変調器及び光電変換器によって第1電気信号を生成して（光変調ステップ及び光電変換ステップ）、バンドパスフィルタ部に入力する。そして、バンドパスフィルタ部から出力される（第1バンドパスステップ）第2電気信号群の強度を測定する（第2電気信号強度検出ステップ）。

ビットレート判定プロセスでは、上記の擬似第2電気信号群の強度と第2電気信号群の強度とを比較して、合致する第2電気信号の周波数(2^n-1)×Δfからnの値を判定することによって、受信した光信号のビットレートの値を検出する。すなわち、nの値が判定されれば、周波数(2^n-1)×Δfの値が確定するので、この周波数に対応するビットレートが、受信した光信号のビットレートであると確定することができる。

この確定されたビットレートの値に対応させて、ビットレート検出部からビットレート情報を出力する。例えば、ビットレートに対応させて予め電圧値を設定しておいて、上記確定されたビットレートに対応する電圧値を、ビットレート情報として、ビットレート検出部から出力する。

第3発明のマルチレートクロック信号抽出方法によれば、ビットレート検出ステップによって、受信した光信号のビットレートが判明する。この判明したビットレートの値に対応させて、ビットレート検出部からビットレート情報を出力させて、ビットレート切替スイッチに供給することができる。そして、ビットレート切替スイッチから、受信した光信号のビットレートに対応する第4電気信号を選択させて変調電気信号生成部に供給することができる。これによって、受信した光信号のビットレートを検出し、かつこのビットレートに応じてクロック信号を抽出することが可能となる。

以下、図1から図4を参照して、この発明の実施の形態につき説明する。なお、図1、図2及び図4の各図は、この発明に係る一構成例を図示するものであり、この発明が理解できる程度に各構成要素の配置関係等を概略的に示しているに過ぎず、この発明を図示例に限定するものではない。以下の説明において、特定の機器及び条件等を用いることがあるが、これら機器及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。 各図において同様の構成要素については、同一の番号を付して示し、その重複する説明を省略することもある。また、光ファイバ等の光信号の経路を太線で示し、電気信号の経路を細線で示してある。また、これら太線及び細線に付された番号及び記号は、それぞれ光信号あるいは電気信号を意味する。

以下の説明において、便宜上、受信する光信号のビットレートは、160 Gbit/s、80 Gbit/s、40 Gbit/sのいずれかであるものとし、対応するビットレート周波数をfと表す。しかしながら、以下の説明は、ビットレートがこれに限定されることなく、同様に成立することは明らかである。

＜第1実施例＞
図1を参照して、この発明の第1実施例であるマルチレートクロック信号抽出装置の構成及びその動作原理を説明する。図1は、第1実施例のマルチレートクロック信号抽出装置の概略的ブロック構成図である。この発明のマルチレートクロック信号抽出装置50は、光変調器10、光電変換器12、バンドパスフィルタ部14、位相比較部16、ビットレート切替スイッチ18及び変調電気信号生成部20を具えている。

光変調器10は、これに供給される変調電気信号33によって、光信号9を変調して変調光信号11として出力する。この変調電気信号33は、マルチレートクロック信号抽出装置の内部に設けられた変調電気信号生成部20で生成される信号である。この変調電気信号33は、後述するように、受信する予定の最大のビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とのミキシング信号である。光変調器10としては、例えば、電界吸収型変調器(EAM: Electro Absorption Modulator)を利用できる。

ここでは、受信する予定の光信号のビットレートを、160 Gbit/s、80 Gbit/s、40 Gbit/sのいずれかであるものとして説明するので、f＝160 GHz、j＝1，2あるいは3の場合に相当する。すなわち、第1実施例のマルチレートクロック信号抽出装置が設計上想定している最大のビットレートは160 Gbit/sである。また、ここで、Δfはオフセット周波数と呼ばれ、40 GHzと比較して十分に小さい周波数値であり、ここでは0.25 GHzに設定されている。

変調光信号11は、光電変換器12によって第1電気信号13に変換されてバンドパスフィルタ部14に送られる。バンドパスフィルタ部14は、バンドパスフィルタ14-1、14-2及び14-3を具えて構成されている。第1電気信号13は、パワー分岐器44及び46によって、第1電気信号13-1、13-2及び13-3に分岐されて、それぞれ通過中心周波数が4Δf、2Δf及びΔfであるバンドパスフィルタ14-1、14-2及び14-3に入力される。

バンドパスフィルタ14-1、14-2及び14-3からは、それぞれ周波数が、4Δf、2Δf及びΔfである第2電気信号15-1、15-2及び15-3が出力される。第2電気信号15-1、15-2及び15-3は、第2電気信号群を構成している。バンドパスフィルタ部14は、第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力するためのj個のバンドパスフィルタを具えて構成されるが、この実施例では、j＝3の場合に相当していることが分かる。

第2電気信号群は、位相比較部16に入力される。位相比較部16は、第1位相比較器16-1、第2位相比較器16-2及び第3位相比較器16-3を具えている。上述した第2電気信号群を構成する第2電気信号15-1、15-2及び15-3は、それぞれ、位相比較部16を構成する、第1位相比較器16-1、第2位相比較器16-2及び第3位相比較器16-3に入力される。一方、この位相比較器16には、後述する第3電気信号群が入力される。この第3電気信号群を構成する第3電気信号37-1、37-2及び37-3は、それぞれ第1位相比較器16-1、第2位相比較器16-2及び第3位相比較器16-3に入力される。

これら第3電気信号37-1、37-2及び37-3は、後述するように、変調電気信号生成部20に設けられている基準信号27を基にして生成される。この基準信号27の周波数はオフセット周波数に等しいΔfである。第3電気信号37-1は、基準信号27が、パワー分岐器34及び36を介して2逓倍器38に入力されて2逓倍され、更にパワー分岐器39を介して2逓倍器40に入力されて最終的に4逓倍されて周波数が4Δfの電気信号として出力されたものである。第3電気信号37-2は、基準信号27が、パワー分岐器34及び36を介して2逓倍器38に入力されて2逓倍されて周波数が2Δfの電気信号としてパワー分岐器39を介して出力されたものである。第3電気信号37-3は、基準信号27が、パワー分岐器34及び36によってそのパワーが分岐された電気信号である。

従って、第1位相比較器16-1では、第2電気信号15-1と第3電気信号37-1とが入力されて両者の位相差に比例した電圧の第4電気信号17-1が出力される。第2位相比較器16-2では、第2電気信号15-2と第3電気信号37-2とが入力されて両者の位相差に比例した電圧の第4電気信号17-2が出力される。第3位相比較器16-3では、第2電気信号15-3と第3電気信号37-3とが入力されて両者の位相差に比例した電圧の第4電気信号17-3が出力される。すなわち、位相比較部16からは、第4電気信号17-1、17-2及び17-3を第4電気信号群として並列に出力される。

以上説明した動作を一般的にいうと、位相比較部16は、周波数(2^n-1)×Δfの第2電気信号群と、基準信号発生器によって発生される周波数Δfの基準信号を2^n-1逓倍して生成されるjとおりの周波数(2^n-1)×Δfの電気信号群である第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較して、jとおりの差成分群を第4電気信号群として並列に出力する。ここで、nは1からjまでの正の整数であるから、第1実施例における位相比較部16は、j＝3とした場合に相当していることが分かる。

なお、上述したバンドパスフィルタ部14に設けられたバンドパスフィルタの段数と、位相比較部16に設けられた位相比較器の個数は、一致させてある。

第4電気信号群は、ビットレート切替スイッチ18に入力される。ビットレート切替スイッチ18は、受信する光信号9のビットレートに対応する電気信号を選択して、電気信号19として変調電気信号生成部20へ出力する。変調電気信号生成部20は、第一に、この電気信号19に基づいて変調電気信号33を生成して光変調器10に出力するとともに、第二に、後述するように、クロック信号43を外部へ出力する。この変調電気信号33が光変調器10に供給されて、マルチレートクロック信号抽出装置50内に、位相同期発振 (PLL: Phase Locked Loop）回路が構成される。光変調器10、光電変換器12、バンドパスフィルタ部14、位相比較部16及び変調電気信号生成部20が協働してPLLが実現することについては、後述する。

変調電気信号生成部20は、ループフィルタ22、基準クロック信号発生器24、基準信号発生器26、ミキサー28、バンドパスフィルタ30及び増幅器32を具えて構成される。

ループフィルタ22は、第4電気信号（ビットレート切替スイッチ18から出力される第4電気信号19を指す。）を平滑化して第5電気信号23に変換して出力する機能を有しており、例えばラグリードフィルタ等を利用することができる。基準クロック信号発生器24は、第5電気信号23を入力して、光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号25を生成する。基準クロック信号発生器24は、例えば、電圧制御型発振器（VCO: Voltage Controlled Oscillator）等を利用できる。

ここでは、受信する予定の光信号のビットレートを、160 Gbit/s、80 Gbit/s、40 Gbit/sのいずれかであるものとしている。従って、受信可能な光信号の最大ビットレート周波数fは、160 GHzであり、受信可能な最小のビットレートに対応する周波数f/(2^j-1)は、40 GHz（j＝3）である。ここで、パラメータjは、相異なるビットレートの光信号として最大何種類受信可能であるかを示す。この場合には、受信可能な光信号のビットレートは160 Gbit/s、80 Gbit/s、40 Gbit/sの3種類であるから、j＝3となる。

この発明のマルチレートクロック信号抽出方法及びこの方法を実現するための装置においては、受信可能な光信号のビットレートの種類は、受信可能な光信号の最大ビットレート周波数がfである場合、f, f/2, f/2², f/2³,...に限られる。従って、受信可能な最小のビットレートに対応する周波数はf/(2^j-1)となる。

また、抽出されるクロック信号の周波数は、受信可能な光信号のビットレーに関わらず、受信可能な光信号の最小ビットレートに対応する周波数f/(2^j-1)である。受信する予定の光信号のビットレートが、160 Gbit/s、80 Gbit/s、40 Gbit/sのいずれかであるものとして設計されている場合、抽出されるクロック信号の周波数はf/(2^j-1)であり、すなわち、40 GHz（j＝3）である。

基準クロック信号25は、パワー分岐器42によって2分割されて、一方はこの発明のマルチレートクロック信号抽出装置50から抽出されるクロック信号43として外部に取り出され、もう一方は、ミキサー28に供給される。

基準信号発生器26は、オフセット周波数に等しい周波数Δfの基準信号27を生成して、ミキサー28へ供給するとともに、上述した位相比較部16への入力信号として供給される。ミキサー28は、基準クロック信号25と基準信号27とをミキシングして両者の周波数の和周波もしくは差周波信号であるミキシング電気信号29を出力する。ミキシング電気信号29は、バンドパスフィルタ30によってフィルタリングされて、周波数が((f/(2^j-1))-Δf)の電気信号成分である変調電気信号31として出力される。ここでは、j＝3の場合に相当するので、変調電気信号31の周波数((f/(2^j-1))-Δf)は、((f/(2^3-1))-Δf)＝((f/4)-Δf)となる。また、f＝160 GHzであるから((f/4)-Δf)＝（40-Δf）GHzとなる。

ここでは、ミキシング信号のうち、差周波信号をフィルタリングして用いたが、和周波信号をフィルタリングして用いても、同様の効果が得られる。

変調電気信号31の強度が、光変調器10を駆動するために十分でない場合は、増幅器32によって増幅して変調電気信号33として光変調器10に供給するのが望ましい。しかし、変調電気信号31の強度が、光変調器10を駆動するために十分であれば、増幅器32は不要であ る。

（PLL動作）
光変調器10、光電変換器12、バンドパスフィルタ部14、位相比較部16及び変調電気信号生成部20が協働してPLL動作が実現することについて説明する。

受信した光信号9は、マルチレートクロック信号抽出装置50を構成する光変調器10に入力される。光変調器10には、変調電気信号33（または、変調電気信号31、以後、変調電気信号33として説明する。）が入力されており、この変調電気信号33によって、光信号9が変調される。光変調器10に入力される周波数（40-Δf）GHzの変調電気信号33は、厳密な正弦波であるが、変調を被る光信号出力は略矩形のパルス形状であるために、この光信号出力は、（40-Δf）GHzのN逓倍（Nは、1以上の整数とする。）の周期の正弦波をフーリエ成分として含む信号となる。

以下の説明において、光信号出力がパルス形状である場合において、混乱が生じない範囲で、フーリエ成分を含むことについては言及せずに、主要周波数成分の周波数値を代表値として用いて表現する場合もある。以下、説明する第1電気信号等の電気信号においても、その時間波形が厳密な正弦波ではなく、多数のフーリエ成分を含む場合にも、フーリエ成分を含むことについては言及せずに、主要周波数成分の周波数値を代表値として用いて表現する場合もある。

光変調器10としてEAMを利用した場合を想定して、その動作を説明する。EAMに設けられた光導波路を、EAMへの入力光である光信号9が伝播する際に、その導波路の有する吸収係数が、EAMへの入力電気信号である変調電気信号33の周波数に従って変動する。すなわち、(40-Δf) GHzの周波数で、光変調器10内に設けられた光導波路を伝播する入力光（光信号19）が変調される。ここで、Δfは、40 GHzと比較して十分に小さい周波数値であり、例えば0.25 GHzの値に設定されている。

以下、説明の便宜のために、一般に光変調器10が、入力光に対してこの光変調器10に入力される電気信号の周波数F Hzで透明になったり不透明になったりする現象に因んで、光変調器10を、F Hzの透過窓と称することもある。すなわち、上述の光変調器10は、(40-Δf) GHzの周波数の変調電気信号33に従って、透明になったり不透明になったりするので、(40-Δf) GHzの透過窓である。

光信号9は、光変調器10に入力されて、(40-Δf) GHzの透過窓を通過できた成分のみが濾し取られて、変調光信号11として出力される。すなわち、光変調器10に光信号9が入力されて、周波数f/(2^j-1)（＝160/(2^3-1)＝160/4＝40 GHz）の基準クロック信号25の周波数に、オフセット周波数に等しい周波数Δfの基準信号27をミキシングした周波数(40-Δf) GHzの変調電気信号で変調して、変調光信号11として出力される。この結果、変調光信号11には、(40-Δf) GHzの(2^n-1)逓倍の周波数成分及びΔfの(2^n-1)逓倍成分等を、そのフーリエ周波数成分として含んでいる。

変調光信号11は、光信号を電気信号に変換する光電変換器12に入力されて、第1電気信号13として出力される。第1電気信号13は、上述したように3分割されて、第1電気信号13-1、13-2及び13-3として、バンドパスフィルタ14-1、14-2及び14-3から構成されているバンドパスフィルタ部14に入力される。バンドパスフィルタ14-1、14-2及び14-3からは、第2電気信号群を構成している、それぞれの周波数が、4Δf、2Δf及びΔfである第2電気信号15-1、15-2及び15-3が出力される。第2電気信号15-1、15-2及び15-3は、第2電気信号群を構成している。

すなわち、第1電気信号13-1は、通過帯域の中心周波数がΔfの4倍である周波数4Δfのバンドパスフィルタ14-1によって、第1電気信号13-1の有する周波数成分のうち、4Δfの周波数成分（主フーリエ周波数成分）だけが濾し取られ、周波数4Δfの第2電気信号15-1が出力される。同様に、第1電気信号13-2及び13-3は、それぞれ2ΔfおよびΔfの周波数成分（主フーリエ周波数成分）だけが濾し取られ、それぞれ周波数2ΔfおよびΔfの第2電気信号15-2及び15-3が出力される。

第2電気信号群は位相比較部16に入力される。位相比較器16において、第2電気信号群と第3電気信号群との位相が比較される。周波数が4Δfの第3電気信号37-1は、基準信号発生器26から出力される周波数Δfの基準信号27から4逓倍されて生成される電気信号である。周波数が2Δfの第3電気信号37-2は、基準信号発生器26から出力される周波数Δfの基準信号27から2逓倍されて生成される電気信号から分岐されて得られた電気信号である。周波数がΔfの第3電気信号37-3は、基準信号発生器26から出力される周波数Δfの基準信号27から分割されて得られた電気信号である。

第2電気信号15-1と第3電気信号37-1との位相が合致していれば、第1位相比較器16-1出力にされる第4電気信号17-1は0 Vとなり、また両者の位相に位相差が存在すれば、その大きさに比例して第4電気信号17-1の電圧が大きくなる。第2電気信号15-2と第3電気信号37-2との関係、および第2電気信号15-3と第3電気信号37-3においても同様である。両者の位相が合致していれば、第2位相比較器16-2及び第3位相比較器16-3に出力される、それぞれ第4電気信号17-2及び17-3は0 Vとなり、位相差が存在すれば、その大きさに比例して第4電気信号17-2及び17-3の電圧が大きくなる。

第4電気信号群（第4電気信号17-1、17-2及び17-3）は、ビットレート切替スイッチ18に入力されて、受信した光信号9のビットレートに対応する第4電気信号17-1、17-2及び17-3のうちのいずれかが選択されて、電気信号19として出力される。

受信した光信号9のビットレートが想定している最大である場合には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^j-1)×Δfである電気信号同士の位相を比較して出力された第4電気信号に対応する。受信した光信号9のビットレートが想定している最大に対して1/2である場合には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^j-2)×Δfである電気信号同士の位相を比較して出力された第4電気信号に対応する。

第1実施例では、想定している最大のビットレートは、160 Gbit/sであり、j＝3である場合について説明しているので、上述の周波数(2^j-1)×Δf及び(2^j-2)×Δfはそれぞれ、4Δf及び2Δfである。

一般に、受信した光信号のビットレートが想定している最大に対して1/2^j-kである場合には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^k-1)×Δf（ただし、kは1からjの範囲の正の整数とする。）である電気信号同士の位相を比較して出力された第4電気信号に対応する。

例えば、想定している最大のビットレートは、160 Gbit/sであり、受信可能である光信号のビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sの3通り（j＝3）である場合を例にして説明すると次のようになる。受信した光信号のビットレートが想定している最大（f＝160 Gbit/s）に対して、1/2（1/2^j-k＝2^3-2、ｋ＝2）である場合（ビットレートが80 Gbit/sである場合）には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^k-1)×Δf（＝2^2-1×Δf＝2Δf）である電気信号同士の位相を比較して出力された第4電気信号に対応する。また、受信した光信号のビットレートが想定している最大（f＝160 Gbit/s）に対して、1/2²（1/2^j-k＝2^3-1、ｋ＝1）である場合（ビットレートが40 Gbit/sである場合）には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^k-1)×Δf（＝2^1-1×Δf＝Δf）である電気信号同士の位相を比較して出力された第4電気信号に対応する。

もちろん、受信した光信号のビットレートが想定している最大（f＝160 Gbit/s）に等しい場合、すなわち1/2⁰（1/2^j-k＝2^3-3、ｋ＝3）である場合（ビットレートが160 Gbit/sである場合）には、第2及び第3電気信号群を構成する電気信号のうち周波数が(2^k-1)×Δf（＝2^3-1×Δf＝4Δf）である電気信号同士の位相を比較して出力された第4電気信号に対応する。

従って、受信する光信号のビットレートが、予め第1発明のマルチレートクロック信号抽出方法が想定している最大のビットレートの1/2^j-kである場合には、それぞれ対応する周波数が(2^k-1)×Δfである第2及び第3電気信号同士を比較して出力される第4電気信号が選択されるように、ビットレート切替スイッチを設定すれば、通信開始前に予め通告されたビットレートに対応して、クロック信号が抽出できる。第1実施例は、j＝3、k＝1、2及び3の場合に相当している。すなわち、k＝1は受信した光信号のビットレートが40 Gbit/sであり、k＝2は受信した光信号のビットレートが80 Gbit/sであり、k＝3は受信した光信号のビットレートが160 Gbit/sであることに対応する。

ビットレート切替スイッチ18は、並列に入力される第4電気信号17-1、17-2及び17-3のうちの一つを選択して電気信号19として変調電気信号生成部20へ出力する。すなわち、通信開始前に予め管理プレーンを介して通告されたビットレートに基づき、対応する第4電気信号17-1、17-2及び17-3の内の一つが選択され、電気信号19として変調電気信号生成部20へ出力される。この選択操作は、マルチレートクロック信号抽出装置50の管理者が手動によって行っても、また何らかの機械的あるいは電気的手段によって行っても良い。

電気信号19は、ループフィルタ22に入力されて、時間的に平滑化された強度をもつ第5電気信号23として出力され、基準クロック信号発生器24に入力される。

基準クロック信号発生器24は、入力される第5電気信号23の電圧に比例する周波数の電気信号である、第6電気信号（基準クロック信号）25を出力する機能を有している。このため、基準クロック信号発生器24から出力される第6電気信号（基準クロック信号）25の周波数は、光信号9から抽出される第2電気信号群の位相と、第3電気信号群の位相とが合致するように変化する。この理由を以下に説明する。

基準クロック信号発生器24は、第5電気信号23が0 Vである場合に出力する周波数を40 GHzに設定しておけば、第2電気信号群の位相と第3電気信号群の位相とが合致した場合に、周波数が40 GHzの第6電気信号（基準クロック信号）25を出力する。すなわち、第4電気信号群の信号の値が0 Vとなるためには、変調光信号11から出力される、差周波成分Δfに依存する成分と、基準信号発生器26から出力される基準信号27とが同期する必要がある。

第2電気信号群は第1電気信号13の有する周波数成分のうち(2^n-1)×Δfの周波数成分（主フーリエ周波数成分）だけが濾し取られた信号であり、第1電気信号13は変調光信号11が光電変換器12に入力されて電気信号に変換された信号である。すなわち、第2電気信号15-1は、4Δfの周波数成分だけが濾し取られた信号であり、第2電気信号15-2は、2Δfの周波数成分だけが濾し取られた信号であり、第2電気信号15-3は、Δfの周波数成分だけが濾し取られた信号である。

また、変調光信号11は、光信号9のビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数である。）の周波数に低周波数成分Δfをミキシングして得られた変調電気信号33で変調されて光変調器10から出力された信号である。従って、第2電気信号群の位相に同期するとは、光信号9のビットレート周波数fの1/(2^j-1)の周波数の電気信号の位相に同期することに相当する。

基準クロック信号発生器24から出力される第6電気信号（基準クロック信号）25は、パワー分岐器42によって分岐され、一方はこのPLL系の帰還信号としてミキサー28に入力される。もう一方は抽出されたクロック信号43としてマルチレートクロック信号抽出装置50から出力される。

ミキサー28には、基準クロック信号発生器24から出力される第6電気信号（基準クロック信号）25と、パワー分岐器34を介して基準信号発生器26から出力される周波数Δfの電気信号である第7電気信号35とが入力される。この結果ミキサー28からは、周波数が（40±mΔf）の複数の電気信号成分が合成された第8電気信号（ミキシング電気信号）29が出力される。ここで、mは、1以上の整数であり、上述した整数nとは独立の値である。

第8電気信号29は、通過帯域の中心周波数が(40-Δf)であるバンドパスフィルタ30に入力され、第8電気信号29が有する複数の周波数成分の中から周波数が(40-Δf)の電気信号だけが濾し取られて、第9電気信号（変調電気信号）31として出力される。周波数が(40-Δf)の電気信号である第9電気信号31は、増幅器32で増幅されて第10電気信号33に変換されて、光変調器10に入力される。ここでは、差周波である(40-Δf)を第9電気信号の周波数に選択したが、上述したように、和周波である(40+Δf)を第9電気信号の周波数に選択してもかまわない。

以上説明したことを整理すると、次のようになる。光変調ステップにおいて、光変調器10に入力される制御信号である第10電気信号33に含まれる(40-Δf)の2^n-1逓倍周波数成分である2^n-1(40-Δf)成分と、RZ符号化された光信号9の有する(2^ｎ-1)×(f/2^j-1)成分との差周波である(2^n-1)×Δf成分が抽出される。なぜならば、第1実施例は、f＝160 GHz、j＝3の場合に相当しているから、f/2^j-1が160/2^3-1、すなわち40 GHzに相当し、(2^ｎ-1)×(f/2^j-1)−2^n-1(40-Δf)＝(2^ｎ-1)×40−2^n-1(40-Δf)＝(2^n-1)×Δfとなるからである。

すなわち、光変調器10から出力される変調光信号11には、(2^n-1)×Δfの変調成分が含まれる。この(2^n-1)×Δf成分が、光電変換器12とバンドパスフィルタ部14とによって、周波数が(2^n-1)×Δfの第2電気信号群となって、位相比較部16に入力される。

一方、周波数が(2^n-1)×Δfの第3電気信号群も位相比較部16に入力される。位相比較部16において、この周波数が(2^n-1)×Δf成分の第2電気信号群の位相と周波数が(2^n-1)×Δfの第3電気信号群の位相とを合わせるように、マルチレートクロック信号抽出装置50の電気回路の構成要素が協働して動作する。このことによって、光信号9に含まれるクロック信号と、マルチレートクロック信号抽出装置50から抽出されるクロック信号43の位相を同期させるPLL系回路が形成される。したがって、通信開始前に、予め管理プレートを介して、通告されたビットレートに対応して、クロック信号が抽出できる。

＜第2実施例＞
図2を参照して、この発明の第2実施例であるビットレート検出装置の構成とその動作原理を説明する。図2は、第2実施例のビットレート検出装置とその動作の説明に供するための概略的ブロック構成図である。この発明のビットレート検出装置は、光変調器110、光電変換器112、バンドパスフィルタ部114、変調電気信号生成部120、強度検出部60及びビットレート検出部70を具えている。後の説明の便宜のために、強度検出部60及びビットレート検出部70を具えて構成される装置を、ビットレート検出装置90と呼ぶこともある。
光変調器110は、受信した光信号9のビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とのミキシング信号である変調電気信号133によって、光信号9を変調して変調光信号111として出力する。後述するように、周波数f/(2^j-1)の電気信号は、基準クロック信号発生器124から供給され、周波数Δfの電気信号は、基準信号発生器126から供給される。

光電変換器112には、変調光信号111が入力されて、第1電気信号113に変換されて出力される。変調光信号111及び第1電気信号113には、周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分が含まれている。

バンドパスフィルタ部114は、第1電気信号113から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力するためのj個のバンドパスフィルタを具えている。第2実施例においては、j＝3の場合に相当しているので、第1電気信号113から周波数(2^n-1)×Δf＝2^3-1Δf＝4Δf、周波数(2^n-1)×Δf＝2^2-1Δf＝2Δf、及び周波数(2^n-1)×Δf＝2^1-1Δf＝Δfの3とおりの電気信号成分が第2電気信号群として並列に出力される。第2電気信号群を構成する、第2電気信号115-1、115-2及び115-3のそれぞれの周波数は、4Δf、2Δf及びΔfである。
強度検出部60は、第2電気信号群を構成するjとおりの第2電気信号の強度を検出するためのj個の強度検出器から構成されている。すなわち、強度検出部60は、第2電気信号115-1の強度を検出する強度検出器60-1、第2電気信号115-2の強度を検出する強度検出器60-2、及び第2電気信号115-3の強度を検出する強度検出器60-3を具えて構成されている。

ビットレート検出部70は、入力部72、中央演算処理部（CPU: Central Processing Unit）74及び出力部76を具えている。また、中央演算処理部74は、制御部78、記憶部80、入力パワー比較部82及び出力信号生成部84を具えて構成されている。ビットレート検出部70は、詳細は後述するが、次のような機能を有している。すなわち、予め想定されるｊとおりのビットレートの光信号に対してそれぞれ測定されているjとおりの基準値は、記憶部80に予め記憶させてある。そして、バンドパスフィルタ部114で実行されるバンドパスステップにおいて出力されたjとおりの第2電気信号の強度値を取り込んで、記憶部80に記憶されているjとおりの基準値とそれぞれ比較する。合致する基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートが判定され、検出される。従って、受信器側で受信した光信号のビットレートを検出することが可能となる。

変調電気信号生成部120は、基準クロック信号発生器124と、基準信号発生器126と、ミキサー128と、バンドパスフィルタ130とを具えて構成される。増幅器132は必要に応じて具えることが好ましい。

基準クロック信号発生器124は、光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号125を生成する。第2実施例おいては、f＝160 GHz、j＝3である場合を想定しているので、光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)は、160/(2^3-1) GHz＝160/4 GHz＝40 GHzである。

基準信号発生器126は、周波数Δfの基準信号127を生成する。周波数Δfは、オフセット周波数を意味しており、0.25 GHzに設定してある。

ミキサー128は、基準クロック信号125と基準信号127とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号129を出力する。また、バンドパスフィルタ130は、ミキシング電気信号129をフィルタリングして周波数が((f/(2^j-1))-Δf)の電気信号成分である変調電気信号131を出力する。第2実施例おいては、f＝160 GHz、j＝3である場合を想定しているので、変調電気信号131の周波数((f/(2^j-1))-Δf)は、((f/(2^j-1))-Δf)＝（(160/(2^3-1))-Δf）GHz＝（40-Δf）GHzである。

（ビットレート検出ステップ）
図2及び図3に示すフローチャートを参照して、上述したビットレート検出部70において実行されるビットレート検出ステップについて、説明する。図3は、ビットレート検出ステップのフローチャートである。ビットレート検出ステップは、S1：初期値設定ステップ、S2：測定値取得ステップ、S3：ビットレート判定ステップ、及びS4：ビットレート情報出力ステップ、を具えている。

初期値設定ステップ(S1)は、予め受信することを想定しているｊとおりのビットレート（以後、「基準ビットレート」ということもある。）の光信号（以後、「擬似光信号」ということもある。）に対して、バンドパスフィルタ部114から出力される第2電気信号群の出力強度を測定し、これらの値を基準値として記憶部80に記憶させるステップである。

ここでは、j＝3として、基準ビットレートが、160 Gbit/s、80 Gbit/s、及び40 Gbit/sの3種類の光信号を受信することを想定して説明する。従って、バンドパスフィルタ部114から出力される第2電気信号群を構成する第2電気信号115-1、115-2及び115-3の周波数は、それぞれ、4Δf、2Δf及びΔfである。

まず、ビットレートが160 Gbit/sである擬似光信号に対して、バンドパスフィルタ部114を構成しているバンドパスフィルタ114-1からの出力強度を、強度検出部60を構成する強度検出器60-1によって測定し、その結果が出力信号61-1として出力され、ビットレート検出部70に入力される。擬似光信号としては、基準ビットレートに等しい繰り返し周波数の光パルス列を利用しても良く、また、PRBS（Pseudo Random Binary Sequence）信号等を利用しても良い。

ビットレートが160 Gbit/sである擬似光信号を光変調器110に入力した時に、強度検出部60を構成している強度検出器60-1から出力される出力信号61-1の強度値を、ビットレートが160 Gbit/sである光信号に対する基準値として、記憶部80に記憶させる。同様に、ビットレートが80 Gbit/s及び40 Gbit/sである擬似光信号を光変調器110に入力た時に、得られる出力信号61-2及び出力信号61-3の強度値を、それぞれビットレートが80 Gbit/s及び40 Gbit/sである光信号に対する基準値として、記憶部80に記憶させる。記憶部80には、出力信号61-1、出力信号61-2及び出力信号61-3の強度値(基準値)と、それぞれの出力信号に対応するビットレートと一対一に対応させて記憶させる。

これら基準信号を記憶部80に記憶させる方法は任意である。すなわち、例えば、事前に上記の基準信号の取得実験を行って、その結果得られた出力信号61-1、出力信号61-2及び出力信号61-3の値を、ビットレート検出部70を操作するための操作端末機（図示を省略してある。）を使って、手動で記憶部80に入力しておく方法がある。

測定値取得ステップ(S2)は、受信した光信号に対するバンドパスフィルタからの出力強度を測定するステップである。すなわち、ビットレートが不明である光信号9を光変調器110に入力して、バンドパスフィルタ部114を構成しているバンドパスフィルタ114-1、114-2及び114-3のそれぞれから出力される、第2電気信号115-1、115-2及び115-3の強度を測定するステップである。

第2電気信号115-1、115-2及び115-3の強度は、それぞれ強度検出器60-1、60-2及び60-3で測定されれて、出力信号61-1、61-2及び62-3として出力されて、ビットレート検出部70を構成している入力部72に入力される。

ビットレート判定ステップ(S3)は、測定値である出力信号61-1、61-2及び62-3と、初期値であるビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値とを比較して、合致するビットレートを判別するステップである。

入力部72に入力された、出力信号61-1、出力信号61-2及び出力信号61-3は、中央演算処理装置74の構成要素である記憶部80に記憶されるとともに、入力パワー比較部82に送られる。入力パワー比較部82には、また、制御部78から出力される記憶情報読取信号に従って、記憶部80から、上記ビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値が順に読み出されて送られる。入力パワー比較部82では、入力部72から送られてくる出力信号61-1、出力信号61-2及び出力信号61-3と、記憶部80から送られてくる上記ビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値との比較が行われる。

具体的に説明すると次のようになる。入力部72からは、一定の時間間隔を空けて、出力信号61-1、出力信号61-2及び出力信号61-3を順次入力パワー比較部82に供給される。一方、出力信号61-1が入力パワー比較部82に供給されている間に、制御部78から記憶情報読取信号が記憶部80に送られて、ビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値が順に読み出されて、入力パワー比較部82に送られ、これら基準値と出力信号61-1の値の比較が行われる。同様にして、出力信号61-2及び61-3がそれぞれ入力パワー比較部82に供給されている間に、制御部78から記憶情報読取信号が記憶部80に送られて、それぞれに対してビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値が順に読み出されて、入力パワー比較部82に送られ、これら基準値と出力信号61-2及び61-3のそれぞれの強度値の比較が行われる。

その結果、出力信号61-1、出力信号61-2及び出力信号61-3の強度値の何れかと、ビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値との間で、最もその強度が合致する組み合わせが選択され、ビットレートが判別される。例えば、出力信号61-1の強度値と、160 Gbit/sである光信号に対する基準値とが合致すれば、光信号9のビットレートは、160 Gbit/sであると判定される。同様に、出力信号61-2の強度値と、80 Gbit/sである光信号に対する基準値とが合致すれば、光信号9のビットレートは、80 Gbit/sであると判定される。また、出力信号61-3の強度値と、40 Gbit/sである光信号に対する基準値とが合致すれば、光信号9のビットレートは、40 Gbit/sであると判定される。

ビットレート情報出力ステップ(S4)は、上述のビットレート判定ステップ(S3)で判定されたビットレート情報を出力するステップである。

入力パワー比較部82では、制御部78から記憶部80に送られている記憶情報読取信号のタイミングに合わせて、出力信号61-1、出力信号61-2及び出力信号61-3の何れかと、ビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値の何れかとの間で、強度比較が行われている。両者の信号強度が一致した瞬間も、従って、上記記憶情報読取信号のタイミングに合致している。その結果、入力パワー比較部82からは、両者の信号強度が一致した瞬間にパルス信号が出力信号生成部84に送られるので、出力信号生成部84では、このパルス信号を受信した瞬間を基準にして、ビットレート情報を取得できる。すなわち、ビットレートが不明であった光信号9のビットレートが、160 Gbit/s、80 Gbit/s及び40 Gbit/sのうちのいずれであるか（ビットレート情報）が、入力パワー比較部82から出力信号生成部84に伝えられる。

出力信号生成部84からは、入力パワー比較部82から伝えられた上述のビットレート情報を、電圧の高低等に変換した電気信号として出力部76に伝送される。出力部76からは、出力信号生成部84から伝送されたビットレート情報を利用する他の装置の都合に合わせて、その信号の形態を整えて出力される。例えば、光信号のビットレートが160 Gbit/sである場合には、3つの短パルスからなる信号として出力する。また、ビットレートが80 Gbit/s及び40 Gbit/sである光信号である場合には、それぞれ2つ及び1つの短パルスからなる信号として出力する。

以上説明したように、ビットレート検出部70において、上述のステップS1からステップS4までが実行されて、ビットレートが不明であった光信号9のビットレート情報が、外部に出力される。すなわち、ビットレート検出部70においては、3とおりの第2電気信号115-1、115-2及び115-3の強度値を次々に取り込まれて、記憶部80に記憶されている3とおりのビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値と、それぞれその強度同士が比較される。強度同士が合致する第2電気信号115-1、115-2及び115-3と、ビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sである光信号に対する基準値との組み合わせが見つけ出されて、その合致した基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートが判定され、検出される。

＜第3実施例＞
図4を参照して、この発明の第3実施例であるマルチレートクロック信号抽出装置の構成とその動作原理を説明する。図4は、第3実施例のマルチレートクロック信号抽出装置の概略的ブロック構成図である。

この発明のマルチレートクロック信号抽出装置150は、光変調器10、光電変換器12、バンドパスフィルタ部14、強度検出部60と、ビットレート検出部170と、位相比較部16、ビットレート切替スイッチ18及び変調電気信号生成部20を具えている。このうち、光変調器10、光電変換器12、バンドパスフィルタ部14、位相比較部16、ビットレート切替スイッチ18及び変調電気信号生成部20は、第1実施例のマルチレートクロック信号抽出装置50と共通するので、その説明を省略する。また、変調電気信号生成部20の構成も、第1実施例のマルチレートクロック信号抽出装置50と共通するので、その説明も省略する。

マルチレートクロック信号抽出装置50との相違点は、マルチレートクロック信号抽出装置150が、更に強度検出部60とビットレート検出部170とを具えている点にある。このため、第1実施例マルチレートクロック信号抽出装置50においては、事前に受信する光信号のビットレートが通告された上で、そのビットレートに対応して、ビットレート切替スイッチを操作する必要があった。しかしながら、強度検出部60とビットレート検出部170とを具えることによって、事前に受信する光信号のビットレートが通告されていなくとも、受信する光信号からその光信号のビットレートを検出し、それに基づいてビットレート切替スイッチを操作することで、ビットレートの変更に対応できるようになる。

強度検出部60は、第2実施例のビットレート検出装置90が具える強度検出部60と同一であるので、これについてもその説明を省略する。また、ビットレート検出部170も、第2実施例のビットレート検出装置90が具えるビットレート検出部70と同一であるが、ビットレート検出部170から出力されるビットレート情報に係る出力信号171がビットレート切替スイッチ18に入力される構成となっている点が相違する。これ以外の点については、第2実施例のビットレート検出装置90が具えるビットレート検出部70と同一の構成である。

マルチレートクロック信号抽出装置150にビットレートが不明である光信号が入力されれば、上述したように、ビットレート検出装置90において、そのビットレートが判定され検出される。この結果は、出力部76からビットレート情報に係る出力信号171として出力される。出力信号171は、例えば、受信した光信号のビットレートが160 Gbit/s、80 Gbit/s及び40 Gbit/sであることに対応させて、それぞれ3つ、2つ及び1つの短パルスからなる信号である。

出力信号171によって、受信した光信号のビットレートに応じてビットレート切替スイッチ18が切替えられるので、これによって、光変調器10、光電変換器12、バンドパスフィルタ部14、位相比較部16及び変調電気信号生成部20が協働してPLLが実現する。従って、受信した光信号のビットレートを検出し、かつこのビットレートに応じてクロック信号を抽出することが可能となる。

第1実施例のマルチレートクロック信号抽出装置の概略的ブロック構成図である。 第2実施例のビットレート検出装置とその動作の説明に供するための概略的ブロック構成図である。 ビットレート検出ステップのフローチャートである。 第3実施例のマルチレートクロック信号抽出装置の概略的ブロック構成図である。

符号の説明

10、110：光変調器
12、112：光電変換器
14、114：バンドパスフィルタ部
16：位相比較部
18：ビットレート切替スイッチ
20、120：変調電気信号生成部
22：ループフィルタ
24、124：基準クロック信号発生器（VCO）
26、126：基準信号発生器
28、128：ミキサー
30、130：バンドパスフィルタ
32、132：増幅器
34、36、42、44、46、92、94、96、144、146：パワー分岐器
38、40：2逓倍器
50、150：マルチレートクロック信号抽出装置
60：強度検出部
70、170：ビットレート検出部
72：入力部
74：CPU
76：出力部
78：制御部
80：記憶部
82：入力パワー比較部
84：出力信号生成部
90：ビットレート検出装置

Claims (12)

1. 受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とをミキシングして得られる変調電気信号によって、前記光信号を変調して変調光信号として出力する光変調ステップと、
   前記変調光信号を、第1電気信号に変換する光電変換ステップと、
   前記第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力する第1バンドパスステップと、
   周波数(2^n-1)×Δfの前記第2電気信号群と、基準信号発生器によって発生される周波数Δfの基準信号を2^n-1逓倍して生成されるjとおりの周波数(2^n-1)×Δfの電気信号群である第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較して、jとおりの差成分群を第4電気信号群として並列に出力する位相比較ステップと、
   前記第4電気信号群からひとつの第4電気信号を選択して出力するビットレート切替ステップと、
   該選択された第4電気信号を入力して前記変調電気信号を生成する変調電気信号生成ステップと
   を具えることを特徴とするマルチレートクロック信号抽出方法。
2. 請求項1に記載のマルチレートクロック信号抽出方法であって、
   前記変調電気信号生成ステップが、
   前記選択された第4電気信号を平滑化して第5電気信号に変換して出力する平滑化ステップと、
   前記第5電気信号を入力して、前記光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成する基準クロック信号生成ステップと、
   周波数Δfの基準信号を生成する基準信号生成ステップと、
   前記基準クロック信号と前記基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するミキシングステップと、
   該ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力する第2バンドパスステップと
   を具えることを特徴とするマルチレートクロック信号抽出方法。
3. 受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とをミキシングして得られる変調電気信号によって、前記光信号を変調して変調光信号として出力する光変調ステップと、
   前記変調光信号を、第1電気信号に変換する光電変換ステップと、
   前記第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力する第1バンドパスステップと、
   前記変調電気信号を生成する変調電気信号生成ステップと、
   前記第2電気信号群を構成するjとおりの第2電気信号の強度を検出する第2電気信号強度検出ステップと、
   予め想定されるｊとおりのビットレートの光信号に対してそれぞれ測定されているjとおりの第2電気信号の強度値である基準値と、前記第2電気信号強度検出ステップにおいて出力されるjとおりの第2電気信号の強度値とをそれぞれ比較して、合致する組み合わせを見つけ出し、合致する基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートを判定して検出するビットレート検出ステップと
   を具えることを特徴とするビットレート検出方法。
4. 請求項3に記載のビットレート検出方法であって、
   前記変調電気信号生成ステップが、
   前記光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成する基準クロック信号生成ステップと、
   周波数Δfの基準信号を生成する基準信号生成ステップと、
   前記基準クロック信号と前記基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するミキシングステップと、
   該ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力する第2バンドパスステップと
   を具えることを特徴とするビットレート検出方法。
5. 受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とをミキシングして得られる変調電気信号によって、前記光信号を変調して変調光信号として出力する光変調ステップと、
   前記変調光信号を、第1電気信号に変換する光電変換ステップと、
   前記第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力する第1バンドパスステップと、
   前記第2電気信号群を構成するjとおりの第2電気信号の強度を検出する第2電気信号強度検出ステップと、
   予め想定されるｊとおりのビットレートの光信号に対してそれぞれ測定されているjとおりの第2電気信号の強度値である基準値と、前記第2電気信号強度検出ステップにおいて出力されるjとおりの第2電気信号の強度値とをそれぞれ比較して、合致する組み合わせを見つけ出し、合致する基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートを判定して検出するビットレート検出ステップと、
   周波数(2^n-1)×Δfの前記第2電気信号群と、基準信号発生器によって発生される周波数Δfの基準信号を2^n-1逓倍して生成されるjとおりの周波数(2^n-1)×Δfの電気信号群である第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較して、jとおりの差成分群を第4電気信号群として並列に出力する位相比較ステップと、
   前記第4電気信号群から、前記ビットレート検出ステップで検出されたビットレートに対応するひとつの第4電気信号を選択して出力するビットレート切替ステップと、
   該選択された第4電気信号を入力して前記変調電気信号を生成して出力する変調電気信号生成ステップと
   を具えることを特徴とするマルチレートクロック信号抽出方法。
6. 請求項5に記載のマルチレートクロック信号抽出方法であって、
   前記変調電気信号生成ステップが、
   前記選択された第4電気信号を平滑化して第5電気信号に変換して出力する平滑化ステップと、
   前記第5電気信号を入力して、前記光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成する基準クロック信号生成ステップと、
   周波数Δfの基準信号を生成する基準信号生成ステップと、
   前記基準クロック信号と前記基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するミキシングステップと、
   該ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力する第2バンドパスステップと
   を具えることを特徴とするマルチレートクロック信号抽出方法。
7. 受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とのミキシング信号である変調電気信号によって、前記光信号を変調して変調光信号として出力する光変調器と、
   前記変調光信号を入力して、第1電気信号に変換して出力する光電変換器と、
   前記第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力するためのj個のバンドパスフィルタを具えるバンドパスフィルタ部と、
   周波数(2^n-1)×Δfの前記第2電気信号群と、基準信号発生器によって発生される周波数Δfの基準信号を2^n-1逓倍して生成されるjとおりの周波数(2^n-1)×Δfの電気信号群である第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較して、jとおりの差成分群を第4電気信号群として並列に出力するためのj個の位相比較器を具える位相比較部と、
   前記第4電気信号群からひとつの第4電気信号を選択して出力するビットレート切替スイッチと、
   該選択された第4電気信号を入力して前記変調電気信号を生成する変調電気信号生成部と
   を具えることを特徴とするマルチレートクロック信号抽出装置。
8. 請求項7に記載のマルチレートクロック信号抽出装置であって、
   前記変調電気信号生成部が、
   前記選択された第4電気信号を平滑化して第5電気信号に変換して出力するループフィルタと、
   前記第5電気信号を入力して、前記光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成する基準クロック信号発生器と、
   周波数Δfの基準信号を生成する基準信号発生器と、
   前記標準クロック信号と前記基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するミキサーと、
   該ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力するバンドパスフィルタと
   を具えることを特徴とするマルチレートクロック信号抽出装置。
9. 受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とのミキシング信号である変調電気信号によって、前記光信号を変調して変調光信号として出力する光変調器と、
   前記変調光信号を入力して、第1電気信号に変換して出力する光電変換器と、
   前記第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力するためのj個のバンドパスフィルタを具えるバンドパスフィルタ部と、
   前記変調電気信号を生成する変調電気信号生成部と、
   前記第2電気信号群を構成するjとおりの第2電気信号の強度を検出するためのj個の強度検出器からなる強度検出部と、
   予め想定されるｊとおりのビットレートの光信号に対してそれぞれ測定されているjとおりの第2電気信号の強度値である基準値と、前記強度検出部において出力されるjとおりの第2電気信号の強度値とをそれぞれ比較して、合致する組み合わせを見つけ出し、合致する基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートを判定して検出するビットレート検出部と
   を具えることを特徴とするビットレート検出装置。
10. 請求項9に記載のビットレート検出装置であって、
    前記変調電気信号生成部が、
    前記光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成する基準クロック信号発生器と、
    周波数Δfの基準信号を生成する基準信号発生器と、
    前記基準クロック信号と前記基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するミキサーと、
    該ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力するバンドパスフィルタと、
    を具えることを特徴とするビットレート検出装置。
11. 受信可能な光信号の最大ビットレート周波数fの1/(2^j-1)（ただし、jは1以上の整数とする。）の周波数f/(2^j-1)の電気信号と周波数Δfの電気信号とのミキシングである変調電気信号によって、前記光信号を変調して変調光信号として出力する光変調器と、
    前記変調光信号を入力して、第1電気信号に変換して出力する光電変換器と、
    前記第1電気信号から周波数(2^n-1)×Δf（ただし、nは1からjまでの正の整数とする。）のjとおりの電気信号成分を抽出して第2電気信号群として並列に出力するためのバンドパスフィルタ部と、
    前記第2電気信号群を構成するjとおりの第2電気信号の強度を検出する強度検出部と、
    予め想定されるｊとおりのビットレートの光信号に対してそれぞれ測定されているjとおりの第2電気信号の強度値である基準値と、前記強度検出部において出力されるjとおりの第2電気信号の強度値とをそれぞれ比較して、合致する組み合わせを見つけ出し、合致する基準値に対応するビットレートが、受信した光信号のビットレートであるとして、そのビットレートを判定して検出するビットレート検出部と、
    周波数(2^n-1)×Δfの前記第2電気信号群と、基準信号発生器によって発生される周波数Δfの基準信号を2^n-1逓倍して生成されるjとおりの周波数(2^n-1)×Δfの電気信号群である第3電気信号群の、互いの周波数の等しい電気信号同士の位相を比較して、jとおりの差成分群を第4電気信号群として並列に出力するためのj個の位相比較器を具える位相比較部と、
    前記第4電気信号群から、前記ビットレート検出部で検出されたビットレートに対応するひとつの第4電気信号を選択して出力するビットレート切替スイッチと、
    該第4電気信号を入力して前記変調電気信号を生成する変調電気信号生成部と
    を具えることを特徴とするマルチレートクロック信号抽出装置。
12. 請求項11に記載のマルチレートクロック信号抽出装置であって、
    前記変調電気信号生成部が、
    前記選択された第4電気信号を平滑化して第5電気信号に変換して出力するループフィルタと、
    前記第5電気信号を入力して、前記光信号のビットレートとして受信可能な最小のビットレートに対応する周波数f/(2^j-1)の基準クロック信号を生成する基準クロック信号発生器と、
    周波数Δfの基準信号を生成する基準信号発生器と、
    前記標準クロック信号と前記基準信号とをミキシングして両者の周波数の和周波信号もしくは差周波信号であるミキシング電気信号を出力するミキサーと、
    該ミキシング電気信号をフィルタリングして周波数が、((f/2^j-1)+Δf)および((f/2^j-1)-Δf)のいずれか一方の電気信号成分である変調電気信号を出力するバンドパスフィルタと
    を具えることを特徴とするマルチレートクロック信号抽出装置。

Images