KR20090121193A - Method of manufacturing circuit substrate - Google Patents
Method of manufacturing circuit substrate Download PDFInfo
- Publication number
- KR20090121193A KR20090121193A KR1020090028832A KR20090028832A KR20090121193A KR 20090121193 A KR20090121193 A KR 20090121193A KR 1020090028832 A KR1020090028832 A KR 1020090028832A KR 20090028832 A KR20090028832 A KR 20090028832A KR 20090121193 A KR20090121193 A KR 20090121193A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- circuit
- circuit element
- hole
- hole electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Examining Or Testing Airtightness (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
본 발명은, 회로 기판의 제조 방법에 관한 것으로, 특히, 회로 기판에 다수개의 회로 소자 재치 영역을 형성하고, 각 회로 소자 재치 영역의 주위에 다수개의 쓰루홀 전극을 형성하고, 쓰루홀 전극의 일단을 레지스트층으로 덮고, 회로 기판을 가압하여 압력 변화를 측정하고, 쓰루홀 전극에 연속해 있는 레지스트층에 핀홀 등이 있는지의 여부를 검사한 후에 회로 기판에 보호 수지층을 부착하는 회로 기판의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a circuit board, and in particular, a plurality of circuit element placement regions are formed on a circuit board, a plurality of through hole electrodes are formed around each circuit element placement region, and one end of the through hole electrode is formed. To the circuit board, and pressurizes the circuit board to measure the pressure change, examines whether there is a pinhole or the like in the resist layer continuous to the through-hole electrode, and then attaches the protective resin layer to the circuit board. It is about a method.
최근, 회로 기판의 제조 방법으로서 다수개의 반도체 소자 등의 회로 소자를 밀접하여 내장하고, 보호 수지로 일괄 몰드하고 나서 다이싱하여 분할하는 재료 절약형의 제조 방법이 주류로 되어 오고 있다.In recent years, as a manufacturing method of a circuit board, the material-saving manufacturing method which has integrated circuit elements, such as many semiconductor elements, closely mold | disconnects, and dices and divides them into a protective resin has become the mainstream.
이러한 회로 기판의 검사 방법으로서는, 목시 검사에 의한 방법이 일반적이며, 확대경을 통하여 기판의 패턴 형상을 목시하면서 기판 상의 핀홀이나 버어 등의 결함을 검출하는 방법이나, 기판 전체에 광원을 쬐어 버어나 핀홀 등의 결함 부분으로부터 새어나오는 광의 유무로 결함을 검출하는 방법이 주로 행하여지고 있다.As a test method of such a circuit board, the method by visual inspection is common, The method of detecting defects, such as a pinhole and a burr, on the board | substrate, visually seeing the pattern shape of a board | substrate through a magnifying glass, or illuminating a light source to the whole board | substrate, or pinhole. The method of detecting a defect with or without the light leaking out from the defect part of this etc. is mainly performed.
또한, 미리 등록한 양품의 패턴과 매칭시키면서 결함의 유무를 검사하는 광학적인 패턴 검사 방법도 있다.There is also an optical pattern inspection method for inspecting the presence or absence of a defect while matching a pattern of a good product registered in advance.
특허 문헌 1에는, 기판 상에 광을 조사하여 그 기판 상의 이물, 결함(핀홀)등을 검출하는 이물 및 결함 검사 장치가 개시되어 있다. 이물 및 결함 검사 장치는, 기판에 대하여 광축을 기울인 입사광을 조사하는 광원과, 기판으로부터의 반사광을 집광하는 대물 렌즈와, 기판면의 반사점과 광학적으로 공액한 위치에 배치된 핀홀과, 그 핀홀을 통과한 반사광을 검출하는 광학 검출 소자와, 기판의 법선에 대하여 광축을 기울인 방향인 X축 방향으로 기판을 이동 또는 입사광을 스캔시키는 기구로 구성된다. 광원으로부터의 입사광을 X축 방향으로 이동시키면서 기판에 조사하여, 기판 상에 존재하는 이물 또는 결함에 의해 반사되는 반사광을 광학 검출 소자에 의해 검출하여, 이물 또는 결함의 검출을 행하고 있다.Patent Document 1 discloses a foreign material and a defect inspection device that irradiate light onto a substrate to detect foreign matter, defects (pinholes), and the like on the substrate. The foreign material and defect inspection apparatus includes a light source for irradiating incident light having an optical axis tilted with respect to a substrate, an objective lens for collecting reflected light from the substrate, a pinhole disposed at a position optically conjugated with a reflection point on the substrate surface, and the pinhole. The optical detection element which detects the reflected light which passed, and the mechanism which scans incident light or moves a board | substrate to the X-axis direction which is the direction which inclined the optical axis with respect to the normal line of a board | substrate. The incident light from the light source is irradiated onto the substrate while moving in the X-axis direction, and the reflected light reflected by the foreign matter or defect present on the substrate is detected by the optical detection element to detect the foreign matter or the defect.
[특허 문헌 1] 일본 특개 2005-300395호 공보 [Patent Document 1] Japanese Patent Application Laid-Open No. 2005-300395
그러나, 종래의 회로 기판의 제조 방법에서의 회로 기판의 검사 방법에서는, 목시에 의한 인적인 검사이기 때문에, 검사 누락이 발생한다. 또한, 검사 대상의 미세화, 복잡화에 의해 작업 시간은 증가하고, 작업 효율은 저하되는 문제점이 있다.However, in the inspection method of the circuit board in the conventional manufacturing method of the circuit board, inspection omission occurs because it is a human inspection by visual observation. In addition, there is a problem that the work time increases due to the miniaturization and complexity of the inspection target, and the work efficiency decreases.
또한, 광학적인 패턴 검사 방법에서는, 전술한 문제점은 해소할 수 있었지만, 사전에 양품의 패턴을 등록해 둘 필요가 있어, 검사 대상의 종류가 증가함에 따라서 사전 처리의 수고는 증가하는 문제점이 있다.In addition, in the optical pattern inspection method, the above-mentioned problem can be solved, but it is necessary to register a pattern of good products in advance, and there is a problem that the labor of pre-processing increases as the kind of inspection object increases.
또한, 이물 및 결함 검사 장치에서는, 기판 상을 조사하면서 이동하여, 이물 또는 결함에 의한 반사광을 검출하여 인식하기 때문에, 광을 반사하지 않는 미소한 핀홀의 경우에는 반사광을 검출할 수 없는 문제점이 있었다.In addition, since the foreign material and defect inspection apparatus moves while irradiating the substrate and detects and recognizes the reflected light caused by the foreign matter or defect, there is a problem that the reflected light cannot be detected in the case of a minute pinhole that does not reflect light. .
그리고, 회로 기판의 결함이 확실하게 검출되지 않음으로써, 회로 소자를 내장하여 보호 수지층을 퍼팅하였을 때에, 회로 장치의 이면 전극측으로 보호 수지가 유입되어 이면 전극에 부착되어, 납땜을 행할 수 없어 접속 불량을 발생시키고 있었다.And since the defect of a circuit board is not detected reliably, when putting a protective resin layer incorporating a circuit element, a protective resin flows in to the back electrode side of a circuit apparatus, adheres to a back electrode, it cannot connect and can not be soldered It was causing a defect.
특히, 회로 소자의 미세화에 수반하여 회로 기판에 실장되는 소자수는 비약적으로 증가하고 있어, 검사 대상의 회로 기판의 크기에 관계없이, 단시간에 확실하게 회로 기판의 양부를 검사할 수 있는 방법이 요망되고 있었다.In particular, with the miniaturization of circuit elements, the number of elements to be mounted on a circuit board has increased dramatically, and a method capable of reliably inspecting the quality of a circuit board in a short time regardless of the size of the circuit board to be inspected is desired. It was.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 회로 기판에 다수개의 회로 소자 재치 영역을 배열하고, 그 회로 소자 재치 영역의 주변에 다수의 쓰루홀 전극을 형성하고, 상기 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고, 상기 회로 기판을 가압하여 압력의 변화를 측정하고, 상기 레지스트층의 상기 쓰루홀 전극에 연속해 있는 벗겨짐, 깨짐, 혹은 핀홀 등의 결함의 유무를 검출하고, 상기 결함이 없는 상기 회로 기판에 회로 소자를 내장하고, 상기 회로 소자를 피복하는 보호 수지층을 부착하고, 상기 레지스트층으로부터 상기 쓰루홀 전극으로의 상기 보호 수지의 유입을 방지함으로써 해결하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a plurality of circuit element placing regions are arranged on a circuit board, a plurality of through hole electrodes are formed around the circuit element placing region, and at least one end of the through hole electrodes is resisted. Covering the layer, pressurizing the circuit board to measure the change in pressure, detecting the presence of defects such as peeling, cracking, or pinhole continuous to the through hole electrode of the resist layer, the circuit without the defect This is solved by embedding a circuit element in a substrate, attaching a protective resin layer covering the circuit element, and preventing the protective resin from flowing into the through hole electrode from the resist layer.
또한, 본 발명에서는, 상기 압력의 변화를 측정할 때에는, 상기 회로 기판의 상면 및 하면을 협지하여 기밀실을 형성하고, 상기 기밀실의 상측으로부터 가압한 공기를 보내어 일정 시간 유지하고, 상기 기밀실의 상측과 하측의 차압을 측정하는 것을 특징으로 한다.In the present invention, when measuring the change in the pressure, the upper and lower surfaces of the circuit board are sandwiched to form an airtight chamber, and the air pressurized from the upper side of the airtight chamber is kept for a certain time, and the upper and lower sides of the airtight chamber are It is characterized by measuring the differential pressure on the lower side.
또한, 본 발명에서는, 상기 기밀실의 상측으로부터 상기 기밀실의 하측으로의 리크압이 5㎩ 이하인 것을 양품으로 판정하는 것을 특징으로 한다.Moreover, in this invention, it is determined by the good goods that the leak pressure from the upper side of the said airtight chamber to the lower side of the said airtight chamber is 5 kPa or less.
또한, 본 발명에서는, 상기 회로 소자로서 수광 소자를 이용하고, 상기 보호 수지층으로서는 투명한 에폭시 수지를 이용하는 것을 특징으로 한다.In the present invention, a light receiving element is used as the circuit element, and a transparent epoxy resin is used as the protective resin layer.
본 발명에 따르면, 회로 기판에 형성된 회로 소자 재치 영역의 주변의 다수의 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고, 회로 기판을 가압하여 압력의 변화를 측정함으로써, 쓰루홀 전극에 연속해 있는 레지스트층에 벗겨짐, 깨짐, 혹은 핀홀 등의 결함이 있는지 없는지를 검출할 수 있다. 이에 의해, 회로 기판의 결함의 유무를 단시간에 확실하게 검사할 수 있고, 결함이 없는 회로 기판에 대해서만 회로 소자를 내장한 후에 회로 소자를 피복하는 보호 수지층을 부착시키므로, 레지스트층의 결함으로부터 쓰루홀 전극으로 보호 수지층이 유입되는 것을 방지할 수 있다.According to the present invention, a resist continuous to the through-hole electrode by covering at least one end of the plurality of through-hole electrodes around the circuit element placement region formed on the circuit board with a resist layer and pressing the circuit board to measure the change in pressure. It is possible to detect whether the layer is flawed, cracked, or has a defect such as a pinhole. Thereby, the presence or absence of a defect of a circuit board can be reliably examined in a short time, and since the protective resin layer which coat | covers a circuit element is affixed only after a circuit element is built in only a circuit board with no defect, it is possible to carry out the defect of a resist layer. It is possible to prevent the protective resin layer from flowing into the hall electrode.
그리고, 광의 반사로 핀홀을 검사하는 방법에서는 검출할 수 없었던 10㎛ 이하의 미소한 핀홀조차도 용이하게 검출할 수 있어, 광학적인 패턴 검사 방법의 매칭의 처리도 불필요하므로, 미리 패턴을 등록할 필요가 없어 작업의 수고도 감소한 다고 하는 이점이 있다.In addition, even a minute pinhole of 10 µm or less that could not be detected by the method of inspecting the pinhole by the reflection of light can be easily detected, and the process of matching the optical pattern inspection method is unnecessary, so the pattern needs to be registered in advance. There is an advantage that the labor of work is reduced.
또한, 압력의 변화의 측정은, 회로 기판의 상면 및 하면을 협지하여 기밀실을 형성하고, 기밀실의 상측으로부터 가압된 공기를 보내어, 일정 시간 유지한 후의 기밀실의 상측과 하측의 차압을 측정하는 것이다. 이에 의해, 다수개의 쓰루홀 전극 상에 접착한 레지스트층의 결함의 유무를 순시로 검사할 수 있으므로, 다수개의 회로 소자 재치 영역을 형성한 회로 기판의 양품을 1회의 측정으로 확실하게 검사할 수 있는 이점이 있다.In addition, the measurement of the change of pressure forms the airtight chamber by clamping the upper surface and the lower surface of a circuit board, and sends the pressurized air from the upper side of the airtight chamber, and measures the differential pressure of the upper side and the lower side of the airtight chamber after hold | maintaining for a fixed time. Thereby, the presence or absence of the defect of the resist layer adhering on the many through-hole electrodes can be checked in an instant, and the goodness of the circuit board which provided the several circuit element mounting area can be reliably examined by one measurement. There is an advantage.
또한, 기밀실의 상측으로부터 기밀실의 하측으로의 리크압이 5㎩ 이하인 기판을 양품으로 판정할 수 있다. 이에 의해, 회로 기판에 생긴 10㎛ 이하의 아주 작은 결함조차도 확실하게 검출되므로, 회로 소자를 피복하는 보호 수지층을 부착하는 공정에서 보호 수지층이 쓰루홀 전극 내로 유출되어 외부 전극에 부착되어 불량을 일으키는 것을 미연에 방지할 수 있다.Moreover, the board | substrate whose leak pressure from the upper side of an airtight chamber to the lower side of an airtight chamber is 5 kPa or less can be judged as good products. As a result, even the smallest defects of 10 μm or less formed on the circuit board are reliably detected, so that in the process of attaching the protective resin layer covering the circuit element, the protective resin layer flows into the through-hole electrode and adheres to the external electrode to prevent defects. It can be prevented beforehand.
또한 본 발명의 제조 방법에서는, 회로 소자로서 수광 소자를 이용하고, 보호 수지층으로서는 투명한 에폭시 수지를 이용할 수 있다. 이에 의해, 종래의 제조 방법에서는 핀홀 등의 결함은 모두 발견되지 않고, 또한 피복 시에 결함 부분으로부터 유입된 투명한 에폭시 수지의 발견도 할 수 없기 때문에 수광 소자의 불량을 제로로 할 수 없었지만, 전술한 제조 방법을 이용함으로써 양품의 회로 기판만을 이용한 수광 소자의 제조가 가능하게 되고, 보호 수지층에 투광성이 양호한 투명한 에폭시 수지를 이용하여도 결함으로부터의 유입의 우려는 없기 때문에, 양품의 수광 소자만을 제공할 수 있다.Moreover, in the manufacturing method of this invention, a light receiving element is used as a circuit element, and a transparent epoxy resin can be used as a protective resin layer. As a result, in the conventional manufacturing method, no defects such as pinholes are found and no transparent epoxy resin introduced from the defect portion at the time of coating cannot be found. By using the manufacturing method, it is possible to manufacture light-receiving elements using only good-quality circuit boards, and there is no fear of inflow from defects even when a transparent epoxy resin having good translucency is used for the protective resin layer, so only good-quality light-receiving elements are provided. can do.
이하에, 도 1 내지 도 5를 참조하여, 본 발명의 실시 형태를 설명한다.EMBODIMENT OF THE INVENTION Below, embodiment of this invention is described with reference to FIGS.
우선, 도 1 및 도 2에 본 발명의 제조 방법에 의한 회로 기판을 도시한다. 도 1은 그 상면도이고, 도 2의 (A)는 표면의 일부 확대도이며, 도 2의 (B)는 이면의 일부확대도이다.First, the circuit board by the manufacturing method of this invention is shown to FIG. 1 and FIG. FIG. 1 is a top view thereof, FIG. 2A is a partially enlarged view of the surface, and FIG. 2B is a partially enlarged view of the back surface.
본 실시 형태의 회로 기판(1)은, 절연 기판(10)과, 도전 패턴(13)과, 본딩 패드(14)와, 회로 소자 재치 영역(15)과, 쓰루홀 전극(16)과, 레지스트층(18)과, 보호 수지층(20)으로 구성된다.The circuit board 1 of the present embodiment includes an
절연 기판(10)은, FR4(에폭시드 직물 글래스 포), BT(비스말레이미드 트리아진) 수지로 이루어지는 기판, 글래스 에폭시 기판, 글래스 폴리이미드 기판 등이다. 본 실시 형태에서는 일례로서 BT 수지로 이루어지는 기판을 이용한다. 절연 기판(10)의 두께는 예를 들면 0.5㎜ 정도이다.The insulated
절연 기판(10)의 양면에는 제1 도전박(11) 및 제2 도전박(12)이 접착제로 압착되어 접착된다. 제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭 가능한 금속이면 된다. 본 실시 형태에서는, 구리로 이루어지는 금속박을 채용하였다. 이들은 배선의 일부를 구성한다.The first
즉, 이들의 막 두께는, 배선으로서 필요한 두께가 선택된다. 배선의 두께는, 실장되는 회로 소자의 전류 용량 등에 의해 임의로 결정할 수 있다. 제1 도전박(11)과 제2 도전박(12)의 막 두께는 동등하며, 예를 들면 9㎛∼35㎛의 범위에서 선택되고, 여기서는 18㎛이다.That is, as these film thicknesses, the thickness required as wiring is selected. The thickness of the wiring can be arbitrarily determined by the current capacity of the circuit element to be mounted. The film thickness of the 1st
도전 패턴(13)은, 제1 도전박(11) 및 제2 도전박(12)을 소정의 형상으로 에칭하여 형성되며, 중앙부에 회로 소자 재치 영역(15)을 형성하고, 이 회로 소자 재치 영역(15)을 둘러싸도록 각 변에 근접하여 본딩 패드(14)를 형성하고, 본딩 패드(14)로부터 후술하는 쓰루홀 전극(16)까지 곡절하여 연장되는 배선로(13a)를 형성하고 있다.The
쓰루홀 전극(16)은, 절연 기판(10) 상에 다수개 행렬 형상으로 배열된 회로 소자 재치 영역(15)을 포함하는 개별 회로 장치(21)의 주변에 다수개가 배치되어 있다. 이 쓰루홀 전극(16)은 절연 기판(10)에 쓰루홀을 형성하고 그 내면을 쓰루홀 도금하여 제1 도전박(11) 및 제2 도전박(12)을 접속하도록 형성되며, 개별 회로 장치의 외부 전극을 구성한다. 또한, 개별 회로 장치(21)란, 도면에 도시한 바와 같이, 회로 소자 재치 영역(15)을 포함하여 쓰루홀 전극(16)에 의해 사방이 둘러싸여진 내측을 가리키고 있다.The through-
레지스트층(18)은, 쓰루홀 전극(16) 상을 덮도록 부착되어, 쓰루홀 전극으로의 수지 등의 유입을 방지하는 역할을 갖는다. 레지스트층(18)으로서는 드라이 필름 레지스터가 이용된다.The resist
회로 소자 재치 영역(15) 상에는, 수광 소자 등의 회로 소자(19)가 고착되고, 절연 기판(10) 상의 예정된 위치에 다수개 배치된다.On the circuit
보호 수지층(20)은, 절연 기판(10) 전체에 회로 소자(19)와 본딩 와이어를 보호하기 위해서 부착된다. 또한, 보호 수지층(20)으로서는, 수광 소자를 형성하는 경우에는 광이 통과할 수 있도록 투명 에폭시 수지 등을 이용한다.The
다음으로, 실장 기판의 패턴에 대해서 설명한다.Next, the pattern of a mounting board is demonstrated.
도 1에 도시한 회로 기판(1)은, 구체적으로 150㎜×100㎜의 글래스 에폭시 기판(10)을 이용한다. 주변에는 위치 정렬 구멍(2)이 복수 형성되고, 내부에는 행렬 형상으로 다수의 개별 회로 장치가 배치된다.As the circuit board 1 shown in FIG. 1, the
본 실시 형태에서는 일례로서, 개별 회로 장치(21)를 13행×12열의 행렬 형상으로 배치한다. 이에 의해,1매의 회로 기판(1)에서는, In this embodiment, as an example, the
12×13=156개12 × 13 = 156
의 개별 회로 장치를 취할 수 있다. 또한, 쓰루홀 전극(16)은 1개의 개별 회로 장치에 대하여, 세로로 7개, 가로로 8개를 배열한다. 이에 의해,1매의 회로 기판(1)의 행 방향으로는Can take individual circuit devices. In addition, the through-
(7개×12)×(13행+1))=1,176개(7 × 12) × (13 rows + 1)) = 1,176
의 쓰루홀 전극(16)이 배치되어 있고, 열 방향으로는Through-
(8개×13)×(12열+1))=1,352개(8 × 13) × (12 rows + 1)) = 1,352
의 쓰루홀 전극(16)이 배치되어 있어, 전부해서 2,528개의 쓰루홀 전극이 배치되어 있다. 또한, 도 1에서는 실제의 개수보다도 적게 간략화하여 도시하고 있다.Through-
다음으로, 도 2의 (A)에 회로 기판(1)의 표면 확대도를 나타낸다. 각 개별 회로 장치(21)의 크기는, 예를 들면 8㎜×6㎜로 매우 미소하다. 인접하는 각 개별 회로 장치(21)와는 쓰루홀 전극(16)을 공유한다.Next, the enlarged view of the surface of the circuit board 1 is shown to FIG. 2 (A). The size of each
본딩 패드(14)는 회로 소자 재치 영역(15)의 각 변을 근접하여 둘러싸고, 배선로(13a)보다 폭 넓게 형성된다.The
도전 패턴(13)은, 본딩 패드(14)와 본딩 패드(14)로부터 쓰루홀 전극(16)까지를 곡절하여 연장되는 배선로(13a)로 이루어진다.The
회로 소자 재치 영역(15)은, 재치되는 회로 소자(19)에 따라서 적절히 설계되지만, 예를 들면 3.5㎜×3.5㎜로 형성된다.Although the circuit
쓰루홀 전극(16)은, 회로 소자 재치 영역(15)을 포함하는 개별 회로 장치의 주변을 둘러싸서 형성된다. 쓰루홀 전극(16)은 라우터 등에 의해 직경 0.5㎜로 형성된다.The through
레지스트층(18)은, 회로 소자 재치 영역(15)을 둘러싸서 쓰루홀 전극(16) 상에 접착된다. 제1 도전박(11) 및 제2 도전박(12)을 레지스트층(18)으로 피복하고, 제1 도전박(11)에는 도 2의 (A)에 도시한 패턴을 노광 현상하고, 남은 레지스트층을 마스크로 하여 에칭을 행한다. 예를 들면, 레지스트층(18)의 폭은 1.5㎜이고, 두께는 55㎛이다. 또한, 노광 현상 시에 미세한 먼지 등이 노광면에 있으면 그것이 핀홀의 원인으로 된다. 10㎛ 이하의 핀홀의 경우에는, 광조차도 통과시키지 않으므로, 종래의 검사 방법에서는 핀홀을 발견할 수 없어, 결함을 빠뜨리고 있었다.The resist
또한, 도 2의 (B)에 회로 기판(1)의 이면 확대도를 나타낸다. 쓰루홀 전극(16)과 쓰루홀 전극에 접속된 이면 전극으로 되는 도전 패턴(13)의 일부를 남기고, 절연 기판(10)은 노출되어 있다.2B is an enlarged view of the back surface of the circuit board 1. The insulating
계속해서, 도 3을 참조하여 본 발명의 회로 기판의 제조 방법에 이용하는 회로 기판의 검사 방법에 대해서 설명한다.Next, with reference to FIG. 3, the test method of the circuit board used for the manufacturing method of the circuit board of this invention is demonstrated.
도 3에 본 발명의 회로 기판의 검사를 행하는 검사기의 단면도를 나타낸다.3 is a cross-sectional view of a tester for inspecting a circuit board of the present invention.
검사기(30)는 상측 케이스(31)와 하측 케이스(32)로 기밀실(33)을 구성하고, 양자 사이에 회로 기판(1)을 협지하고, 양자에 대향하여 설치한 가스켓(34)으로 기밀을 유지한다. 상측 케이스(31)에는 가압 구멍이 형성되고, 가압된 공기가 기밀실(33)의 상측에 공급되어 있다. 기밀실(33)의 상측과 하측의 차압을 차압계(35)로 측정하고 있다.The
이러한 검사기(30)에는, 회로 기판(1)이 레지스트층(18)으로 덮여진 쓰루홀 전극(16)측을 하측으로 향하게 하여 회로 기판(1)의 종단부를 검사기 사이에 끼운다. 회로 기판(1) 상의 모든 개별 회로 장치가 검사기(30)의 기밀실(33)에 저장된 후, 기밀실(33)의 상측으로부터 가압된 공기가 보내어져, 기밀실(33)의 상측의 압력이 오른다. 또한, 기밀실(33)의 하측은 회로 기판(1)에 의해 차단되므로 가압은 되지 않고, 기밀실(33)의 상측과 하측에서 소정의 기압차가 유지되고, 이것을 차압계(35)로 측정한다.In the
그런데, 쓰루홀 전극(16)에 연속해 있는 레지스트층(18)에 벗겨짐이나 깨짐, 핀홀 등의 결함이 존재하는 경우에는, 그들 결함 부분으로부터 공기가 기밀실(33)의 하측에 리크한다. 그 때문에, 기밀실(33)의 상측의 공기가 결함부를 통하여 기밀실(33)의 하측으로 단숨에 유입되기 때문에, 기밀실(33)의 상측과 하측의 압력차가 급감한다. 이에 의해, 광조차도 통과시키지 않는 미세한 결함을 확실하게 순시로 검출할 수 있다.By the way, when defects, such as peeling, a crack, a pinhole, etc. exist in the resist
구체적으로는, 기밀실(33)의 상측에 일정 시간 가압한 상태를 유지한 후, 기밀실(33)의 상측과 하측의 차압을 차압계(35)로 계측한다. 차압이 200㎩(파스칼) 이고 30초간에서 5㎩ 이상 리크가 있는 경우에는, 명백하게 레지스트층(18)에 결함이 생겨 있기 때문에 회로 기판(1)은 불량으로 판정되고, 이 이후의 공정에서는 일절 사용되지 않는다.Specifically, after maintaining the pressurized state on the upper side of the
한편,리크가 30초간에서 5㎩ 이하인 경우에는, 레지스트층(18)에 결함이 없는 양품의 회로 기판(1)으로 판정된다.On the other hand, when the leak is 5 kPa or less in 30 seconds, it is determined that the good quality circuit board 1 has no defect in the resist
계속해서, 도 4 및 도 5를 참조하여 본 발명의 회로 기판의 제조 방법에 대하여 설명한다.Subsequently, the manufacturing method of the circuit board of this invention is demonstrated with reference to FIG. 4 and FIG.
본 발명의 제조 방법은, 회로 기판에 다수개의 회로 소자 재치 영역을 배열하고, 그 회로 소자 재치 영역의 주변에 다수의 쓰루홀 전극을 형성하고, 상기 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고, 상기 회로 기판을 가압하여 압력의 변화를 측정하고, 상기 레지스트층의 상기 쓰루홀 전극에 연속해 있는 벗겨짐, 깨짐, 혹은 핀홀 등의 결함의 유무를 검출하고, 상기 결함이 없는 상기 회로 기판에 상기 회로 소자를 내장하고, 상기 회로 소자를 피복하는 보호 수지층을 부착하고, 상기 레지스트층으로부터 상기 쓰루홀 전극으로의 상기 보호 수지의 유입을 방지함으로써 구성된다.In the manufacturing method of the present invention, a plurality of circuit element placing regions are arranged on a circuit board, a plurality of through hole electrodes are formed around the circuit element placing region, and at least one end of the through hole electrodes is covered with a resist layer, Pressurizing the circuit board to measure a change in pressure, detecting the presence of defects such as peeling, cracking, or pinhole continuous to the through-hole electrode of the resist layer, and detecting the defect on the circuit board without the defect. And a protective resin layer covering the circuit element, and preventing the inflow of the protective resin from the resist layer to the through-hole electrode.
본 발명의 제1 공정은, 도 4의 (A)에 도시한 바와 같이, 양면에 구리 등의 제1 도전박(11) 및 제2 도전박(12)을 점착한 절연 기판(10)을 준비한다.In the first step of the present invention, as shown in Fig. 4A, an insulating
절연 기판(10)으로서는, 글래스 에폭시 기판 또는 글래스 폴리이미드 기판을 이용하는 것이 바람직하지만, 경우에 따라서는 불소 기판, 글래스 PPO 기판 또는 세라믹 기판 등을 채용하여도 된다. 또한, 플렉시블 시트, 필름 등이어도 된다. 본 형태에서는, 두께 0.5㎜의 글래스 에폭시 기판을 채용하였다.It is preferable to use a glass epoxy substrate or a glass polyimide substrate as the insulating
제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭이 가능한 금속이면 된다. 본 형태에서는, 구리로 이루어지는 금속박을 채용하고, 이들은 배선의 일부를 구성한다. 즉, 배선의 두께는, 실장되는 회로 소자의 전류 용량 등에 의해 임의로 결정할 수 있다. 제1 도전박(11) 및 제2 도전박(12)의 막 두께는 동등하며, 예를 들면 18㎛ 정도이다.As the 1st
본 발명의 제2 공정은, 도 4의 (B)에 도시한 바와 같이, 절연 기판 및 도전박을 관통하는 쓰루홀을 예정된 위치에 형성하는 것에 있다.As shown in FIG. 4B, the second step of the present invention is to form a through hole penetrating the insulating substrate and the conductive foil at a predetermined position.
본 공정에서는, 쓰루홀 전극(16)을 형성하기 위한 쓰루홀(16a)이, NC 공작기를 이용하여 드릴 등으로 제1 도전박(11), 제2 도전박(12) 및 절연 기판(10)을 관통하여 뚫어진다. 쓰루홀(16a)은, 도 2의 (A)에서 도시한 회로 소자 재치 영역(15)을 포함하는 개별 회로 장치의 주변에 다수개가 배치되고, 예를 들면 쓰루홀의 직경은 0.5㎜로 형성된다.In this step, the through hole 16a for forming the through
구체적으로는, 행 방향으로 1,176개, 열 방향으로는 1,352개가 배치되어 있어, 전부해서 2,528개의 쓰루홀 전극(16)이 1매의 회로 기판(1)에 형성된다.Specifically, 1,176 in the row direction and 1,352 in the column direction are arranged, and a total of 2,528 through-
본 발명의 제3 공정은, 도 4의 (C)에 도시한 바와 같이, 쓰루홀을 쓰루홀 도금에 의해 전기적으로 접속하는 쓰루홀 전극을 형성하는 것에 있다.A third step of the present invention is to form a through hole electrode that electrically connects the through hole by through hole plating, as shown in Fig. 4C.
본 공정에서는, 전체를 팔라듐 용액에 침지하여, 제1 도전박(11) 및 제2 도전박(12)을 전극으로 하여 쓰루홀(16a)의 내벽에 구리의 무전해 도금 및 전해 도금에 의해 약 11∼15㎛의 막 두께의 쓰루홀 전극(16)을 형성한다.In this step, the whole is immersed in a palladium solution, and the inner wall of the through hole 16a is subjected to electroless plating and electroplating on the inner wall of the through hole 16a using the first
본 발명의 제4 공정은, 도 4의 (D)에 도시한 바와 같이, 제1 도전박 및 제2 도전박을 에칭하여 각 회로 소자가 재치되는 회로 소자 재치 영역을 다수개 형성하는 것에 있다.In the fourth step of the present invention, as shown in FIG. 4D, the first conductive foil and the second conductive foil are etched to form a plurality of circuit element placing regions on which each circuit element is placed.
본 공정에서는, 절연 기판(10)의 제1 도전박(11) 및 제2 도전박(12)을 레지스트층(도시 생략)으로 피복하고, 도 2의 (A), (B)에 도시한 패턴을 노광 현상하고, 남은 레지스트층을 마스크로 하여 제1 도전박(11) 및 제2 도전박(12)의 에칭을 행한다. 이에 의해, 각 회로 소자(19)가 재치되는 회로 소자 재치 영역(15)이 행렬 형상으로 대수개 형성된다. 제1 도전박(11) 및 제2 도전박(12)이 구리일 때는 에칭 용액으로서 염화제2철을 이용한다. 계속해서, 레지스트층의 박리 제거를 행한다. 각 셀의 패턴의 형상에 대해서는 이미 도 2의 (A), (B)를 참조하여 설명하였으므로, 여기서는 생략한다.In this step, the first
본 발명의 제5 공정은, 도 4의 (E)에 도시한 바와 같이, 쓰루홀 전극, 도전 패턴 및 본딩 패드의 표면에 본딩 가능한 도전성 금속층을 도금에 의해 부착하는 것에 있다.As shown in Fig. 4E, the fifth step of the present invention is to attach a conductive metal layer that can be bonded to the surface of the through-hole electrode, the conductive pattern, and the bonding pad by plating.
본 공정에서는 전기적으로 접속된 제1 도전박(11), 제2 도전박(12) 및 쓰루홀 전극(16) 상에 도전성 금속층(17)이 적층된다. 즉, 도전 패턴(13), 본딩 패드(14)에 본딩 가능한 도전성 금속층(17)을 전해 도금에 의해 부착한다. 도전성 금속층(17)으로서는 금 혹은 니켈 중 어느 하나가 선택된다. 금 도금의 경우에는 0.5㎛∼1㎛의 금 도금층이 형성되고, 니켈의 경우에는 5∼15㎛의 니켈층이 형성되어, 본딩 와이어의 본딩을 가능하게 한다. 또한, 방열을 행하는 경우에는 회로 소 자 재치 영역(15)의 표면에도 도전성 금속층(17)을 전해 도금에 의해 부착시켜도 된다.In this step, the
본 발명의 제6 공정은, 도 4의 (F)에 도시한 바와 같이, 쓰루홀 전극의 일단을 레지스트층으로 덮는 것에 있다.In the sixth step of the present invention, as shown in Fig. 4F, one end of the through-hole electrode is covered with a resist layer.
본 공정에서는 쓰루홀 전극(16)의 일단에 레지스트층(18)을 접착시킨다. 레지스트층(18)은 쓰루홀 전극(16)에 보호 수지가 유입되는 것을 방지하기 위한 것이며, 쓰루홀 전극(16)의 개구 폭보다 넓으면 된다. 본 형태에서는, 레지스트층(18)에 드라이 필름 레지스터를 채용한다. 구체적으로는, 레지스트층(18)의 폭은 1.5㎜이고, 두께는 55㎛이다.In this step, the resist
또한, 본 공정 후, 도 3에 도시한 검사기(30)를 이용하여, 회로 기판(1)의 쓰루홀 전극(16)에 연속해 있는 레지스트층(18)에 핀홀 등의 결함의 유무의 검사를 행한다.In addition, after this process, the inspection of the
구체적으로는, 회로 기판(1)에는 전부해서 2,528개의 쓰루홀 전극(16)이 형성된다. 제1 도전박 및 제2 도전박을 레지스트층으로 피복하고, 노광 현상에 의해 패턴을 형성한다. 노광 현상 시에 먼지 등이 있었던 경우에는 레지스트층에 10㎛ 이하의 핀홀을 형성하는 원인으로 된다. 10㎛ 이하의 핀홀에서는 광을 통과시키지 않지만, 본 공정의 검사기(30)에 의하면 2000개 이상의 검사 대상을 순식간에 검사할 수 있고, 또한 10㎛ 이하의 핀홀조차도 확실하게 검출할 수 있다. 검사 방법에 대해서는 이미 도 3을 참조하여 설명하였으므로, 여기서는 생략한다.Specifically, 2,528 through-
본 발명의 제7 공정은, 도 5의 (A)에 도시한 바와 같이, 각 개별 회로 장치 의 회로 소자 재치 영역 상에 회로 소자를 고착하는 것에 있다.In the seventh step of the present invention, as shown in Fig. 5A, the circuit element is fixed on the circuit element placement region of each individual circuit device.
본 공정에서는 회로 소자(19)의 칩을 절연성의 에폭시 수지 등의 접착제로 회로 소자 재치 영역(15)에 고착한다. 회로 소자(19)의 상면에는 애노드 및 캐소드 전극이 있고, 저면이 고착된다. 회로 소자(16)의 고착에는 칩 마운터를 이용한다.In this step, the chip of the
본 발명의 제8 공정은, 도 5의 (A)에 도시한 바와 같이, 회로 소자(19)의 전극과 본딩 패드(14)를 본딩 와이어의 본딩에 의해 접속하는 것에 있다.8th process of this invention is to connect the electrode of the
본 공정에서는 금의 본딩 와이어를 이용하여 본더로 전극의 위치를 패턴 인식하면서 초음파 열 압착에 의해, 회로 소자(19)의 전극과, 쓰루홀 전극(16)과 도전 패턴(13)으로 접속되어 있는 본딩 패드(14) 상의 도전성 금속층을 접속한다.In this step, the electrodes of the
본 발명의 제9 공정은, 도 5의 (B)에 도시한 바와 같이, 회로 소자(19) 및 본딩 와이어를 보호 수지층(20)으로 피복하는 것에 있다.A ninth step of the present invention is to coat the
본 공정에서는 회로 소자(19) 및 본딩 와이어를 퍼팅에 의해 보호 수지층(20)으로 피복하여 외기로부터 보호를 하고, 또한 발광 소자의 경우에는 광을 취출하는 볼록 렌즈로서도 기능한다. 본 형태에서는, 보호 수지층(20)으로서 투명 에폭시 수지를 채용한다.In this step, the
본 공정에서는 퍼팅된 액상의 보호 수지층(20)은 레지스트층(18)에 의해 쓰루홀 전극(16)으로의 유입이 저지되어, 회로 기판(1)의 이면으로부터 각 쓰루홀 전극(16)으로 돌아 들어가는 것도 완전하게 막을 수 있다. 이 결과, 쓰루홀 전극(16)은 모두 투명한 보호 수지층(20)이 부착되지 않으므로 납땜 가능한 상태로 유지할 수 있다.In the present step, the put protective
본 발명의 제10 공정은, 쓰루홀 전극(16) 상을 다이싱하여(도시 생략), 각 개별 회로 장치(21)마다 개별 분할하는 것에 있다.The tenth step of the present invention is to dice the through-hole electrode 16 (not shown) and to divide each of the
본 공정에서는 절연 기판(10)에 행렬 형상으로 배열된 다수개의 개별 회로 장치(21)를, 쓰루홀 전극(16) 상을 다이싱하여, 개별로 완성된 개별 회로 장치(21)로 분리한다. 2개로 분할된 쓰루홀 전극은, 각각의 외부 전극으로 된다.In this step, a plurality of
본 발명의 제11 공정은, 개별 회로 장치를 프린트 기판 상의 도전 패턴에 납땜으로 접착하는 것에 있다.An eleventh step of the present invention is to attach an individual circuit device to a conductive pattern on a printed board by soldering.
본 공정에서는 개별 회로 장치(21)의 쓰루홀 전극(16)이 외부 전극으로 되고, 프린트 기판(23) 상의 도전 패턴(24)에 재치한 후에, 땜납(22)으로 접속한다.In this step, the through-
본 공정에서는 쓰루홀 전극(16) 표면에는 절연물로 되는 보호 수지층(20)의 부착이 없으므로 양호한 납땜을 행할 수 있다.In this step, since there is no adhesion of the
도 1은 본 발명의 제조 방법에 의해 완성한 회로 기판의 상면도.1 is a top view of a circuit board completed by the manufacturing method of the present invention.
도 2는 본 발명의 제조 방법에 의해 완성한 회로 기판의 (A) 표면 확대도, (B) 이면 확대도.2 is an enlarged view (A) of the surface of the circuit board completed by the manufacturing method of the present invention, and (B) an enlarged view of the back surface.
도 3은 본 발명의 제조 방법을 설명하는 단면도.3 is a cross-sectional view illustrating the manufacturing method of the present invention.
도 4의 (A)∼(D)는 본 발명의 제조 방법을 설명하는 단면도.4 (A) to (D) are cross-sectional views illustrating the manufacturing method of the present invention.
도 5의 (A)∼(C)는 본 발명의 제조 방법을 설명하는 단면도.5 (A) to (C) are cross-sectional views illustrating the manufacturing method of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 회로 기판1: circuit board
2 : 위치 정렬 구멍2: position alignment hole
10 : 절연 기판10: insulated substrate
11 : 제1 도전박11: first conductive foil
12 : 제2 도전박12: 2nd conductive foil
13 : 도전 패턴13: challenge pattern
13a : 배선로13a: by wiring
14 : 본딩 패드14: bonding pad
15 : 회로 소자 재치 영역15: circuit element mounting area
16 : 쓰루홀 전극16: Through Hole Electrode
16a : 쓰루홀16a: through hole
17 : 도전성 금속층17: conductive metal layer
18 : 레지스트층18: resist layer
19 : 회로 소자19: circuit element
20 : 보호 수지층20: protective resin layer
21 : 개별 회로 장치21: individual circuit device
22 : 땜납22: solder
23 : 프린트 기판23: printed board
24 : 도전 패턴24: challenge pattern
30 : 검사기30: checker
31 : 상측 케이스31: upper case
32 : 하측 케이스32: lower case
33 : 기밀실33: confidential room
34 : 가스켓34: gasket
35 : 차압계35: differential pressure gauge
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2008-131852 | 2008-05-20 | ||
JP2008131852A JP4567073B2 (en) | 2008-05-20 | 2008-05-20 | Circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090121193A true KR20090121193A (en) | 2009-11-25 |
KR101060900B1 KR101060900B1 (en) | 2011-08-30 |
Family
ID=41372009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090028832A KR101060900B1 (en) | 2008-05-20 | 2009-04-03 | Method of manufacturing a circuit board |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4567073B2 (en) |
KR (1) | KR101060900B1 (en) |
CN (1) | CN101587843B (en) |
TW (1) | TWI395534B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104284513B (en) * | 2013-07-04 | 2019-02-12 | 大陆汽车电子(长春)有限公司 | Printed circuit board |
KR101581463B1 (en) * | 2014-10-28 | 2015-12-31 | 서울과학기술대학교 산학협력단 | Apparatus for detecting hermeticity and adiabaticity of window |
JP7477154B2 (en) | 2020-06-01 | 2024-05-01 | 株式会社エレメント電子 | Circuit device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0918120A (en) * | 1995-06-29 | 1997-01-17 | Nec Corp | Printed wiring board and production thereof |
JP3507251B2 (en) * | 1995-09-01 | 2004-03-15 | キヤノン株式会社 | Optical sensor IC package and method of assembling the same |
JP3672280B2 (en) * | 1996-10-29 | 2005-07-20 | 株式会社シチズン電子 | Manufacturing method of electronic component with through-hole electrode |
JP2001068799A (en) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Multi-element ceramic wiring board |
KR100722608B1 (en) | 2005-06-30 | 2007-05-28 | 삼성전기주식회사 | Inspection method of Printed Circuit Board |
TWI395520B (en) * | 2006-06-07 | 2013-05-01 | Nichigo Morton Co Ltd | Laminating device and lamination method using the same |
-
2008
- 2008-05-20 JP JP2008131852A patent/JP4567073B2/en active Active
-
2009
- 2009-03-19 TW TW098108880A patent/TWI395534B/en not_active IP Right Cessation
- 2009-04-03 CN CN2009101338372A patent/CN101587843B/en not_active Expired - Fee Related
- 2009-04-03 KR KR1020090028832A patent/KR101060900B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101060900B1 (en) | 2011-08-30 |
TWI395534B (en) | 2013-05-01 |
CN101587843A (en) | 2009-11-25 |
CN101587843B (en) | 2011-06-22 |
TW200950630A (en) | 2009-12-01 |
JP4567073B2 (en) | 2010-10-20 |
JP2009283546A (en) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100681772B1 (en) | Method and apparatus for testing semiconductor devices | |
JP2008504559A (en) | Substrate with patterned conductive layer | |
CN107230670A (en) | Package surface can visually be checked by being redirected to welding material | |
US20130088251A1 (en) | Probe card and manufacturing method thereof | |
JP4519571B2 (en) | Semiconductor device, inspection method thereof, inspection device, and semiconductor device manufacturing method | |
KR101060900B1 (en) | Method of manufacturing a circuit board | |
CN111123075B (en) | Failure analysis method of packaged device | |
KR20010076394A (en) | Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus | |
JP2002289628A (en) | Method of image recognition and image recognition apparatus and manufacturing method and manufacturing apparatus of semiconductor device | |
JP2011054630A (en) | Inspection probe and method of manufacturing the same | |
TWI484192B (en) | Probe card, inspection device and inspection method | |
JP5438606B2 (en) | Wiring board and manufacturing method thereof | |
KR100378093B1 (en) | circuit board for semiconductor package and sensing method of bad circuit board | |
KR20160121732A (en) | Dummy chip package, method for preparing the same and method for testing bump gap filling and void-formation with the same | |
JP2008085252A (en) | Method for manufacturing semiconductor integrated circuit device | |
US20240110974A1 (en) | Probe card and method for repairing probe card | |
WO2022176143A1 (en) | Alignment chip for probe card, probe card and probe card repair method | |
JP3330532B2 (en) | Probe card for wafer batch type measurement and inspection | |
KR100716805B1 (en) | Printed circuit board for semiconductor package and method of test connection using the same | |
KR20100027736A (en) | Method for bonding probe | |
TW550772B (en) | Packaging substrate and the test method thereof | |
JPH06230036A (en) | Probe base plate, manufacture thereof, and using method therefor | |
KR20090057208A (en) | Probe substrate assembly | |
KR20110064105A (en) | Probe card | |
JPH11121562A (en) | Inspection method of bump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140428 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |