JP3330532B2 - Probe card for wafer batch type measurement and inspection - Google Patents

Probe card for wafer batch type measurement and inspection

Info

Publication number
JP3330532B2
JP3330532B2 JP32074197A JP32074197A JP3330532B2 JP 3330532 B2 JP3330532 B2 JP 3330532B2 JP 32074197 A JP32074197 A JP 32074197A JP 32074197 A JP32074197 A JP 32074197A JP 3330532 B2 JP3330532 B2 JP 3330532B2
Authority
JP
Japan
Prior art keywords
wafer
probe card
wiring board
multilayer wiring
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32074197A
Other languages
Japanese (ja)
Other versions
JPH11153620A (en
Inventor
知之 中山
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32074197A priority Critical patent/JP3330532B2/en
Publication of JPH11153620A publication Critical patent/JPH11153620A/en
Application granted granted Critical
Publication of JP3330532B2 publication Critical patent/JP3330532B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、受光素子などの光
学素子を備えたウェハに対して行うウェハ一括型測定検
査のためのプローブカードに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a probe card for wafer type measurement / inspection performed on a wafer provided with an optical element such as a light receiving element.

【0002】[0002]

【従来の技術】近年、半導体集積回路装置(以後、「半
導体装置」と称する。)を搭載した電子機器の小型化及
び低価格化の進展は目ざましく、これに伴って、半導体
装置に対する小型化及び低価格化の要求が強くなってい
る。
2. Description of the Related Art In recent years, electronic devices equipped with a semiconductor integrated circuit device (hereinafter, referred to as a "semiconductor device") have been remarkably reduced in size and price, and accordingly, the size of the semiconductor device has been reduced. Also, demands for lower prices are increasing.

【0003】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小型化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態(以後、この状態の半導体装置をベアチップと称
する。)で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。
In general, a semiconductor device is supplied after a semiconductor chip and a lead frame are electrically connected to each other by bonding wires, and then the semiconductor chip and the lead frame are supplied in a state of being sealed with resin or ceramics, and mounted on a printed circuit board. Is done. However, due to the demand for miniaturization of electronic equipment, a method of directly mounting a semiconductor device in a state of being cut out from a semiconductor wafer (hereinafter, the semiconductor device in this state is referred to as a bare chip) on a circuit board has been developed. It is desired to supply guaranteed bare chips at a low price.

【0004】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して1個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。
In order to guarantee the quality of bare chips, it is necessary to inspect semiconductor devices such as burn-in in a wafer state. However, since it takes a lot of time to perform one or several separate inspections on a plurality of bare chips formed on a semiconductor wafer many times, it is realistic in terms of time and cost. is not. Therefore, it is required to perform inspection such as burn-in on all bare chips in a wafer state at once.

【0005】ベアチップに対してウェハ状態で一括して
検査を行なうには、半導体ウェハ上に形成された複数の
半導体チップの電極に電源電圧や信号を同時に印加し、
該複数の半導体チップを動作させる必要がある。このた
めには、非常に多く(通常、数千個以上)のプローブ針
を持つプローブカードを用意する必要があるが、このよ
うにするには、従来のニードル型プローブカードではピ
ン数の点からも価格の点からも対応できない。
In order to inspect a bare chip collectively in a wafer state, a power supply voltage and a signal are simultaneously applied to electrodes of a plurality of semiconductor chips formed on a semiconductor wafer,
It is necessary to operate the plurality of semiconductor chips. For this purpose, it is necessary to prepare a probe card having a very large number of probe needles (usually several thousand or more). To do so, a conventional needle type probe card has a problem in terms of the number of pins. Also can not respond in terms of price.

【0006】そこで、ウェハ上の多数のパッド電極に対
してプローブ電極を一括的にコンタクトできるプローブ
カードが提案されている(特開平7−231019号公
報)。この技術によれば、プローブカードに多数のバン
プを形成し、これらのバンプをプローブ電極として用い
る。
Therefore, there has been proposed a probe card capable of collectively contacting probe electrodes with a large number of pad electrodes on a wafer (Japanese Patent Application Laid-Open No. Hei 7-231019). According to this technique, a large number of bumps are formed on a probe card, and these bumps are used as probe electrodes.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記プ
ローブカードによれば、受光素子が形成されたウェハに
対して一括的に測定・検査を行うことは困難である。外
部からウェハに光を照射しようとすると、プローブカー
ドには多数のプローブ電極や多層配線が形成されている
ため、予測できない方向への光の反射や遮断が生じる。
そのため、受光素子が形成されたウェハの特定領域に対
して所望強度の光を適切に照射することが困難になり、
正確な測定・検査を実行することができない。
However, according to the above probe card, it is difficult to collectively measure and inspect the wafer on which the light receiving elements are formed. When trying to irradiate the wafer with light from the outside, since many probe electrodes and multilayer wiring are formed on the probe card, reflection or blocking of light in unpredictable directions occurs.
Therefore, it becomes difficult to appropriately irradiate light of a desired intensity to a specific region of the wafer on which the light receiving element is formed,
Accurate measurement and inspection cannot be performed.

【0008】本発明は斯かる問題に鑑みてなされたもの
であり、その目的とするところは、受光素子などが形成
されたウェハに対してもウェハ一括型測定検査を可能に
するプローブカードを提供することにある。
The present invention has been made in view of such a problem, and an object of the present invention is to provide a probe card capable of performing a wafer type measurement / inspection even on a wafer on which a light receiving element and the like are formed. Is to do.

【0009】[0009]

【課題を解決するための手段】二次元的に配列された複
数のプローブ電極が設けられた薄膜と、前記薄膜と対向
し、前記複数のプローブ電極に電気的に接続された多層
配線基板とを備えたウェハ一括型測定検査用プローブカ
ードであって、前記薄膜と前記多層配線基板との間隙に
発光素子が配置され、且つ前記発光素子が前記多層配線
基板のウェハ側に対向する面上に形成されている。
A thin film provided with a plurality of two-dimensionally arranged probe electrodes and a multilayer wiring board facing the thin film and electrically connected to the plurality of probe electrodes are provided. a wafer-level measuring probe card for testing with the said thin film is arranged light emitting elements in the gap between the multilayer wiring board, and the light emitting element the multilayer interconnection
It is formed on the surface of the substrate facing the wafer side .

【0010】本発明の他のプローブカードは、二次元的
に配列された複数のプローブ電極が設けられた薄膜と、
前記薄膜と対向し、前記複数のプローブ電極に電気的に
接続された多層配線基板とを備えたウェハ一括型測定検
査用プローブカードであって、前記薄膜と前記多層配線
基板との間隙に受光素子が配置され、且つ前記受光素子
が前記多層配線基板のウェハ側に対向する面上に形成さ
ている。
[0010] Another probe card of the present invention includes a thin film provided with a plurality of probe electrodes arranged two-dimensionally,
A wafer batch-type measurement / inspection probe card comprising a multilayer wiring board facing the thin film and electrically connected to the plurality of probe electrodes, wherein a light receiving element is provided in a gap between the thin film and the multilayer wiring board. Is disposed , and the light receiving element
Is formed on the surface of the multilayer wiring board facing the wafer side.
Have been.

【0011】[0011]

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】本発明の更に他のプローブカードは、二次
元的に配列された複数のプローブ電極と、前記複数のプ
ローブ電極に電気的に接続された多層配線基板とを備え
たウェハ一括型測定検査用プローブカードであって、前
記多層配線基板は、透光性基板から形成されており、前
記多層配線基板の両面に遮光膜が形成され、前記遮光膜
は、検査対象ウェハの所定領域に対向する領域内に開口
部を有し、前記多層配線基板の側面から入射した光が、
前記遮光膜に挟まれた空間内を横方向に伝播し、前記開
口部から前記検査対象ウェハに照射される
Still another probe card according to the present invention is a secondary probe card.
A plurality of probe electrodes originally arranged and the plurality of probes
A multi-layer wiring board electrically connected to the lobe electrode.
Wafer probe for batch measurement and inspection
The multilayer wiring board is formed from a light-transmitting substrate,
A light shielding film is formed on both surfaces of the multilayer wiring board, and the light shielding film
Has an opening in the area facing the predetermined area of the wafer to be inspected.
Having a portion, light incident from the side surface of the multilayer wiring board,
The light propagates in the space between the light shielding films in the lateral direction, and
The inspection target wafer is irradiated from the mouth .

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【発明の実施の形態】まず、本発明によるプローブカー
ドを用いるウェハ一括型の測定・検査技術の概略を説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, an outline of a wafer batch type measurement / inspection technique using a probe card according to the present invention will be described.

【0022】図1には、ウェハ上の多数のパッド電極に
対してプローブ電極を一括的にコンタクトできるプロー
ブカード1が示されている。測定・検査の対象となる素
子・回路が形成されたウェハ(例えば直径200mmの
シリコンウェハ)2は、チップ状に分割されることな
く、そのままの状態でウェハトレイ3上に載置される。
測定・検査に際して、ウェハ2はプローブカード1とウ
ェハトレイ3との間に挟まれる。プローブカード1とウ
ェハトレイ3との間にできる僅かな空間は、シールリン
グ4によって大気からシールされる。その空間を真空バ
ルブ5を介して減圧する(例えば大気圧に比べて200
ミリトール程度減圧する)ことにより、プローブカード
1は大気圧の力をかりて均等にウェハ2を押圧する。そ
の結果、プローブカード1のプローブ電極は、広いウェ
ハ2の全面にわたって均等な力でウェハ2上のパッド電
極を押圧することができる。プローブカード1上の多数
のプローブ電極がウェハ2上の所定のパッド電極と確実
に接触するためには、接触の前に、プローブカード1と
ウェハ2との間のアライメントを高精度で実行する必要
がある。
FIG. 1 shows a probe card 1 which can collectively contact a large number of pad electrodes on a wafer with probe electrodes. A wafer (for example, a silicon wafer having a diameter of 200 mm) on which elements and circuits to be measured and inspected are formed is placed on a wafer tray 3 as it is without being divided into chips.
During measurement and inspection, the wafer 2 is sandwiched between the probe card 1 and the wafer tray 3. A small space formed between the probe card 1 and the wafer tray 3 is sealed from the atmosphere by a seal ring 4. The space is depressurized through the vacuum valve 5 (for example, 200
The pressure is reduced to about millitorr), so that the probe card 1 uniformly presses the wafer 2 by applying the force of the atmospheric pressure. As a result, the probe electrodes of the probe card 1 can press the pad electrodes on the wafer 2 with a uniform force over the entire surface of the wide wafer 2. In order to ensure that a large number of probe electrodes on the probe card 1 make contact with predetermined pad electrodes on the wafer 2, it is necessary to perform alignment between the probe card 1 and the wafer 2 with high accuracy before the contact. There is.

【0023】このようなウェハ一括型の測定・検査技術
によれば、ウェハ2の全面に形成された数千から数万個
以上の多数のパッド電極に対して、プローブカード1に
形成した多数のプローブ電極を同時にしかも確実にコン
タクトさせることができる。
According to such a wafer batch type measurement / inspection technique, a large number of pad electrodes formed on the probe card 1 can be formed on a large number of thousands to tens of thousands of pad electrodes formed on the entire surface of the wafer 2. The probe electrodes can be simultaneously and reliably contacted.

【0024】以下、本発明によるプローブカードの実施
形態を説明する。
Hereinafter, embodiments of the probe card according to the present invention will be described.

【0025】図2は、本発明の第1の実施形態にかかる
プローブカード20の断面構成を示している。このプロ
ーブカード20は、測定・検査装置に電気的に接続され
ることになる多層配線基板21と、バンプ付きポリイミ
ド薄膜22と、それらの間に設けられた局在型異方導電
性ゴム23とを少なくとも備えている。局在型異方導電
性ゴム23は、多層配線基板21の電極配線21bとバ
ンプ付きポリイミド薄膜22のバンプ22bとを電気的
に接続する弾性部材である。図2では、上記3つの部材
21〜23が縦方向に分離された状態が示されている
が、これらの部材21〜23を密着固定することによ
り、一枚のプローブカード20が形成される(図3参
照)。
FIG. 2 shows a cross-sectional structure of the probe card 20 according to the first embodiment of the present invention. The probe card 20 includes a multilayer wiring board 21 to be electrically connected to a measurement / inspection device, a polyimide thin film 22 with bumps, and a localized anisotropic conductive rubber 23 provided therebetween. At least. The localized anisotropic conductive rubber 23 is an elastic member that electrically connects the electrode wiring 21b of the multilayer wiring board 21 and the bump 22b of the polyimide thin film 22 with bump. FIG. 2 shows a state in which the three members 21 to 23 are separated in the vertical direction. One probe card 20 is formed by tightly fixing these members 21 to 23 (see FIG. 2). (See FIG. 3).

【0026】多層配線基板21としては、ガラス基板2
1a上に多層配線21bが形成されたものを使用でき
る。ガラス基板21aは、広い面積にわたって高い平坦
性を持つものが比較的容易に作製され得るので好まし
い。また、ガラスの熱膨張係数はシリコンウェハの熱膨
張係数に近いため、ガラスは、特にバーンイン用プロー
ブカードの多層配線基板の材料として好適である。
As the multilayer wiring board 21, the glass substrate 2
1a in which a multilayer wiring 21b is formed can be used. The glass substrate 21a is preferable because a glass substrate having high flatness over a wide area can be relatively easily manufactured. In addition, since the thermal expansion coefficient of glass is close to the thermal expansion coefficient of a silicon wafer, glass is particularly suitable as a material for a multilayer wiring board of a burn-in probe card.

【0027】多層配線21bの形成は、公知の薄膜堆積
技術とパターニング技術を用いて行える。たとえば、銅
(Cu)などの導電性薄膜をスパッタリング法等により
ガラス基板21a上に堆積した後、フォトリソグラフィ
およびエッチング工程で導電性薄膜をパターニングすれ
ば、任意のパターンを持った配線21bを形成すること
ができる。異なるレベルの配線21bは、層間絶縁膜2
1cにより分離される。層間絶縁膜21cは、たとえば
ポリイミド薄膜をスピンコート等の方法でガラス基板2
1a上に形成することで得られる。多層配線21bは、
面内に二次元的に配列される多数のバンプ(プローブ電
極)22bをプローブカード20の周辺領域に設けられ
た不図示の接続電極やコネクタに電気的に接続し、外部
の検査装置や検査回路とプローブ電極22bとの電気的
接続を可能にするものである。
The formation of the multilayer wiring 21b can be performed by using a known thin film deposition technique and a known patterning technique. For example, if a conductive thin film such as copper (Cu) is deposited on a glass substrate 21a by a sputtering method or the like and then the conductive thin film is patterned by a photolithography and etching process, a wiring 21b having an arbitrary pattern is formed. be able to. Different levels of wiring 21b are
1c. The interlayer insulating film 21c is formed, for example, by coating a polyimide thin film on the glass substrate 2 by a method such as spin coating.
It is obtained by forming on 1a. The multilayer wiring 21b is
A large number of bumps (probe electrodes) 22b two-dimensionally arranged in a plane are electrically connected to connection electrodes and connectors (not shown) provided in a peripheral area of the probe card 20, and an external inspection device or inspection circuit is provided. And the probe electrode 22b.

【0028】本実施形態のプローブカード20は、多層
配線基板21上に発光素子29を具備している点に特徴
を有している。この発光素子29は、好適には、化合物
半導体基板上に別途形成した半導体発光素子である。本
実施形態の発光素子29は発光ダイオード(LED)で
あるが、LEDに代えて面発光半導体レーザ等を用いて
も良い。このような発光素子29は、多層配線基板21
上の適切な位置に複数個配置され、多層配線基板21の
所定の配線に電気的に接続される。発光素子29の搭載
は、好ましくは、ベアチップ状態で行われる。なお、ウ
ェハから切り出される前の各チップに対して一個の発光
素子を割り当てる必要はない。なぜなら、発光ダイオー
ドから放射される光は横方向に拡がりを持つため、各発
光素子29がウェハ上のある程度広い領域を光で照射で
きるからである。
The probe card 20 of this embodiment is characterized in that a light emitting element 29 is provided on a multilayer wiring board 21. This light emitting element 29 is preferably a semiconductor light emitting element separately formed on a compound semiconductor substrate. Although the light emitting element 29 of this embodiment is a light emitting diode (LED), a surface emitting semiconductor laser or the like may be used instead of the LED. Such a light emitting element 29 is provided on the multilayer wiring board 21.
A plurality of the wirings are arranged at appropriate upper positions, and are electrically connected to predetermined wirings of the multilayer wiring board 21. The mounting of the light emitting element 29 is preferably performed in a bare chip state. It is not necessary to assign one light emitting element to each chip before being cut out from the wafer. This is because the light emitted from the light emitting diodes spreads in the horizontal direction, so that each light emitting element 29 can irradiate a relatively large area on the wafer with light.

【0029】バンプ付きポリイミド薄膜22は、たとえ
ば次のようにして得られる。まず、厚さ18μm程度の
ポリイミド薄膜22aと厚さ35μm程度の銅薄膜とが
二層になった基材に多数の開口部(内径10〜20μm
程度)を設ける。電解メッキなどの方法を用いて各開口
部をNi等の金属材料で埋め込み、バンプ22bを形成
する。ポリイミド薄膜22aから銅薄膜の不要部分をエ
ッチングで除去すれば、図示されるようなバンプ付きポ
リイミド薄膜22が得られる。バンプ22bの高さは、
一例としては、約20μm程度である。バンプの横方向
サイズは、50μm程度である。ポリイミド薄膜22a
のどの位置にバンプ22bを形成するかは、測定対象の
ウェハ25のどの位置にパッド電極26が形成されてい
るかに依存して決定される。
The bumped polyimide thin film 22 is obtained, for example, as follows. First, a large number of openings (inner diameter of 10 to 20 μm) are formed in a base material in which a polyimide thin film 22 a having a thickness of about 18 μm and a copper thin film having a thickness of about 35 μm are formed in two layers.
Degree). Each opening is filled with a metal material such as Ni by using a method such as electrolytic plating to form the bump 22b. If unnecessary portions of the copper thin film are removed from the polyimide thin film 22a by etching, the bumped polyimide thin film 22 as shown is obtained. The height of the bump 22b is
As an example, it is about 20 μm. The lateral size of the bump is about 50 μm. Polyimide thin film 22a
The position of the bump 22b to be formed is determined depending on the position of the pad electrode 26 formed on the wafer 25 to be measured.

【0030】局在型異方導電性ゴム23は、シリコーン
製ゴムのシート(厚さ200μm程度)23a内の特定
箇所に導電性粒子23bが配置されており、その箇所で
導通方向(膜厚方向)に鎖状につなげたものである。多
層配線基板21とバンプ22bとの間に、弾力性を持っ
たゴムを介在させることにより、ウェハ25上の段差や
ウェハ25のそりの影響を受けることなく、プローブカ
ード20のバンプ22bとウェハ25上の電極26との
間のコンタクトを確実に実現することができる。局在型
異方導電性ゴム23は、発光素子29が配置されている
領域には設けられない。
In the localized type anisotropic conductive rubber 23, conductive particles 23b are arranged at specific locations in a silicone rubber sheet (about 200 μm thick) 23a, and the conductive particles 23b are located at those locations. ) In a chain. By interposing elastic rubber between the multilayer wiring board 21 and the bumps 22b, the bumps 22b of the probe card 20 and the wafer 25 are not affected by the steps on the wafer 25 and the warpage of the wafer 25. The contact with the upper electrode 26 can be reliably realized. The localized type anisotropic conductive rubber 23 is not provided in a region where the light emitting element 29 is arranged.

【0031】このようなプローブカード20をバーンイ
ン検査に使用する場合、ポリイミド薄膜22aの熱膨張
係数(約16×10-6/℃)とウェハ25の熱膨張係数
(約3×10-6/℃)とが異なるため、バーンインのた
めの加熱時に、ポリイミド薄膜22a上のバンプ22b
の位置がウェハ25上のパッド電極26の位置に対して
横方向にずれてしまう。この位置ずれは、ウェハ25の
中央部よりも周辺部で大きくなり、ウェハ25とプロー
ブカード20との間で正常な電気的コンタクトがとれな
くなる。このような問題を解決するには、特開平7−2
31019号公報に開示されているように、熱膨張係数
がシリコンウェハに近いセラミックリングなどの剛性リ
ング(不図示)にポリイミド薄膜22aを張りつけ、そ
のポリイミド薄膜22aにあらかじめ張力を与えておく
ことが有効である。この場合、ポリイミド薄膜22aを
剛性リングに張りつけてから、バンプ22bを形成する
方がよい。バンプ22bの位置がずれにくいからであ
る。
When such a probe card 20 is used for burn-in inspection, the coefficient of thermal expansion of the polyimide thin film 22a (about 16 × 10 −6 / ° C.) and the coefficient of thermal expansion of the wafer 25 (about 3 × 10 −6 / ° C.) ), The bump 22b on the polyimide thin film 22a during heating for burn-in.
Is shifted laterally with respect to the position of the pad electrode 26 on the wafer 25. This displacement is greater in the peripheral portion than in the central portion of the wafer 25, and normal electrical contact between the wafer 25 and the probe card 20 cannot be obtained. To solve such a problem, Japanese Patent Laid-Open No. 7-2
As disclosed in Japanese Patent Publication No. 31019, it is effective to attach a polyimide thin film 22a to a rigid ring (not shown) such as a ceramic ring having a thermal expansion coefficient close to that of a silicon wafer, and to apply a tension to the polyimide thin film 22a in advance. It is. In this case, it is better to form the bump 22b after attaching the polyimide thin film 22a to the rigid ring. This is because the position of the bump 22b is not easily shifted.

【0032】ウェハ25は、ウェハトレイ28に配置さ
れる。ウェハ25を搭載したウェハトレイ28がプロー
ブカード20に対して適切な位置にくるようにアライメ
ント工程が行われた後、プローブカード20とウェハト
レイ28との間隔が縮小される。その結果、ウェハ25
上のパッド電極26とプローブカード20のバンプ22
bとが物理的にコンタクトする。前述のように、プロー
ブカード20とウェハトレイ28との間のシールされた
空間を減圧することにより、各バンプ22bがほぼ均等
な力をもってウェハ25上のパッド電極26を押圧する
ことなる。その後、不図示の駆動回路や検査回路からの
電気信号および電源電圧が、プローブカード20のバン
プ22を介してウェハ25上のパッド電極26に供給さ
れる。バーンイン検査の場合、プローブカード20、ウ
ェハ25およびウェハトレイ28は、図3に示されるよ
うな状態で、一体的にバーンイン装置に挿入され、加熱
される。
The wafer 25 is placed on a wafer tray 28. After the alignment process is performed so that the wafer tray 28 on which the wafer 25 is mounted is located at an appropriate position with respect to the probe card 20, the distance between the probe card 20 and the wafer tray 28 is reduced. As a result, the wafer 25
Upper pad electrode 26 and bump 22 of probe card 20
b makes physical contact. As described above, by reducing the pressure in the sealed space between the probe card 20 and the wafer tray 28, each bump 22b presses the pad electrode 26 on the wafer 25 with a substantially uniform force. Thereafter, an electric signal and a power supply voltage from a drive circuit and an inspection circuit (not shown) are supplied to the pad electrodes 26 on the wafer 25 via the bumps 22 of the probe card 20. In the case of the burn-in inspection, the probe card 20, the wafer 25, and the wafer tray 28 are integrally inserted into the burn-in device and heated in a state as shown in FIG.

【0033】本実施形態のプローブカード20によれ
ば、測定・検査に際して、ウェハ25の受光部27に発
光素子29から光を照射することができる。ウェハ25
に受光部27を持った素子(例えばCCD撮像素子)が
形成されている場合、バーンインなどの測定・検査時に
受光部27に対して適当な波長帯域の光を適宜照射する
ことが必要になる。本実施形態のように、発光素子29
がプローブカード20上に一体的に搭載されている場
合、測定・検査が容易に実行できる。
According to the probe card 20 of this embodiment, light can be emitted from the light emitting element 29 to the light receiving section 27 of the wafer 25 at the time of measurement and inspection. Wafer 25
When a device having a light receiving unit 27 (for example, a CCD image pickup device) is formed, it is necessary to appropriately irradiate the light receiving unit 27 with light in an appropriate wavelength band during measurement and inspection such as burn-in. As in the present embodiment, the light emitting element 29
Are integrally mounted on the probe card 20, measurement and inspection can be easily performed.

【0034】検査・測定の間、および、その前後におい
て、プローブカード20、ウェハ25およびウェハトレ
イ28は、図3に示されるような状態に維持される。前
述の密閉空間が減圧状態にあるウェハトレイ28は、プ
ローブカード20から離脱することなく、これらの部材
は一体的にウェハを狭持している。
The probe card 20, the wafer 25, and the wafer tray 28 are maintained in a state as shown in FIG. 3 before and after the inspection / measurement. These members integrally hold the wafer without detaching from the probe card 20 in the wafer tray 28 in which the above-mentioned closed space is in a reduced pressure state.

【0035】ウェハ一括型の検査・測定が終了すると、
プローブカード20とトレイ28との間にできた密閉空
間の圧力を上昇させ、大気圧程度に回復させる。その結
果、トレイ28はプローブカード20から分離され、中
からウェハ25が取り出される。
When the wafer type inspection / measurement is completed,
The pressure in the closed space formed between the probe card 20 and the tray 28 is increased to restore the pressure to about atmospheric pressure. As a result, the tray 28 is separated from the probe card 20, and the wafer 25 is taken out from the inside.

【0036】このように、本実施形態のプローブカード
によれば、受光部27が形成されたウェハに対しても、
一括的な測定・検査を実施できる。
As described above, according to the probe card of the present embodiment, even the wafer on which the light receiving portion 27 is formed can be used.
Collective measurement and inspection can be performed.

【0037】なお、発光素子が形成されたウェハに対す
る一括的な測定・検査を実施したい場合は、発光素子2
9に代えて受光素子を設けたプローブカードを用いれば
良い。また、受光素子および発光素子を一枚のプローブ
カード20の異なる位置に配置しても良い。
If it is desired to carry out collective measurement / inspection on the wafer on which the light emitting element is formed, the light emitting element 2
Instead of 9, a probe card provided with a light receiving element may be used. Further, the light receiving element and the light emitting element may be arranged at different positions on one probe card 20.

【0038】なお、ガラス基板21aのウェハに対向す
る面上に発光素子29や受光素子を形成する代わりに、
図4に示すように、これらをガラス基板21aの裏面に
形成しても良い。その場合、ガラス基板21aの裏面を
有効に利用できるという利点のほかに、発光素子などの
素子サイズに対する制約が大きく緩和されるという利点
も生まれる。発光素子29をガラス基板21aのウェハ
に対向する面に形成する場合は、発光素子29の高さを
バンプ付きポリイミド薄膜22とガラス基板21aとの
間のスペースに収まるようにする必要があるが、ガラス
基板21aの裏面に配置する場合は、そのような制約は
全くない。ただし、図4に示すような配置を実現するに
は、ガラス基板21aの裏面に発光素子29(または受
光素子)を駆動するための配線を形成する必要がある。
このような配線は、通常の薄膜堆積技術やリソグラフィ
技術を用いて形成できる。
Instead of forming the light emitting element 29 and the light receiving element on the surface of the glass substrate 21a facing the wafer,
As shown in FIG. 4, these may be formed on the back surface of the glass substrate 21a. In this case, in addition to the advantage that the back surface of the glass substrate 21a can be effectively used, the advantage that the restriction on the element size of the light emitting element or the like is greatly eased is also produced. When the light emitting element 29 is formed on the surface of the glass substrate 21a facing the wafer, the height of the light emitting element 29 needs to be within the space between the polyimide thin film 22 with bumps and the glass substrate 21a. When it is arranged on the back surface of the glass substrate 21a, there is no such restriction at all. However, in order to realize the arrangement shown in FIG. 4, it is necessary to form a wiring for driving the light emitting element 29 (or the light receiving element) on the back surface of the glass substrate 21a.
Such a wiring can be formed by using an ordinary thin film deposition technique or lithography technique.

【0039】図2および図3に示す実施形態では、プロ
ーブカード20の多層配線基板21の基材としてガラス
基板を用いているが、ガラス基板に代えて他の絶縁性基
板、例えばセラミック多層基板を使用しても良い。ただ
し、図4に示す実施形態では、透光性を有する基板を用
いる必要があることは言うまでもない。
In the embodiment shown in FIGS. 2 and 3, a glass substrate is used as the base material of the multilayer wiring board 21 of the probe card 20, but another insulating substrate, for example, a ceramic multilayer substrate is used instead of the glass substrate. May be used. However, needless to say, in the embodiment shown in FIG. 4, it is necessary to use a light-transmitting substrate.

【0040】次に、図5を参照しながら、本発明による
プローブカードの更に他の実施形態を説明する。なお、
図5において、図3に示されている部材に対応する部材
には同じ参照符号を与えており、その部材の説明をここ
では繰り返さないこととする。
Next, still another embodiment of the probe card according to the present invention will be described with reference to FIG. In addition,
5, the members corresponding to the members shown in FIG. 3 are given the same reference numerals, and the description of the members will not be repeated here.

【0041】図5のプローブカード20の特徴は、ガラ
ス基板21aの両面に遮光膜40aおよび40bを設け
ている点にある。遮光膜40aおよび40bは、例えば
アルミニウム等の金属薄膜を数100nm程度堆積すれ
ば形成できる。遮光膜40bのうち、測定・検査対象と
なるウェハの受光部27と対向する領域には、開口部4
1が設けられている。その結果、図5に示すようにガラ
ス基板21aの側面から光を入射すると、その光は遮光
膜40aおよび40bに挟まれた空間内を横方向に伝搬
し、遮光膜40bの開口部41を介して、対向配置され
たウェハ25の受光部27を選択的に照射する。ウェハ
上において光を照射すべき領域以外の領域に対して、不
必要な光が照射されることはない。
The feature of the probe card 20 shown in FIG. 5 is that light shielding films 40a and 40b are provided on both surfaces of the glass substrate 21a. The light-shielding films 40a and 40b can be formed by depositing a metal thin film of, for example, aluminum or the like on the order of several 100 nm. An opening 4 is provided in a region of the light-shielding film 40b facing the light receiving unit 27 of the wafer to be measured and inspected.
1 is provided. As a result, when light enters from the side surface of the glass substrate 21a as shown in FIG. 5, the light propagates in the space between the light shielding films 40a and 40b in the horizontal direction, and passes through the opening 41 of the light shielding film 40b. Then, the light receiving section 27 of the wafer 25 arranged oppositely is selectively irradiated. Unnecessary light is not irradiated on a region other than the region to be irradiated with light on the wafer.

【0042】こうして、本実施形態によれば、前述の実
施形態のように発光素子をプローブカードに設けること
なく、より簡単な構成で受光素子ウェハに対する一括的
な測定・検査を実施できる。
Thus, according to the present embodiment, collective measurement / inspection of a light receiving element wafer can be performed with a simpler configuration without providing a light emitting element on a probe card as in the above-described embodiment.

【0043】次に、図6を参照しながら、本発明による
プローブカードの更に他の実施形態を説明する。
Next, still another embodiment of the probe card according to the present invention will be described with reference to FIG.

【0044】本実施形態のプローブカードは、基本的に
は図5を参照して説明した前述の実施形態と同様の構成
を有しているが、遮光膜40はガラス基板21aのウェ
ハ側の面上にしか設けられていない。その結果、図6に
示されるように、ガラス基板21aの上面側から光を入
射すると、その光は遮光膜40の開口部41のみを透過
し、開口部41に対向配置されたウェハ25上の受光部
27を選択的に照射する。
The probe card of this embodiment has basically the same configuration as that of the above-described embodiment described with reference to FIG. 5, but the light-shielding film 40 is formed on the surface of the glass substrate 21a on the wafer side. It is only provided above. As a result, as shown in FIG. 6, when light is incident from the upper surface side of the glass substrate 21a, the light passes only through the opening 41 of the light shielding film 40, and the light on the wafer 25 disposed opposite to the opening 41 The light receiving section 27 is selectively irradiated.

【0045】本実施形態によれば、前述の実施形態に比
較して、より均一に、ウェハ全面にわたって光照射を行
うことが可能になる。
According to this embodiment, light irradiation can be performed more uniformly over the entire surface of the wafer than in the above-described embodiment.

【0046】なお、上記各実施形態では、局在型異方導
電性ゴム23を用いて、多層緯線基板上の配線層とバン
プとを電気的に接続しているが、局在型異方導電性ゴム
23を用いることなく、直接に、配線層とバンプとを接
触させても良い。また、逆に、測定対象のウェハ上にバ
ンプを形成しておけば、プローブカードの側にバンプを
形成する必要もなくなる。その場合は、プローブカード
の局在型異方導電性ゴム23の先端部分を、ウェハ上の
バンプに直接に押圧すれば、ウェハ一括型測定・検査が
実行できる。また、局在型異方導電性ゴム23を用いる
ことなく、多層配線基板の配線層を直接にウェハ上のバ
ンプにコンタクトさせても良い。
In the above embodiments, the wiring layer on the multilayer parallel wiring board and the bumps are electrically connected by using the localized anisotropic conductive rubber 23. However, the localized anisotropic conductive rubber 23 is used. The wiring layer and the bump may be directly contacted without using the conductive rubber 23. Conversely, if bumps are formed on the wafer to be measured, there is no need to form bumps on the probe card side. In such a case, by directly pressing the tip of the localized anisotropic conductive rubber 23 of the probe card to the bump on the wafer, the wafer batch type measurement / inspection can be executed. Further, the wiring layer of the multilayer wiring board may be directly contacted with the bump on the wafer without using the localized anisotropic conductive rubber 23.

【0047】[0047]

【発明の効果】本発明のプローブカードによれば、プロ
ーブカード自体が発光素子を備えているため、受光素子
が形成されたウェハに対してもウェハ一括型検査測定が
可能になる。このため、受光素子を含む回路の検査測定
がウェハをチップに分割することなくウェハレベルで実
施でき、検査測定に要する時間の著しい短縮が可能とな
る。その結果、半導体装置のコストダウンが達成され
る。
According to the probe card of the present invention, since the probe card itself has the light emitting element, it is possible to carry out the wafer batch type inspection and measurement even on the wafer on which the light receiving element is formed. Therefore, the inspection and measurement of the circuit including the light receiving element can be performed at the wafer level without dividing the wafer into chips, and the time required for the inspection and measurement can be significantly reduced. As a result, cost reduction of the semiconductor device is achieved.

【0048】本発明の他のプローブカードによれば、プ
ローブカード自体が受光素子を備えているため、発光素
子が形成されたウェハに対してもウェハ一括型検査測定
が可能になる。このため、発光素子を含む回路の検査測
定がウェハをチップに分割することなくウェハレベルで
実施でき、検査測定に要する時間の著しい短縮が可能と
なる。その結果、半導体装置のコストダウンが達成され
る。
According to another probe card of the present invention, since the probe card itself has the light receiving element, it is possible to perform the wafer batch type inspection measurement even on the wafer on which the light emitting element is formed. For this reason, the inspection and measurement of the circuit including the light emitting element can be performed at the wafer level without dividing the wafer into chips, and the time required for the inspection and measurement can be significantly reduced. As a result, cost reduction of the semiconductor device is achieved.

【0049】プローブ電極がバンプ電極である場合、ウ
ェハ上の電極に対してプローブ電極を確実にコンタクト
させることが容易になる。また、ウェハ上にバンプ電極
を形成する必要が無くなる。
When the probe electrode is a bump electrode, it is easy to reliably contact the probe electrode with the electrode on the wafer. Also, there is no need to form bump electrodes on the wafer.

【0050】プローブ電極と多層配線基板との間におい
て、プローブ電極を多層配線基板上の配線に電気的に接
続するための導電性ゴムを備えていると、導電性ゴムの
もつ弾力性によって、ウェハ上の段差の違いが吸収さ
れ、ウェハの全面にわたって確実なコンタクトが達成さ
れる。
If a conductive rubber for electrically connecting the probe electrode to the wiring on the multilayer wiring board is provided between the probe electrode and the multilayer wiring board, the elasticity of the conductive rubber may cause the wafer to be damaged. The difference between the upper steps is absorbed, and reliable contact is achieved over the entire surface of the wafer.

【0051】プローブ電極が剛性リングに張力を持った
状態で張られた薄膜上に形成されていると、バーンイン
等の常温よりも高い状態での測定検査的において、ウェ
ハや薄膜の熱膨張係数差の影響によるバンプ位置ずれが
防止される。その結果、常温と異なる温度でも、プロー
ブカードとウェハと間で確実なコンタクトを達成でき
る。
If the probe electrode is formed on a thin film stretched with tension on the rigid ring, the difference in thermal expansion coefficient between the wafer and the thin film in measurement and inspection at a temperature higher than room temperature, such as burn-in. The displacement of the bump position due to the influence of is prevented. As a result, reliable contact between the probe card and the wafer can be achieved even at a temperature different from the normal temperature.

【0052】プローブ電極は多層配線基板上の配線層の
少なくとも一部から形成されていてもよい。ウェハ側に
バンプ電極が形成されている場合は、プローブカード側
にバンプ電極を設ける必要性は低く、多層配線基板上の
電極をそのままプローブ電極として用いて構造を簡単化
することができる。
The probe electrode may be formed from at least a part of a wiring layer on the multilayer wiring board. When bump electrodes are formed on the wafer side, it is not necessary to provide bump electrodes on the probe card side, and the structure can be simplified by using the electrodes on the multilayer wiring board as probe electrodes as they are.

【0053】発光素子や受光素子が多層配線基板のプロ
ーブ電極が配置されている側の面に配置されていると、
測定対象ウェハの受光部に近い位置から光を照射できる
という利点がある。
When the light emitting element and the light receiving element are arranged on the surface of the multilayer wiring board on which the probe electrodes are arranged,
There is an advantage that light can be emitted from a position near the light receiving portion of the wafer to be measured.

【0054】多層配線基板を透光性基板から形成し、発
光素子や受光素子を多層配線基板の裏面側に配置する場
合、多層配線基板の裏面を有効に利用でき、取り付ける
発光素子や受光素子のサイズに対する自由度が大きくな
る。
When the multilayer wiring board is formed from a translucent substrate and the light emitting element and the light receiving element are arranged on the back side of the multilayer wiring board, the back side of the multilayer wiring board can be used effectively, and the light emitting element and the light receiving element to be mounted can be used. Greater freedom for size.

【0055】本発明の更に他のプローブカードによれ
ば、透光性を有する多層配線基板の両面に遮光膜が形成
し、しかも、その遮光膜が検査対象ウェハの所定領域に
対向する領域内に開口部を有しているため、発光素子を
多層配線基板上に設けなくても、基板内を伝搬させた光
でウェハ所定領域を照射することができる。このため、
受光素子が形成されたウェハに対してウェハ一括型測定
検査を実行することができるようになる。
According to still another probe card of the present invention, a light-shielding film is formed on both sides of a light-transmitting multilayer wiring board, and the light-shielding film is formed in an area opposed to a predetermined area of a wafer to be inspected. Since the light emitting element has the opening, it is possible to irradiate a predetermined region of the wafer with light propagated in the substrate without providing the light emitting element on the multilayer wiring substrate. For this reason,
It becomes possible to perform a wafer batch type measurement inspection on a wafer on which a light receiving element is formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ウェハ一括型の測定・検査技術を説明するため
の斜視図。
FIG. 1 is a perspective view for explaining a wafer batch type measurement / inspection technique.

【図2】本実施形態にかかるプローブカード等の構成を
示す断面図。
FIG. 2 is a sectional view showing a configuration of a probe card and the like according to the embodiment.

【図3】測定時における本実施形態のプローブカード、
ウェハおよびウェハトレイの関係を示す断面図。
FIG. 3 shows a probe card of the present embodiment at the time of measurement,
Sectional drawing which shows the relationship between a wafer and a wafer tray.

【図4】本発明によるプローブカードの他の実施形態を
示す断面図。
FIG. 4 is a sectional view showing another embodiment of the probe card according to the present invention.

【図5】本発明によるプローブカードの更に他の実施形
態を示す断面図。
FIG. 5 is a sectional view showing still another embodiment of the probe card according to the present invention.

【図6】本発明によるプローブカードの更に他の実施形
態を示す断面図。
FIG. 6 is a sectional view showing still another embodiment of the probe card according to the present invention.

【符号の説明】 1 プローブカード 2 ウェハ(例えば直径200mmのシリコンウェ
ハ) 3 ウェハトレイ 4 シールリング 5 真空バルブ 20 プローブカード 21 多層配線基板 21a ガラス基板 21b 電極配線 21c 層間絶縁膜 22 バンプ付きポリイミド薄膜 22a ポリイミド薄膜 22b バンプ 23 局在型異方導電性ゴム 25 ウェハ 26 パッド電極 27 ウェハ内の受光部 28 ウェハトレイ 29 受光素子 40a 遮光膜 40b 遮光膜 41 遮光膜に設けた開口部
DESCRIPTION OF SYMBOLS 1 Probe card 2 Wafer (for example, a silicon wafer with a diameter of 200 mm) 3 Wafer tray 4 Seal ring 5 Vacuum valve 20 Probe card 21 Multilayer wiring board 21a Glass substrate 21b Electrode wiring 21c Interlayer insulating film 22 Bumped polyimide thin film 22a Polyimide Thin film 22b Bump 23 Localized anisotropic conductive rubber 25 Wafer 26 Pad electrode 27 Light receiving portion in wafer 28 Wafer tray 29 Light receiving element 40a Light shielding film 40b Light shielding film 41 Opening provided in light shielding film

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−214750(JP,A) 特開 平7−231019(JP,A) 特開 平7−201945(JP,A) 特開 平2−54948(JP,A) 特開 平9−5391(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 1/06 - 1/073 G01R 31/26 H01L 21/64 - 21/66 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-214750 (JP, A) JP-A-7-231019 (JP, A) JP-A-7-201945 (JP, A) JP-A-2- 54948 (JP, A) JP-A-9-5391 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 1/06-1/073 G01R 31/26 H01L 21/64- 21/66

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 二次元的に配列された複数のプローブ電
極が設けられた薄膜と、前記薄膜と対向し、前記複数の
プローブ電極に電気的に接続された多層配線基板とを備
えたウェハ一括型測定検査用プローブカードであって、 前記薄膜と前記多層配線基板との間隙に発光素子が配置
され、且つ前記発光素子が前記多層配線基板のウェハ側
に対向する面上に形成されていることを特徴とするプロ
ーブカード。
1. A wafer package comprising: a thin film provided with a plurality of two-dimensionally arranged probe electrodes; and a multilayer wiring board facing the thin film and electrically connected to the plurality of probe electrodes. A probe card for mold measurement inspection, wherein a light emitting element is disposed in a gap between the thin film and the multilayer wiring board , and the light emitting element is on a wafer side of the multilayer wiring board.
A probe card formed on a surface facing the probe card.
【請求項2】 二次元的に配列された複数のプローブ電
極が設けられた薄膜と、前記薄膜と対向し、前記複数の
プローブ電極に電気的に接続された多層配線基板とを備
えたウェハ一括型測定検査用プローブカードであって、 前記薄膜と前記多層配線基板との間隙に受光素子が配置
され、且つ前記受光素子が前記多層配線基板のウェハ側
に対向する面上に形成されていることを特徴とするプロ
ーブカード。
2. A wafer package comprising: a thin film provided with a plurality of two-dimensionally arranged probe electrodes; and a multilayer wiring board facing the thin film and electrically connected to the plurality of probe electrodes. A probe card for mold measurement inspection, wherein a light receiving element is disposed in a gap between the thin film and the multilayer wiring board , and the light receiving element is on a wafer side of the multilayer wiring board.
A probe card formed on a surface facing the probe card.
【請求項3】 二次元的に配列された複数のプローブ電3. A plurality of probe electrodes arranged two-dimensionally.
極と、前記複数のプローブ電極に電気的に接続された多And a plurality of electrodes electrically connected to the plurality of probe electrodes.
層配線基板とを備えたウェハ一括型測定検査用プローブWafer batch type measurement / inspection probe with multilayer wiring board
カードであって、Card 前記多層配線基板は、透光性基板から形成されており、The multilayer wiring board is formed from a light-transmitting substrate, 前記多層配線基板の両面に遮光膜が形成され、Light shielding films are formed on both surfaces of the multilayer wiring board, 前記遮光膜は、検査対象ウェハの所定領域に対向する領The light-shielding film has a region facing a predetermined region of the wafer to be inspected.
域内に開口部を有し、Having an opening in the area, 前記多層配線基板の側面から入射した光が、前記遮光膜The light incident from the side of the multilayer wiring board is
に挟まれた空間内を横方向に伝播し、前記開口部から前Propagates laterally in the space between the
記検査対象ウェハに照射されることを特徴とするプローIrradiating a wafer to be inspected.
ブカード。Bucard.
JP32074197A 1997-11-21 1997-11-21 Probe card for wafer batch type measurement and inspection Expired - Fee Related JP3330532B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32074197A JP3330532B2 (en) 1997-11-21 1997-11-21 Probe card for wafer batch type measurement and inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32074197A JP3330532B2 (en) 1997-11-21 1997-11-21 Probe card for wafer batch type measurement and inspection

Publications (2)

Publication Number Publication Date
JPH11153620A JPH11153620A (en) 1999-06-08
JP3330532B2 true JP3330532B2 (en) 2002-09-30

Family

ID=18124785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32074197A Expired - Fee Related JP3330532B2 (en) 1997-11-21 1997-11-21 Probe card for wafer batch type measurement and inspection

Country Status (1)

Country Link
JP (1) JP3330532B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894339A1 (en) * 2005-12-05 2007-06-08 St Microelectronics Sa PROBE CARD FOR PHOTOSENSITIVE CHIP TESTS AND CORRESPONDING ILLUMINATION DEVICE.
JP2007266345A (en) * 2006-03-29 2007-10-11 Kawasaki Microelectronics Kk Test method of semiconductor device, and probe card and semiconductor device used for test method

Also Published As

Publication number Publication date
JPH11153620A (en) 1999-06-08

Similar Documents

Publication Publication Date Title
US6215321B1 (en) Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor
KR100841499B1 (en) Semiconductor device and manufacturing method thereof
KR100600304B1 (en) Structure of image sensor module and method for manufacturing of wafer level package
US20160372506A1 (en) Solid image-pickup device with flexible circuit substrate
JP3565086B2 (en) Probe card and method for testing semiconductor device
KR19980047801A (en) Wafer level chip scale package and its manufacturing method
JP2008504559A (en) Substrate with patterned conductive layer
KR20100060973A (en) Space transformer, probe card having space transformer, and method for manufacturing space transformer
US5616931A (en) Semiconductor device
EP0568312A2 (en) Semiconductor device with driver chip and methods of manufacture
JP3330532B2 (en) Probe card for wafer batch type measurement and inspection
US4907039A (en) Semiconductor device
JPH11154694A (en) Method of alignment for batch wafer measuring test and method for manufacturing probe card
JP2002373950A (en) Method for manufacturing hermetically sealed ic package
KR20010015229A (en) Test probe having a sheet body
JP2001118994A (en) Semiconductor device
RU2272335C2 (en) Method for testing and checking electronic components
JP3842879B2 (en) Wafer batch type probe card and semiconductor device inspection method
WO2000021135A1 (en) Semiconductor device and method for manufacturing the same
JPH11121553A (en) Probe card for wafer batch type measurement inspection and inspection method of semiconductor device using the probe card
JPH09159694A (en) Lsi test probe
JPH0555327A (en) Screening method of semiconductor element
JPH11121562A (en) Inspection method of bump
JP2002313854A (en) Probe card for full wafer measurement and inspection and its manufacturing method
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees