KR20100060973A - Space transformer, probe card having space transformer, and method for manufacturing space transformer - Google Patents

Space transformer, probe card having space transformer, and method for manufacturing space transformer Download PDF

Info

Publication number
KR20100060973A
KR20100060973A KR1020080119812A KR20080119812A KR20100060973A KR 20100060973 A KR20100060973 A KR 20100060973A KR 1020080119812 A KR1020080119812 A KR 1020080119812A KR 20080119812 A KR20080119812 A KR 20080119812A KR 20100060973 A KR20100060973 A KR 20100060973A
Authority
KR
South Korea
Prior art keywords
layer
substrate
pattern
conductive pattern
conductive
Prior art date
Application number
KR1020080119812A
Other languages
Korean (ko)
Other versions
KR101051136B1 (en
Inventor
한정섭
Original Assignee
윌테크놀러지(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌테크놀러지(주) filed Critical 윌테크놀러지(주)
Priority to KR1020080119812A priority Critical patent/KR101051136B1/en
Publication of KR20100060973A publication Critical patent/KR20100060973A/en
Application granted granted Critical
Publication of KR101051136B1 publication Critical patent/KR101051136B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: A space transformer and a probe card having a space are provided to reduce a manufacture time and improve production yield by bonding each layers without additional bonding processes. CONSTITUTION: A penetration hole is formed in a substrate body(311). A probe is mounted in a patterned substrate(310) including an interconnection element. A first conductive pattern(331) is directly connected to the interconnection element. A first rinse layer(332) forms a first opening(332a) exposing a part of the first conductive pattern. A first layer(330) comprises a first connector(333) connected to the first conductive pattern. The second conductive pattern(341) is located on the first layer.

Description

공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간 변환기의 제조 방법{SPACE TRANSFORMER, PROBE CARD HAVING SPACE TRANSFORMER, AND METHOD FOR MANUFACTURING SPACE TRANSFORMER}SPACE TRANSFORMER, PROBE CARD HAVING SPACE TRANSFORMER, AND METHOD FOR MANUFACTURING SPACE TRANSFORMER

본 발명은 공간 변환기에 관한 것으로서, 보다 상세하게는, 반도체 웨이퍼 등의 피검사체를 검사할 수 있는 프로브 카드에 사용되는 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간 변환기의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a space transducer, and more particularly, to a space transducer used for a probe card capable of inspecting an object to be inspected, such as a semiconductor wafer, a probe card including a space transducer, and a manufacturing method of a space transducer.

일반적으로 반도체 디바이스는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.In general, semiconductor devices have a fabrication process of forming contact pads for circuit patterns and inspections on a wafer, and an assembly process of assembling wafers having circuit patterns and contact pads into respective semiconductor chips. It is manufactured through.

패브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다. 이 검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정 시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다.An inspection process is performed between the fabrication process and the assembly process to inspect the electrical characteristics of the wafer by applying an electrical signal to the contact pads formed on the wafer. This inspection process is performed to inspect a defect of a wafer and to remove a portion of a wafer in which a defect occurs during an assembly process.

검사 공정 시에는 웨이퍼에 전기적 신호를 인가하는 테스터라고 하는 검사 장비와 웨이퍼와 테스터 사이의 인터페이스 기능을 수행하는 프로브 카드라는 검사 장비가 주로 이용된다. 이 중에서 프로브 카드는 테스터로부터 인가되는 전기 신호를 수신하는 인쇄 회로 기판 및 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수개의 프로브를 포함한다.In the inspection process, inspection equipment called a tester for applying an electrical signal to a wafer and probe equipment for performing an interface function between the wafer and the tester are mainly used. Among them, the probe card includes a printed circuit board that receives an electrical signal applied from a tester and a plurality of probes in contact with contact pads formed on the wafer.

최근에, 고집적 반도체 칩의 수요가 증가함에 따라서, 패브리케이션 공정에 의해 웨이퍼에 형성되는 회로 패턴이 고집적하게 되며, 이에 의해, 이웃하는 접촉 패드간의 간격, 즉 피치(pitch)가 매우 좁게 형성되고 있다. In recent years, as the demand for highly integrated semiconductor chips increases, circuit patterns formed on the wafer by the fabrication process become highly integrated, whereby the spacing between adjacent contact pads, that is, the pitch, is very narrow. .

이러한 미세 피치의 접촉 패드를 검사하기 위해, 프로브 카드의 프로브와 인쇄 회로 기판 사이에 피치 변환의 기능을 수행하는 공간 변환기(space transformer)가 사용되고 있다.In order to inspect such fine pitch contact pads, a space transformer is used that performs the function of pitch conversion between the probe of the probe card and the printed circuit board.

이하, 도 1을 참조하여 종래의 프로브 카드를 설명한다.Hereinafter, a conventional probe card will be described with reference to FIG. 1.

도 1은 공간 변환기를 구비한 종래의 프로브 카드의 단면도이다.1 is a cross-sectional view of a conventional probe card with a space transducer.

도 1에 도시된 바와 같이, 종래의 프로브 카드(10)는 인쇄 회로 기판(11), 인터포져(12), 공간 변환기(13) 및 프로브(14)를 포함한다.As shown in FIG. 1, a conventional probe card 10 includes a printed circuit board 11, an interposer 12, a space converter 13, and a probe 14.

인쇄 회로 기판(11)은 검사 공정을 위해 형성된 회로 패턴(미도시) 및 기판 패드(11a)를 포함하며, 테스터(도시하지 않음)로부터 인가된 전기 신호를 수신하여 프로브(14)로 전달하는 기능을 수행한다.The printed circuit board 11 includes a circuit pattern (not shown) and a board pad 11a formed for an inspection process, and receives and transmits an electrical signal applied from a tester (not shown) to the probe 14. Do this.

인터포저(12)는 인쇄 회로 기판(11)의 기판 패드(11a)에 접속되어 인쇄 회로 기판(11)과 공간 변환기(13) 사이를 전기적으로 연결하는 기능을 수행한다.The interposer 12 is connected to the substrate pad 11a of the printed circuit board 11 to electrically connect the printed circuit board 11 and the space converter 13.

공간 변환기(13)는 하면에 형성되어 있으며 서로 마주하는 제 1 단자(13a)간 거리(피치)가 상면에 형성되어 있으며 서로 마주하는 제 2 단자(13b)간 거리(피치)보다 좁게 형성되어, 피치 변환의 기능을 수행한다.The space converter 13 is formed on the bottom surface and has a distance (pitch) between the first terminals 13a facing each other, and is formed to be narrower than the distance (pitch) between the second terminals 13b facing each other. Performs the function of pitch conversion.

또한, 공간 변환기(13)는 도전 패턴이 형성된 세라믹 기판 복수개를 소결(sintering) 공정을 이용해 상호 접합하여 복수층의 세라믹 기판을 포함하는 다층 세라믹 기판(MLC, multi layer ceramic substrate)으로 이루어져 있으며, 각 층에 형성된 도전 패턴에 의해 인쇄 회로 기판(11)으로부터 받은 전기 신호를 프로브(14)로 전달한다.In addition, the space converter 13 is formed of a multi-layer ceramic substrate (MLC) including a plurality of ceramic substrates by bonding a plurality of ceramic substrates on which a conductive pattern is formed to each other by a sintering process. The electrical signal received from the printed circuit board 11 is transmitted to the probe 14 by the conductive pattern formed in the layer.

프로브(14)는 공간 변환기(13)의 제 2 단자(13b)에 직접 접속되어 있다.The probe 14 is directly connected to the second terminal 13b of the space transducer 13.

이와 같이, 종래의 공간 변환기(13)는 도전 패턴을 가진 복수층의 세라믹 기판으로 이루어지기 때문에, 제조 비용이 상승하며 이로 인해 프로브 카드(10)의 제조 비용이 상승하는 요인으로 작용하는 문제점이 있었다.As described above, since the conventional space converter 13 is formed of a plurality of ceramic substrates having conductive patterns, the manufacturing cost increases, and thus, the manufacturing cost of the probe card 10 increases. .

또한, 종래의 공간 변환기(13)는 도전 패턴을 가지는 세라믹 기판을 복수개 형성한 후, 각 세라믹 기판을 소결 공정을 이용해 접합하여 제조하기 때문에, 제조 시간이 오래 걸리는 동시에 제조 수율이 낮은 문제점이 있었다.In addition, since the conventional space converter 13 forms a plurality of ceramic substrates having a conductive pattern and then joins and manufactures each ceramic substrate by a sintering process, there is a problem that the manufacturing time is long and the production yield is low.

또한, 종래의 공간 변환기(13)는 각 세라믹 기판을 접합하는 소결 공정에서 소결 공정 시의 고온 환경에 의해 각 세라믹 기판이 뒤틀리는 등의 변형을 일으키거나 각 세라믹 기판에 형성된 도전 패턴이 뒤틀리는 등의 변형을 일으키는 불량에 의해 공간 변환기(13)의 자체 평탄도에 불량이 발생하여 공간 변환기(13)에 접속 되어 있는 프로브(14)의 평탄도에 불량이 발생하는 문제점이 있었다.In the conventional space converter 13, deformation of each ceramic substrate occurs due to a high temperature environment during the sintering step in the sintering step of bonding each ceramic substrate, or deformation of the conductive pattern formed on each ceramic substrate. There is a problem in that the flatness of the probe 14 connected to the space transducer 13 is generated due to a defect in the self flatness of the space transducer 13 due to the failure.

또한, 종래의 공간 변환기(13)는 소결 공정에 의해 각 세라믹 기판을 접합하 기 때문에, 대면적의 반도체 웨이퍼 등의 대면적 피검사체를 검사하기 위해 공간 변환기(13)의 크기가 커져 각 층에 위치하는 세라믹 기판이 대면적으로 커질 경우, 소결 공정으로는 이웃하는 대면적의 세라믹 기판의 중심 영역을 접합하기 어렵기 때문에 대면적의 세라믹 기판을 상호 접합하기 어려운 문제점이 있었다.In addition, since the conventional space transducer 13 joins each ceramic substrate by a sintering process, the size of the space transducer 13 is increased in order to inspect a large-area to-be-tested object, such as a large area semiconductor wafer. When the ceramic substrate located is large in area, it is difficult to join the large area ceramic substrates to each other because it is difficult to join the central regions of neighboring large-area ceramic substrates by the sintering process.

본 발명의 일 실시예는 상술한 문제점을 해결하기 위한 것으로써, 제조 비용을 절감할 수 있는 있는 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간 변환기의 제조 방법을 제공하는 것을 목적으로 한다.One embodiment of the present invention is to solve the above-described problems, it is an object of the present invention to provide a space transducer, a probe card including a space transducer and a method of manufacturing a space transducer that can reduce the manufacturing cost.

또한, 제조 시간을 절감하는 동시에 제조 수율을 향상시킬 수 있는 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간 변환기의 제조 방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a space transducer, a probe card including a space transducer, and a method of manufacturing the space transducer, which can reduce manufacturing time and improve manufacturing yield.

또한, 자체 평탄도를 향상시킬 수 있는 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간 변환기의 제조 방법을 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a space transducer, a probe card including the space transducer, and a method of manufacturing the space transducer which can improve the self flatness.

또한, 대면적의 피검사체를 검사하기 위해 대면적으로 형성할 수 있는 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간 변환기의 제조 방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a space transducer, a probe card including a space transducer, and a manufacturing method of the space transducer, which can be formed in a large area for inspecting a large-area subject.

상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 프로브를 포함하는 프로브 카드에 사용되는 공간 변환기에 있어서, 관통홀이 형성되어 있는 기판 본체부 및 상기 관통홀에 일부가 위치하여 상기 기판 본체부로부터 돌출되어 상기 프로브가 장착되는 상호 접속 요소를 포함하는 패턴 기판, 상기 패턴 기판 상에 위치하며 상기 상호 접속 요소와 직접 연결되는 제 1 도전 패턴, 상기 패턴 기판 상에 위치하며 상기 제 1 도전 패턴의 일부 이상을 노출시키는 제 1 개구부가 형성된 제 1 수지층 및 상기 제 1 개구부에 위치하여 상기 제 1 도전 패턴과 연결되는 제 1 연결부를 포함하는 제 1 층 및 상기 제 1 층 상에 위치하며 상기 제 1 연결부와 직접 연결되어 면 방향으로 연장되어 있는 제 2 도전 패턴, 상기 제 1 층 상에 위치하며 상기 제 2 도전 패턴의 일부 이상을 노출시키는 제 2 개구부가 형성된 제 2 수지층 및 상기 제 2 개구부에 위치하여 상기 제 2 도전 패턴과 연결되는 제 2 연결부를 포함하는 제 2 층을 포함하는 공간 변환기를 제공한다.As a technical means for achieving the above-described technical problem, the first aspect of the present invention is a space transducer for a probe card including a probe, the substrate body portion is formed in the through hole and a portion is located in the through hole A pattern substrate including an interconnecting element protruding from the substrate body portion, to which the probe is mounted, a first conductive pattern located on the pattern substrate and directly connected to the interconnecting element, A first layer including a first resin layer having a first opening that exposes at least a portion of the first conductive pattern, and a first connection part disposed in the first opening and connected to the first conductive pattern; A second conductive pattern extending in a surface direction in direct connection with the first connection portion, the second conductive pattern being positioned on the first layer A space converter including a second resin layer having a second opening to expose at least a portion of the second conductive pattern, and a second layer including a second connection portion disposed in the second opening and connected to the second conductive pattern To provide.

상기 제 2 층이 반복 형성되어 다층 도전 패턴을 포함할 수 있다.The second layer may be repeatedly formed to include a multilayer conductive pattern.

상기 상호 접속 요소 및 상기 제 2 연결부는 각각 상기 패턴 기판 및 상기 제 2 층에 복수개 형성되어 있으며, 이웃하는 상기 상호 접속 요소의 간격과 이웃하는 상기 제 2 연결부의 간격은 서로 상이할 수 있다.Each of the interconnection element and the second connection part may be formed in the pattern substrate and the second layer, respectively, and the distance between the neighboring interconnection element and the neighboring second connection part may be different from each other.

상기 패턴 기판과 상기 제 1 층 사이에 위치하는 절연층을 더 포함할 수 있다.The display device may further include an insulation layer positioned between the pattern substrate and the first layer.

또한, 본 발명의 제 2 측면은 프로브를 포함하는 프로브 카드에 사용되는 공간 변환기의 제조 방법에 있어서, (a) 기판을 마련하는 단계, (b) 상기 기판 상에, 제 1 도전 패턴, 상기 기판 상에 위치하며 상기 제 1 도전 패턴의 일부 이상을 노출시키는 제 1 개구부가 형성된 제 1 수지층 및 상기 제 1 개구부에 위치하여 상기 제 1 도전 패턴과 연결되는 제 1 연결부를 포함하는 제 1 층을 형성하는 단계, (c) 상기 제 1 층 상에, 상기 제 1 연결부와 직접 연결되어 면 방향으로 연장되어 있는 제 2 도전 패턴, 상기 제 1 층 상에 위치하며 상기 제 2 도전 패턴의 일부 이상을 노출시키는 제 2 개구부가 형성된 제 2 수지층 및 상기 제 2 개구부에 위치하여 상기 제 2 도전 패턴과 연결되는 제 2 연결부를 포함하는 제 2 층을 형성하는 단계 및 (d) 상기 기판으로부터, 상기 제 1 도전 패턴과 대응하는 관통홀이 형성되어 있는 기판 본체부 및 상기 관통홀에 일부가 위치하여 상기 제 1 도전 패턴과 직접 연결되어 있으며 상기 기판 본체부로부터 돌출되어 상기 프로브가 장착되는 상호 접속 요소를 포함하는 패턴 기판을 형성하는 단계를 포함하는 공간 변환기의 제조 방법을 제공한다.In addition, a second aspect of the present invention provides a method of manufacturing a space transducer for a probe card including a probe, the method comprising the steps of: (a) providing a substrate; (b) a first conductive pattern on the substrate; A first layer including a first resin layer formed on the first resin layer and exposing at least a portion of the first conductive pattern, and a first connection part disposed on the first opening and connected to the first conductive pattern; Forming (c) a second conductive pattern directly connected to the first connecting portion and extending in a plane direction on the first layer, and at least a portion of the second conductive pattern positioned on the first layer; Forming a second layer comprising a second resin layer having an exposed second opening and a second connecting portion positioned in the second opening and connected to the second conductive pattern; and (d) from the substrate, One A substrate main body portion having a through hole corresponding to the previous pattern, and an interconnection element positioned at a portion of the through hole and directly connected to the first conductive pattern and protruding from the substrate main body portion to mount the probe; It provides a method of manufacturing a space converter comprising the step of forming a patterned substrate.

다층 도전 패턴을 형성하도록 상기 (c)단계를 반복 수행할 수 있다.Step (c) may be repeated to form a multilayer conductive pattern.

상기 (c)단계 및 상기 (d)단계 각각에서, 상기 제 2 연결부 및 상기 상호 접속 요소는 각각 상기 제 2 층 및 상기 패턴 기판에 복수개 형성되어 있으며, 이웃하는 상기 제 2 연결부의 간격과 이웃하는 상기 상호 접속 요소의 간격은 서로 상이할 수 있다.In each of the steps (c) and (d), a plurality of the second connection parts and the interconnection elements are formed in the second layer and the pattern substrate, respectively, and are adjacent to the gap between the adjacent second connection parts. The spacing of the interconnection elements can be different from each other.

상기 기판과 상기 제 1 층 사이에 위치하도록 상기 기판 상에 절연층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an insulating layer on the substrate to be positioned between the substrate and the first layer.

상기 (b)단계는 상기 기판 상에 제 1 도전층을 형성하는 단계, 상기 제 1 도전층 상에 상기 제 1 도전 패턴과 대응하는 제 1 포토레지스트 패턴을 형성하는 단계, 상기 제 1 포토레지스트 패턴을 마스크로 이용하여 상기 제 1 도전층을 식각하여 상기 제 1 도전 패턴을 형성하는 단계, 상기 기판 상에 제 1 수지막을 형성하는 단계, 상기 제 1 수지막 상에 상기 제 1 개구부와 대응하는 제 2 포토레지스트 패턴을 형성하는 단계, 상기 제 2 포토레지스트 패턴을 마스크로 이용하여 상기 제 1 수지막을 식각하여 상기 제 1 개구부가 형성된 제 1 수지층을 형성하는 단계, 상기 제 1 개구부에 제 1 도전성 물질을 채우는 단계 및 상기 제 1 수지층 상에 위치하는 부분을 제거하여 상기 제 1 연결부를 형성하는 단계를 포함할 수 있다.In the step (b), forming a first conductive layer on the substrate, forming a first photoresist pattern corresponding to the first conductive pattern on the first conductive layer, the first photoresist pattern Etching the first conductive layer to form the first conductive pattern by using a mask, forming a first resin film on the substrate, and forming a first resin film on the first resin film. Forming a second photoresist pattern, etching the first resin film using the second photoresist pattern as a mask to form a first resin layer having the first opening, and forming a first conductive layer in the first opening The method may include filling the material and forming the first connection part by removing a portion positioned on the first resin layer.

상기 (c)단계는 상기 제 1 층 상에 제 2 도전층을 형성하는 단계, 상기 제 2 도전층 상에 상기 제 2 도전 패턴과 대응하는 제 3 포토레지스트 패턴을 형성하는 단계, 상기 제 3 포토레지스트 패턴을 마스크로 이용하여 상기 제 2 도전층을 식각하여 상기 제 2 도전 패턴을 형성하는 단계, 상기 제 1 층 상에 제 2 수지막을 형성하는 단계, 상기 제 2 수지막 상에 상기 제 2 개구부와 대응하는 제 4 포토레지스트 패턴을 형성하는 단계, 상기 제 4 포토레지스트 패턴을 마스크로 이용하여 상기 제 2 수지막을 식각하여 상기 제 2 개구부가 형성된 제 2 수지층을 형성하는 단계, 상기 제 2 개구부에 제 2 도전성 물질을 채우는 단계 및 상기 제 2 수지층 상에 위치하는 부분을 제거하여 상기 제 2 연결부를 형성하는 단계를 포함할 수 있다.Step (c) is a step of forming a second conductive layer on the first layer, forming a third photoresist pattern corresponding to the second conductive pattern on the second conductive layer, the third photo Etching the second conductive layer to form the second conductive pattern by using a resist pattern as a mask, forming a second resin film on the first layer, and forming the second opening on the second resin film. Forming a fourth photoresist pattern corresponding to and forming a second resin layer having the second opening by etching the second resin film using the fourth photoresist pattern as a mask. The method may include filling the second conductive material with the second conductive material and removing the portion positioned on the second resin layer to form the second connection portion.

상기 (d)단계는 상기 제 1 층과 대향하는 상기 기판 상에 상기 관통홀과 대응하는 제 5 포토레지스트 패턴을 형성하는 단계, 상기 제 5 포토레지스트 패턴을 마스크로 이용하여 상기 기판을 식각하여 상기 제 1 도전 패턴을 노출시키는 상기 관통홀을 형성하는 단계, 상기 관통홀에 제 3 도전성 물질을 채우는 단계, 상기 제 1 층과 대향하는 상기 기판 상에 위치하는 부분을 제거하여 상기 상호 접속 요소를 형성하는 단계 및 상기 기판의 두께가 얇아지도록 상기 기판을 식각하여 상기 기판 본체부를 형성하는 단계를 포함할 수 있다.In the step (d), forming a fifth photoresist pattern corresponding to the through hole on the substrate facing the first layer, and etching the substrate by using the fifth photoresist pattern as a mask. Forming the through hole exposing a first conductive pattern, filling a third conductive material in the through hole, and removing a portion located on the substrate facing the first layer to form the interconnect element. And etching the substrate so that the thickness of the substrate becomes thin.

상기 기판 상에 상기 제 1 층 및 상기 제 2 층이 형성된 기판이 상측에 위치하도록 상기 기판을 뒤집는 단계를 더 포함할 수 있다.The method may further include overturning the substrate such that the substrate on which the first layer and the second layer are formed is positioned on the substrate.

또한, 본 발명의 제 3 측면은 프로브를 포함하는 프로브 카드에 있어서, 관통홀이 형성되어 있는 기판 본체부 및 상기 관통홀에 일부가 위치하여 상기 기판 본체부로부터 돌출되어 상기 프로브가 장착되어 있는 상호 접속 요소를 포함하는 패턴 기판, 상기 패턴 기판 상에 위치하며 상기 상호 접속 요소와 직접 연결되는 제 1 도전 패턴, 상기 패턴 기판 상에 위치하며 상기 제 1 도전 패턴의 일부 이상을 노출시키는 제 1 개구부가 형성된 제 1 수지층 및 상기 제 1 개구부에 위치하여 상기 제 1 도전 패턴과 연결되는 제 1 연결부를 포함하는 제 1 층 및 상기 제 1 층 상에 위치하며 상기 제 1 연결부와 직접 연결되어 면 방향으로 연장되어 있는 제 2 도전 패턴, 상기 제 1 층 상에 위치하며 상기 제 2 도전 패턴의 일부 이상을 노출시키는 제 2 개구부가 형성된 제 2 수지층 및 상기 제 2 개구부에 위치하여 상기 제 2 도전 패턴과 연결되는 제 2 연결부를 포함하는 제 2 층을 포함하는 공간 변환기 및 상기 공간 변환기를 사이에 두고 상기 프로브와 대향하고 있으며, 상기 제 2 연결부와 연결되어 있는 단자를 포함하는 인쇄 회로 기판을 포함하는 프로브 카드를 제공한다.In addition, a third aspect of the present invention provides a probe card including a probe, comprising: a substrate main body having a through hole formed therein; A pattern substrate including a connection element, a first conductive pattern on the pattern substrate and directly connected to the interconnect element, a first opening on the pattern substrate and exposing at least a portion of the first conductive pattern A first layer including a formed first resin layer and a first connecting portion positioned in the first opening and connected to the first conductive pattern, and positioned on the first layer and directly connected to the first connecting portion in a plane direction; An extended second conductive pattern, a second opening formed on the first layer and having a second opening exposing at least a portion of the second conductive pattern; A space transducer including a resin layer and a second layer disposed in the second opening and including a second connection portion connected to the second conductive pattern, and the space transducer to face the probe; Provided is a probe card including a printed circuit board including a terminal connected to a connection portion.

상기 공간 변환기는 상기 제 2 층이 반복 형성되어 다층 도전 패턴을 포함할 수 있다.The space converter may include a multilayer conductive pattern by repeatedly forming the second layer.

상기 상호 접속 요소 및 상기 제 2 연결부는 각각 상기 패턴 기판 및 상기 제 2 층에 복수개 형성되어 있으며, 이웃하는 상기 상호 접속 요소의 간격과 이웃 하는 상기 제 2 연결부의 간격은 서로 상이할 수 있다.The interconnection element and the second connection part may be formed in plural on the pattern substrate and the second layer, respectively, and the distance between the neighboring interconnection element and the neighboring second connection portion may be different from each other.

전술한 본 발명의 과제 해결 수단 중 하나에 의하면, 각 층이 수지층을 포함하여 형성되기 때문에, 제조 비용이 절감되는 기술적 효과가 있다.According to one of the problem solving means of this invention mentioned above, since each layer is formed including a resin layer, there exists a technical effect that manufacturing cost is reduced.

또한, 각 층이 별도의 접합 공정이 수행되지 않고 접합되기 때문에, 제조 시간이 절감되는 동시에 제조 수율이 향상되는 기술적 효과가 있다.In addition, since each layer is bonded without performing a separate bonding process, there is a technical effect that the production time is reduced and the production yield is improved.

또한, 각 층이 별도의 접합 공정을 수행하지 않기 때문에, 자체 평탄도가 향상되는 기술적 효과가 있다.In addition, since each layer does not perform a separate bonding process, there is a technical effect of improving its flatness.

또한, 각 층이 별도의 접합 공정을 수행하지 않기 때문에, 대면적의 피검사체를 검사하기 위해 대면적으로 형성할 수 있는 기술적 효과가 있다.In addition, since each layer does not perform a separate bonding process, there is a technical effect that can be formed in a large area for inspecting a large-area subject.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

명세서 전체에서, 어떤 부재가 다른 부재와 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a member is located “on” another member, this includes not only when one member is in contact with another member but also when another member exists between the two members. In addition, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless otherwise stated.

이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 공간 변환기 및 이를 포함하는 프로브 카드에 대하여 설명한다.Hereinafter, a space converter and a probe card including the same according to an embodiment of the present invention will be described with reference to FIG. 2.

도 2는 본 발명의 일 실시예에 따른 공간 변환기 및 이를 포함하는 프로브 카드의 단면도이다. 2 is a cross-sectional view of a space converter and a probe card including the same according to an embodiment of the present invention.

도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 프로브 카드(1000)는 인쇄 회로 기판(100), 인터포져(200), 공간 변환기(300) 및 프로브(400)를 포함한다.As shown in FIG. 2, the probe card 1000 according to an exemplary embodiment includes a printed circuit board 100, an interposer 200, a space converter 300, and a probe 400.

인쇄 회로 기판(100)은 대략 원판 형상으로 형성되며, 검사 공정을 위한 프로브 회로 패턴(미도시) 및 프로브 회로 패턴(미도시)과 연결되어 있는 단자(110)를 포함한다. 인쇄 회로 기판(100)은 검사 공정을 위한 컴퓨터와 연결되어 있을 수 있다. 프로브 회로 패턴(미도시)은 인쇄 회로 기판(100)의 하면에 형성된 단자(110)와 연결되어 있다. 단자(110)에는 인터포져(200)가 접속되어 있다.The printed circuit board 100 is formed in a substantially disk shape and includes a probe circuit pattern (not shown) and a terminal 110 connected to the probe circuit pattern (not shown) for an inspection process. The printed circuit board 100 may be connected to a computer for an inspection process. The probe circuit pattern (not shown) is connected to the terminal 110 formed on the lower surface of the printed circuit board 100. The interposer 200 is connected to the terminal 110.

인터포져(200)는 인쇄 회로 기판(100)과 공간 변환기(300) 사이의 연결을 수행하는 역할을 하며, 인쇄 회로 기판(100)의 단자(110)와 후술할 공간 변환기(300)의 제 2 연결부(343) 사이를 연결한다. 인터포져(200)를 사이에 두고 인쇄 회로 기판(100)과 대향하여 공간 변환기(300)가 위치하고 있다.The interposer 200 serves to connect the printed circuit board 100 and the space converter 300, and the second terminal of the terminal 110 of the printed circuit board 100 and the space converter 300 to be described later. The connection between the connecting portion 343. The space converter 300 is positioned to face the printed circuit board 100 with the interposer 200 therebetween.

공간 변환기(300)는 패턴 기판(310), 절연층(320), 제 1 층(330) 및 제 2 층(340)을 포함한다.The space converter 300 includes a pattern substrate 310, an insulating layer 320, a first layer 330, and a second layer 340.

패턴 기판(310)은 프로브(400)와 대향하고 있으며, 기판 본체부(311) 및 상호 접속 요소(312)를 포함한다.The pattern substrate 310 faces the probe 400 and includes a substrate body 311 and an interconnect element 312.

기판 본체부(311)는 양면 연마된 실리콘 웨이퍼(Doble Side Polishing Si wafer)로부터 형성될 수 있으며, 프로브(400)에 대응하여 기판 본체부(311)를 관통 형성되어 있는 관통홀(311a)을 포함한다. 관통홀(311a)에는 상호 접속 요소(312)의 일부가 위치하고 있으며, 프로브(400)와 대향하는 기판 본체부(311)의 일면은 상호 접속 요소(312)의 외부로 노출되어 있는 단부와 단차를 이루고 있다. The substrate main body 311 may be formed from a double side polished silicon wafer, and includes a through hole 311a formed through the substrate main body 311 in correspondence to the probe 400. do. A part of the interconnection element 312 is located in the through hole 311a, and one surface of the substrate main body 311 facing the probe 400 has a step with an end exposed to the outside of the interconnection element 312. It is coming true.

상호 접속 요소(312)는 관통홀(311a)에 일부가 위치하여 기판 본체부(311)로부터 프로브(400) 방향으로 돌출되어 있다. 돌출되어 있는 상호 접속 요소(312)의 일 단부에는 프로브(400)가 장착되며, 상호 접속 요소(312)의 타 단부는 제 1 층(330)의 제 1 도전 패턴(331)과 연결된다. 패턴 기판(310) 상에는 절연층(320)이 위치하고 있다.The interconnection element 312 is partially located in the through hole 311a and protrudes from the substrate body 311 toward the probe 400. One end of the protruding interconnect element 312 is mounted with a probe 400, and the other end of the interconnect element 312 is connected with the first conductive pattern 331 of the first layer 330. The insulating layer 320 is positioned on the pattern substrate 310.

절연층(320)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등으로 형성되며, 제 1 층(330)과 패턴 기판(310) 사이의 단락을 방지하는 층으로서의 역할을 한다. 절연층(320)을 사이에 두고 패턴 기판(310) 상에는 제 1 층(330)이 위치하고 있다.The insulating layer 320 is formed of silicon oxide (SiOx), silicon nitride (SiNx), or the like, and serves as a layer for preventing a short circuit between the first layer 330 and the pattern substrate 310. The first layer 330 is positioned on the pattern substrate 310 with the insulating layer 320 interposed therebetween.

제 1 층(330)은 패턴 기판(310)과 제 2 층(340) 사이에 위치하여 패턴 기판(310) 및 제 2 층(340)과 접착되어 있으며, 제 1 도전 패턴(331), 제 1 수지층(332) 및 제 1 연결부(333)를 포함한다.The first layer 330 is disposed between the pattern substrate 310 and the second layer 340, and is bonded to the pattern substrate 310 and the second layer 340. The first conductive pattern 331 and the first layer 330 are bonded to each other. The resin layer 332 and the first connection part 333 are included.

제 1 도전 패턴(331)은 티타늄(Ti) 및 구리(Cu) 등의 도전성 물질로 이루어져 있으며, 면 방향으로 연장되어 있다. 제 1 도전 패턴(331)은 상호 접속 요소(312) 및 제 1 연결부(333)와 직접 연결되어 상호 접속 요소(312)와 제 1 연결부(333) 사이를 전기적으로 연결하는 동시에 제 1 연결부(333)로부터 상호 접속 요 소(312)까지 피치(pitch) 변환의 기능을 수행한다.The first conductive pattern 331 is made of a conductive material such as titanium (Ti) and copper (Cu) and extends in a plane direction. The first conductive pattern 331 is directly connected to the interconnect element 312 and the first connector 333 to electrically connect between the interconnect element 312 and the first connector 333 and at the same time the first connector 333. ) To interconnect element 312.

여기서, 피치란 이웃하는 상호 접속 요소(312)간의 간격 및 이웃하는 제 1 연결부(333)간의 간격을 말한다.The pitch here refers to the spacing between neighboring interconnect elements 312 and the spacing between neighboring first connections 333.

제 1 수지층(332)은 제 1 도전 패턴(331)을 사이에 두고 패턴 기판(310) 상에 위치하고 있으며, 제 1 도전 패턴(331)의 일부를 노출시키는 제 1 개구부(332a)를 포함한다. 제 1 개구부(332a) 내에는 제 1 연결부(333)가 위치하고 있다.The first resin layer 332 is positioned on the pattern substrate 310 with the first conductive pattern 331 interposed therebetween, and includes a first opening 332a exposing a portion of the first conductive pattern 331. . The first connection part 333 is positioned in the first opening part 332a.

제 1 연결부(333)는 제 1 개구부(332a) 내에 위치하여 제 1 도전 패턴(331) 및 제 2 층(340)의 제 2 도전 패턴(341)과 직접 연결되어 있다. 제 1 연결부(333)는 프로브(400)가 장착되어 있는 상호 접속 요소(312)와 전기적으로 연결되어 있다.The first connector 333 is positioned in the first opening 332a and is directly connected to the first conductive pattern 331 and the second conductive pattern 341 of the second layer 340. The first connection 333 is electrically connected to the interconnection element 312 on which the probe 400 is mounted.

제 2 층(340)은 제 1 층(330) 상에 위치하여 제 1 층(330)에 접착되어 있으며, 제 2 도전 패턴(341), 제 2 수지층(342) 및 제 2 연결부(343)를 포함한다.The second layer 340 is disposed on the first layer 330 and adhered to the first layer 330, and the second conductive pattern 341, the second resin layer 342, and the second connection portion 343 are disposed on the first layer 330. It includes.

제 2 도전 패턴(341)은 티타늄 및 구리 등의 도전성 물질로 이루어져 있으며, 면 방향으로 연장되어 있다. 제 2 도전 패턴(341)은 제 1 연결부(333) 및 제 2 연결부(343)와 직접 연결되어 제 1 연결부(333)와 제 2 연결부(343) 사이를 전기적으로 연결하는 동시에 제 2 연결부(343)로부터 제 1 연결부(333)까지 피치 변환의 기능을 수행한다.The second conductive pattern 341 is made of a conductive material such as titanium and copper and extends in the plane direction. The second conductive pattern 341 is directly connected to the first connecting portion 333 and the second connecting portion 343 to electrically connect between the first connecting portion 333 and the second connecting portion 343 and at the same time, the second connecting portion 343. ) To the first connector 333 to perform the function of pitch conversion.

여기서, 피치란 이웃하는 제 2 연결부(343)간의 간격 및 이웃하는 제 2 연결부(343)간의 간격을 말한다.Here, the pitch refers to the distance between the neighboring second connecting portions 343 and the distance between the neighboring second connecting portions 343.

제 2 수지층(342)은 제 2 도전 패턴(341)을 사이에 두고 제 1 층(330) 상에 위치하고 있으며, 제 2 도전 패턴(341)의 일부를 노출시키는 제 2 개구부(342a)를 포함한다. 제 2 개구부(342a) 내에는 제 2 연결부(343)가 위치하고 있다.The second resin layer 342 is positioned on the first layer 330 with the second conductive pattern 341 interposed therebetween, and includes a second opening 342a exposing a portion of the second conductive pattern 341. do. The second connecting portion 343 is positioned in the second opening 342a.

제 2 연결부(343)는 제 2 개구부(342a) 내에 위치하여 제 2 도전 패턴(341) 및 인터포져(200)와 직접 연결되어 있다. 제 2 연결부(343)는 프로브(400)가 장착되어 있는 상호 접속 요소(312) 및 인터포져(200)와 전기적으로 연결되어 있다.The second connector 343 is positioned in the second opening 342a to be directly connected to the second conductive pattern 341 and the interposer 200. The second connector 343 is electrically connected to the interconnecting element 312 and the interposer 200 on which the probe 400 is mounted.

이상과 같이, 본 발명의 일 실시예에 따른 공간 변환기(300)는 인쇄 회로 기판(100)의 프로브 회로 패턴(미도시)과 연결되어 제 2 연결부(343)로부터 상호 접속 요소(312)까지의 피치 변환을 수행한다. 다시 말해, 이웃하는 상호 접속 요소(312)의 간격, 이웃하는 제 1 연결부(333)의 간격 및 이웃하는 제 2 연결부(343)의 간격은 서로 상이하다.As described above, the space converter 300 according to an exemplary embodiment of the present invention is connected to a probe circuit pattern (not shown) of the printed circuit board 100 to connect the second connection portion 343 to the interconnect element 312. Perform pitch conversion. In other words, the spacing of neighboring interconnect elements 312, the spacing of neighboring first connectors 333, and the spacing of neighboring second connectors 343 are different from each other.

다른 실시예에서, 공간 변환기(300)는 제 2 층(340)이 복수개 형성되어 제 N 층을 포함할 수 있으며, 제 1 층(330) 내지 제 N 층의 조합에 의해 다층 도전 패턴을 포함하여 피치 변환의 기능을 수행할 수 있다.In another embodiment, the space converter 300 may include a plurality of second layers 340 to include an Nth layer, and include a multilayer conductive pattern by a combination of the first layers 330 to Nth layers. It can perform the function of pitch conversion.

프로브(400)는 상호 접속 요소(312)에 장착되어 공간 변환기(300)를 통해 인쇄 회로 기판(100)의 프로브 회로 패턴(미도시)과 연결되어 있으며, 검사 공정 시 반도체 웨이퍼 등의 피검사체에 형성된 접촉 패드와 접촉하여 인쇄 회로 기판(100)으로부터 공간 변환기(300)를 거친 전기 신호를 피검사체의 접촉 패드에 전달하거나, 피검사체를 거친 상기 전기 신호를 전달받는 역할을 한다.The probe 400 is mounted on the interconnection element 312 and connected to the probe circuit pattern (not shown) of the printed circuit board 100 through the space converter 300, and is applied to the inspected object such as a semiconductor wafer during the inspection process. The electrical signal passing through the space converter 300 from the printed circuit board 100 in contact with the formed contact pads is transmitted to the contact pads of the object under test, or serves to receive the electrical signal through the object under test.

다른 실시예에서, 인터포져(200) 없이 공간 변환기(300)의 상호 접속 요소(312)가 인쇄 회로 기판(100)의 단자(110)와 직접 연결되어 상호 접속 요소(312) 에 의해 공간 변환기(300)와 인쇄 회로 기판(100)간의 연결이 수행될 수 있으며, 이 경우 상호 접속 요소(312)는 인쇄 회로 기판(100)의 단자(110)와 대응하여 위치하며, 제 2 연결부(343)는 프로브(400)와 대응하여 위치한다. 즉, 상호 접속 요소(312)는 인쇄 회로 기판(100)의 단자(110)와 접속되며 제 2 연결부(343)에 프로브(400)가 장착된다.In another embodiment, the interconnect element 312 of the space converter 300 without the interposer 200 is directly connected with the terminal 110 of the printed circuit board 100 to allow the space converter ( The connection between 300 and the printed circuit board 100 may be performed, in which case the interconnect element 312 is positioned corresponding to the terminal 110 of the printed circuit board 100, and the second connection 343 is It is located in correspondence with the probe 400. That is, the interconnection element 312 is connected to the terminal 110 of the printed circuit board 100 and the probe 400 is mounted to the second connection portion 343.

이하, 도 3 내지 도 15를 참조하여 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a space converter according to an embodiment of the present invention will be described with reference to FIGS. 3 to 15.

도 3은 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법을 나타낸 순서도이며, 도 4 내지 도 15는 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법을 설명하기 위한 도면이다.3 is a flowchart illustrating a method of manufacturing a space converter according to an embodiment of the present invention, and FIGS. 4 to 15 are views illustrating a method of manufacturing a space converter according to an embodiment of the present invention.

우선, 도 3 및 도 4에 도시된 바와 같이, 기판(710)을 마련한다(S100).First, as illustrated in FIGS. 3 and 4, a substrate 710 is prepared (S100).

구체적으로, 구체적으로, 양면 연마된 실리콘 웨이퍼와 같이 양면이 연마된 절연성 기판(710)을 마련한다.Specifically, an insulating substrate 710 on which both surfaces are polished, such as a silicon wafer polished on both sides, is provided.

다음, 기판(710) 상에 절연층(320)을 형성한다(S200).Next, an insulating layer 320 is formed on the substrate 710 (S200).

구체적으로, 기판(710)을 질소 환경 또는 산소 환경에 노출시켜 기판(710) 상에 산화 실리콘 또는 질화 실리콘 등의 절연성 재료로 이루어진 절연층(320)을 형성한다.Specifically, the substrate 710 is exposed to a nitrogen environment or an oxygen environment to form an insulating layer 320 made of an insulating material such as silicon oxide or silicon nitride on the substrate 710.

다음, 도 4 내지 도 8에 도시된 바와 같이, 제 1 층(330)을 형성한다(S300).Next, as shown in FIGS. 4 to 8, the first layer 330 is formed (S300).

이하, 제 1 층(330)을 형성하는 공정을 구체적으로 설명한다.Hereinafter, the process of forming the first layer 330 will be described in detail.

우선, 도 4에 도시된 바와 같이, 절연층(320)을 사이에 두고 기판(710) 상에 스퍼터링(sputtering) 공정 등을 이용하여 구리 및 티타늄 중 하나 이상 등으로 이루어진 제 1 도전층(720)을 형성한다.First, as shown in FIG. 4, the first conductive layer 720 made of one or more of copper, titanium, and the like using a sputtering process or the like on the substrate 710 with the insulating layer 320 interposed therebetween. To form.

다음, 제 1 도전층(720) 상에 포토레지스트 물질로 이루어진 포토레지스트층을 형성하고, 포토레지스트층 상에 후에 형성될 제 1 도전 패턴(331)과 대응하는 이미지를 가진 마스크를 정렬한 후, 상기 마스크를 통해 포토레지스트층에 자외선 등을 조사하여 포토레지스트층을 노광한다. 노광 후 현상액을 이용하여 노광된 포토레지스트층을 현상하여 제 1 도전 패턴(331)과 대응하는 제 1 포토레지스트 패턴(730)을 형성한다. 이 때, 제 1 도전 패턴(331)으로 형성될 부분이 제 1 포토레지스트 패턴(730)에 의해 가려진다.Next, after forming a photoresist layer made of a photoresist material on the first conductive layer 720 and aligning a mask having an image corresponding to the first conductive pattern 331 to be formed later on the photoresist layer, The photoresist layer is exposed by irradiating ultraviolet rays or the like to the photoresist layer through the mask. The exposed photoresist layer is developed using a developer after exposure to form a first photoresist pattern 730 corresponding to the first conductive pattern 331. In this case, a portion to be formed of the first conductive pattern 331 is covered by the first photoresist pattern 730.

다음, 도 5에 도시된 바와 같이, 제 1 포토레지스트 패턴(730)을 마스크로 이용한 습식 식각 또는 건식 식각 공정을 이용해 제 1 도전층(720)을 식각하여 제 1 도전층(720)으로부터 제 1 도전 패턴(331)을 형성한다.Next, as shown in FIG. 5, the first conductive layer 720 is etched by using a wet etching process or a dry etching process using the first photoresist pattern 730 as a mask to form a first layer from the first conductive layer 720. The conductive pattern 331 is formed.

다음, 도 6에 도시된 바와 같이, 제 1 포토레지스트 패턴(730)을 에슁(ashing) 공정 또는 리프트 오프(lift off) 공정을 이용하여 제거한 후, 제 1 도전 패턴(331)을 사이에 두도록 기판(710) 상에 제 1 수지막(740)을 형성한다.Next, as shown in FIG. 6, after the first photoresist pattern 730 is removed using an ashing process or a lift off process, the substrate is disposed so as to sandwich the first conductive pattern 331. A first resin film 740 is formed on 710.

다음, 제 1 수지막(740) 상에 포토레지스트 물질로 이루어진 포토레지스트층을 형성하고, 포토레지스트층 상에 후에 형성될 제 1 개구부(332a)와 대응하는 이미지를 가진 마스크를 정렬한 후, 상기 마스크를 통해 포토레지스트층에 자외선 등을 조사하여 포토레지스트층을 노광한다. 노광 후 현상액을 이용하여 노광된 포토레지스트층을 현상하여 제 1 개구부(332a)와 대응하는 제 2 포토레지스트 패 턴(750)을 형성한다. 이 때, 제 1 개구부(332a)로 형성될 부분이 제 2 포토레지스트 패턴(750)에 의해 노출된다.Next, a photoresist layer made of a photoresist material is formed on the first resin film 740, and a mask having an image corresponding to the first openings 332a to be formed later on the photoresist layer is aligned. The photoresist layer is exposed by irradiating ultraviolet rays or the like to the photoresist layer through a mask. The exposed photoresist layer is developed using a developing solution after exposure to form a second photoresist pattern 750 corresponding to the first opening 332a. In this case, a portion to be formed by the first opening 332a is exposed by the second photoresist pattern 750.

다음, 도 7에 도시된 바와 같이, 제 2 포토레지스트 패턴(750)을 마스크로 이용한 습식 식각 또는 건식 식각 공정을 이용해 제 1 수지막(740)을 식각하여 제 1 수지막(740)으로부터 제 1 개구부(332a)가 형성된 제 1 수지층(332)을 형성한다.Next, as shown in FIG. 7, the first resin film 740 is etched by using a wet etching process or a dry etching process using the second photoresist pattern 750 as a mask to form the first resin film 740. The first resin layer 332 having the openings 332a is formed.

다음, 제 1 도전 패턴(331)을 이용한 도금 공정 또는 도포 장치를 이용한 페이스팅(pasting) 공정 또는 스퍼터링 공정을 이용하여 제 1 개구부(332a)에 제 1 도전성 물질(760)을 채운다. 이때, 제 1 도전성 물질(760)이 제 1 개구부(332a) 상에도 형성될 수 있다.Next, the first conductive material 760 is filled in the first opening 332a using a plating process using the first conductive pattern 331, a pasting process using a coating apparatus, or a sputtering process. In this case, the first conductive material 760 may also be formed on the first opening 332a.

다음, 도 8에 도시된 바와 같이, 기계적 연마 공정 또는 화학적 연마 공정을 이용하여 제 1 수지층(332) 상에 위치하는 부분인 제 1 도전성 물질(760)의 일부 및 제 2 포토레지스트 패턴(750)을 제 1 수지층(332)으로부터 제거하여 제 1 연결부(333)를 형성한다.Next, as shown in FIG. 8, a portion of the first conductive material 760 and the second photoresist pattern 750 which are portions positioned on the first resin layer 332 using a mechanical polishing process or a chemical polishing process. ) Is removed from the first resin layer 332 to form the first connecting portion 333.

이상과 같은 공정에 의해 제 1 층(330)이 형성된다.The first layer 330 is formed by the above process.

다음, 도 8 내지 도 11에 도시된 바와 같이, 제 2 층(340)을 형성한다(S400).Next, as shown in FIGS. 8 to 11, the second layer 340 is formed (S400).

이하, 제 2 층(340)을 형성하는 공정을 구체적으로 설명한다.Hereinafter, the process of forming the second layer 340 will be described in detail.

우선, 도 8에 도시된 바와 같이, 제 1 층(330) 상에 스퍼터링 공정을 이용하여 구리 및 티타늄 중 하나 이상 등으로 이루어진 제 2 도전층(770)을 형성한다.First, as shown in FIG. 8, a second conductive layer 770 made of one or more of copper, titanium, and the like is formed on the first layer 330 by using a sputtering process.

다음, 제 2 도전층(770) 상에 포토레지스트 물질로 이루어진 포토레지스트층 을 형성하고, 포토레지스트층 상에 후에 형성될 제 2 도전 패턴(341)과 대응하는 이미지를 가진 마스크를 정렬한 후, 상기 마스크를 통해 포토레지스트층에 자외선 등을 조사하여 포토레지스트층을 노광한다. 노광 후 현상액을 이용하여 노광된 포토레지스트층을 현상하여 제 2 도전 패턴(341)과 대응하는 제 3 포토레지스트 패턴(780)을 형성한다. 이 때, 제 2 도전 패턴(341)으로 형성될 부분이 제 3 포토레지스트 패턴(780)에 의해 가려진다.Next, after forming a photoresist layer made of a photoresist material on the second conductive layer 770, aligning a mask having an image corresponding to the second conductive pattern 341 to be formed later on the photoresist layer, The photoresist layer is exposed by irradiating ultraviolet rays or the like to the photoresist layer through the mask. The exposed photoresist layer is developed using a developer after exposure to form a third photoresist pattern 780 corresponding to the second conductive pattern 341. In this case, a portion to be formed of the second conductive pattern 341 is covered by the third photoresist pattern 780.

다음, 도 9에 도시된 바와 같이, 제 3 포토레지스트 패턴(780)을 마스크로 이용한 습식 식각 또는 건식 식각 공정을 이용해 제 2 도전층(770)을 식각하여 제 2 도전층(770)으로부터 제 2 도전 패턴(341)을 형성한다.Next, as shown in FIG. 9, the second conductive layer 770 is etched by using a wet etching process or a dry etching process using the third photoresist pattern 780 as a mask to form a second layer from the second conductive layer 770. A conductive pattern 341 is formed.

다음, 제 3 포토레지스트 패턴(780)을 에슁 공정 또는 리프트 오프 공정을 이용하여 제거한 후, 제 2 도전 패턴(341)을 사이에 두도록 제 1 층(330) 상에 제 2 수지막(790)을 형성한다.Next, after the third photoresist pattern 780 is removed using an etching process or a lift-off process, a second resin film 790 is disposed on the first layer 330 so as to sandwich the second conductive pattern 341. Form.

다음, 제 2 수지막(790) 상에 포토레지스트 물질로 이루어진 포토레지스트층을 형성하고, 포토레지스트층 상에 후에 형성될 제 2 개구부(342a)와 대응하는 이미지를 가진 마스크를 정렬한 후, 상기 마스크를 통해 포토레지스트층에 자외선 등을 조사하여 포토레지스트층을 노광한다. 노광 후 현상액을 이용하여 노광된 포토레지스트층을 현상하여 제 2 개구부(342a)와 대응하는 제 4 포토레지스트 패턴(810)을 형성한다. 이 때, 제 2 개구부(342a)로 형성될 부분이 제 4 포토레지스트 패턴(810)에 의해 노출된다.Next, a photoresist layer made of a photoresist material is formed on the second resin film 790, and a mask having an image corresponding to the second openings 342a to be formed later on the photoresist layer is aligned. The photoresist layer is exposed by irradiating ultraviolet rays or the like to the photoresist layer through a mask. The exposed photoresist layer is developed using a post-exposure developer to form a fourth photoresist pattern 810 corresponding to the second opening 342a. In this case, a portion to be formed by the second opening 342a is exposed by the fourth photoresist pattern 810.

다음, 도 10에 도시된 바와 같이, 제 4 포토레지스트 패턴(810)을 마스크로 이용한 습식 식각 또는 건식 식각 공정을 이용해 제 2 수지막(790)을 식각하여 제 2 수지막(790)으로부터 제 2 개구부(342a)가 형성된 제 2 수지층(342)을 형성한다.Next, as shown in FIG. 10, the second resin film 790 is etched by using a wet etching method or a dry etching process using the fourth photoresist pattern 810 as a mask to form the second resin film 790 from the second resin film 790. The second resin layer 342 having the openings 342a is formed.

다음, 제 1 도전 패턴(331) 제 1 연결부(333) 및 제 2 도전 패턴(341)을 이용한 도금 공정 또는 도포 장치를 이용한 페이스팅 공정 또는 스퍼터링 공정을 이용하여 제 2 개구부(342a)에 제 2 도전성 물질(820)을 채운다. 이때, 제 2 도전성 물질(820)이 제 2 개구부(342a) 상에도 형성될 수 있다.Next, the second opening 342a is formed in the second opening 342a using a plating process using the first conductive part 331, the first connection part 333, and the second conductive pattern 341, or a pasting process or a sputtering process using the coating device. Fill the conductive material 820. In this case, the second conductive material 820 may also be formed on the second opening 342a.

다음, 도 11에 도시된 바와 같이, 기계적 연마 공정 또는 화학적 연마 공정을 이용하여 제 2 수지층(342) 상에 위치하는 부분인 제 2 도전성 물질(820)의 일부 및 제 4 포토레지스트 패턴(810)을 제 2 수지층(342)으로부터 제거하여 제 2 연결부(343)를 형성한다.Next, as shown in FIG. 11, a portion of the second conductive material 820 and a fourth photoresist pattern 810, which are portions located on the second resin layer 342 using a mechanical polishing process or a chemical polishing process. ) Is removed from the second resin layer 342 to form the second connecting portion 343.

이상과 같은 공정에 의해 제 2 층(340)이 형성된다.The second layer 340 is formed by the above process.

다른 실시예에서, 공간 변환기(300)가 제 2 층(340)이 복수개 형성되어 제 1 층(330) 내지 제 N 층을 포함하여 제 1 층(330) 내지 제 N 층의 조합에 의해 다층 도전 패턴을 포함하도록 제 2 층(340)을 형성하는 공정을 반복 수행할 수 있다.In another embodiment, the spatial transducer 300 has a plurality of second layers 340 formed therein so as to be multi-layer conductive by a combination of the first layers 330 to Nth layer, including the first layers 330 to Nth layer. The process of forming the second layer 340 may be repeated to include the pattern.

다음, 도 12에 도시된 바와 같이, 기판(710)을 뒤집는다(S500).Next, as shown in FIG. 12, the substrate 710 is flipped over (S500).

구체적으로, 기판(710)이 상측에 위치하도록 제 1 층(330) 및 제 2 층(340)이 상측에 형성된 기판(710)을 뒤집는다.Specifically, the first layer 330 and the second layer 340 are inverted so that the substrate 710 is positioned on the upper side.

다음, 도 12 내지 도 15에 도시된 바와 같이, 패턴 기판(310)을 형성한다(S600).Next, as shown in FIGS. 12 to 15, the pattern substrate 310 is formed (S600).

이하, 패턴 기판(310)을 형성하는 공정을 구체적으로 설명한다.Hereinafter, the process of forming the pattern substrate 310 will be described in detail.

우선, 도 12에 도시된 바와 같이, 기판(710)을 사이에 두고 제 1 층(330)과 대향하는 기판(710)의 일면 상에 포토레지스트 물질로 이루어진 포토레지스트층을 형성하고, 포토레지스트층 상에 후에 형성될 관통홀(311a)과 대응하는 이미지를 가진 마스크를 정렬한 후, 상기 마스크를 통해 포토레지스트층에 자외선 등을 조사하여 포토레지스트층을 노광한다. 노광 후 현상액을 이용하여 노광된 포토레지스트층을 현상하여 관통홀(311a)과 대응하는 제 5 포토레지스트 패턴(910)을 형성한다. 이 때, 관통홀(311a)로 형성될 부분이 제 5 포토레지스트 패턴(910)에 의해 노출된다.First, as shown in FIG. 12, a photoresist layer made of a photoresist material is formed on one surface of the substrate 710 facing the first layer 330 with the substrate 710 therebetween, and the photoresist layer After aligning a mask having an image corresponding to the through hole 311a to be formed later on the photoresist layer, the photoresist layer is exposed by irradiating ultraviolet rays or the like to the photoresist layer through the mask. The exposed photoresist layer is developed using a developer after exposure to form a fifth photoresist pattern 910 corresponding to the through hole 311a. In this case, a portion to be formed through the through hole 311a is exposed by the fifth photoresist pattern 910.

다음, 도 13에 도시된 바와 같이, 제 5 포토레지스트 패턴(910)을 마스크로 이용한 습식 식각 또는 건식 식각 공정을 이용해 기판(710) 및 절연층(320)이 관통되도록 기판(710) 및 절연층(320)을 식각하여 제 1 층(330)의 제 1 도전 패턴(331)을 노출시키는 관통홀(311a)을 형성한다.Next, as shown in FIG. 13, the substrate 710 and the insulating layer 320 pass through the substrate 710 and the insulating layer 320 using a wet etching process or a dry etching process using the fifth photoresist pattern 910 as a mask. The through hole 311a exposing the first conductive pattern 331 of the first layer 330 is formed by etching the 320.

다음, 제 1 도전 패턴(331)을 이용한 도금 공정 또는 도포 장치를 이용한 페이스팅 공정 또는 스퍼터링 공정을 이용하여 관통홀(311a)에 제 3 도전성 물질(920)을 채운다. 이때, 제 3 도전성 물질(920)이 관통홀(311a) 상에도 형성될 수 있다.Next, the third conductive material 920 is filled in the through hole 311a by using a plating process using the first conductive pattern 331, a pasting process using a coating apparatus, or a sputtering process. In this case, the third conductive material 920 may also be formed on the through hole 311a.

다음, 도 14에 도시된 바와 같이, 기계적 연마 공정 또는 화학적 연마 공정을 이용하여 제 1 층(330)과 대향하는 기판(710) 상에 위치하는 부분인 제 3 도전성 물질(920)의 일부 및 제 5 포토레지스트 패턴(910)을 기판(710)으로부터 제거하여 상호 접속 요소(312)를 형성한다.Next, as shown in FIG. 14, a portion and a third portion of the third conductive material 920 which is a portion located on the substrate 710 facing the first layer 330 using a mechanical polishing process or a chemical polishing process. 5 photoresist pattern 910 is removed from substrate 710 to form interconnect element 312.

다음, 도 15에 도시된 바와 같이, 식각액을 이용한 디핑(dipping) 공정 등의 습식 식각 공정을 이용하여 기판(710)의 두께가 얇아지도록 기판(710)을 식각하여 기판(710)으로부터 기판 본체부(311)를 형성한다. 기판 본체부(311)의 형성에 의해 상호 접속 요소(312)가 기판 본체부(311)로부터 돌출되게 된다.Next, as shown in FIG. 15, the substrate 710 is etched from the substrate 710 by etching the substrate 710 so that the thickness of the substrate 710 is thinned by using a wet etching process such as a dipping process using an etchant. 311 is formed. The formation of the substrate body portion 311 causes the interconnect element 312 to protrude from the substrate body portion 311.

이상과 같은 공정에 의해 패턴 기판(310)이 형성되는 동시에 패턴 기판(310), 제 1 층(330) 및 제 2 층(340)을 포함하는 본 발명의 일 실싱예에 따른 공간 변환기(300)가 제조된다.The space converter 300 according to an exemplary embodiment of the present invention including the pattern substrate 310, the first layer 330, and the second layer 340 at the same time as the pattern substrate 310 is formed by the above process. Is prepared.

상술한 공정에 의해 제조된 공간 변환기(300)의 상호 접속 요소(312)에 프로브(400)가 장착되고 제 2 연결부(343)에 인쇄 회로 기판(100)의 단자(110)가 연결되거나, 또는 공간 변환기(300)의 상호 접속 요소(312)에 인쇄 회로 기판(100)의 단자(110)가 접속되고 제 2 연결부(343)에 프로브(400)가 장착될 수 있다.The probe 400 is mounted on the interconnection element 312 of the space converter 300 manufactured by the above-described process, and the terminal 110 of the printed circuit board 100 is connected to the second connection portion 343, or The terminal 110 of the printed circuit board 100 may be connected to the interconnect element 312 of the space converter 300 and the probe 400 may be mounted to the second connection 343.

이와 같이, 본 발명의 일 실시예에 따른 공간 변환기, 프로브 카드 및 공간 변환기의 제조 방법은 공간 변환기(300)의 제 1 층(330) 및 제 2 층(340)이 도전 패턴 및 수지층으로 이루어지기 때문에, 각 층이 세라믹 기판으로 형성되는 공간 변환기에 비해 제조 비용이 절감된다.As described above, in the method of manufacturing the space transducer, the probe card, and the space transducer according to the exemplary embodiment of the present invention, the first layer 330 and the second layer 340 of the space transducer 300 are made of a conductive pattern and a resin layer. As a result, the manufacturing cost is reduced compared to the space converter in which each layer is formed of a ceramic substrate.

또한, 공간 변환기(300)의 패턴 기판(310), 제 1 층(330) 및 제 2 층(340)이 별도의 접합 공정이 수행되지 않고 접합되기 때문에, 각 층이 세라믹 기판으로 형성되는 공간 변환기에 비해 제조 시간이 절감되는 동시에 제조 수율이 향상된다.In addition, since the pattern substrate 310, the first layer 330, and the second layer 340 of the space converter 300 are bonded without performing a separate bonding process, each layer is formed of a ceramic substrate. Compared to this, manufacturing time is reduced and manufacturing yield is improved.

또한, 공간 변환기(300)의 패턴 기판(310), 제 1 층(330) 및 제 2 층(340)이 별도의 접합 공정을 수행하지 않고 접합되며, 패턴 기판(310)이 양면이 평탄하게 연마된 실리콘 웨이퍼로부터 형성되기 때문에, 공간 변환기(300)의 자체 평탄도가 향상되어 상호 접속 요소(312) 또는 제 2 연결부(343)에 접속되는 프로브(400)의 평탄도가 향상된다.In addition, the pattern substrate 310, the first layer 330, and the second layer 340 of the space transducer 300 are bonded without performing a separate bonding process, and the pattern substrate 310 is polished on both sides flat. Since it is formed from the silicon wafer, the self-flatness of the space transducer 300 is improved to improve the flatness of the probe 400 connected to the interconnect element 312 or the second connection 343.

또한, 공간 변환기(300)의 패턴 기판(310), 제 1 층(330) 및 제 2 층(340)이 별도의 접합 공정을 수행하지 않고 접합되기 때문에, 대면적의 피검사체를 검사하기 위해 대면적으로 공간 변환기(300)를 형성할 수 있다.In addition, since the pattern substrate 310, the first layer 330, and the second layer 340 of the space transducer 300 are bonded without performing a separate bonding process, a large area to be inspected can be examined. It is possible to form the space transformer 300 by the area.

또한, 공간 변환기(300)가 자체적으로 프로브(400)가 장착되거나 인쇄 회로 기판(100)과의 연결을 위한 인터포져(200)로서의 역할을 수행할 수 있는 상호 접속 요소(312)를 포함하기 때문에, 인쇄 회로 기판(100)과 공간 변환기(300)의 접속을 위한 별도의 인터포져 또는 프로브(400)가 장착되기 위한 별도의 상호 접속 요소가 필요치 않으며, 이에 따라 프로브 카드(1000)의 제조 비용이 절감된다.In addition, because the spatial transducer 300 includes an interconnect element 312 which may itself serve as an interposer 200 for mounting the probe 400 or for connecting to the printed circuit board 100. There is no need for a separate interposer or a separate interconnecting element for mounting the probe 400 for the connection of the printed circuit board 100 and the space converter 300, thereby increasing the manufacturing cost of the probe card 1000. Savings.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The foregoing description of the present invention is intended for illustration, and it will be understood by those skilled in the art that the present invention may be easily modified in other specific forms without changing the technical spirit or essential features of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되 는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents are included in the scope of the present invention. Should be.

도 1은 공간 변환기를 구비한 종래의 프로브 카드의 단면도이고,1 is a cross-sectional view of a conventional probe card with a space transducer,

도 2는 본 발명의 일 실시예에 따른 공간 변환기 및 이를 포함하는 프로브 카드의 단면도이고,2 is a cross-sectional view of a space converter and a probe card including the same according to an embodiment of the present invention;

도 3은 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법을 나타낸 순서도이며,3 is a flowchart illustrating a method of manufacturing a space converter according to an embodiment of the present invention.

도 4 내지 도 15는 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법을 설명하기 위한 도면이다.4 to 15 are views for explaining a method of manufacturing a space converter according to an embodiment of the present invention.

Claims (15)

프로브를 포함하는 프로브 카드에 사용되는 공간 변환기에 있어서,A spatial transducer used for a probe card comprising a probe, 관통홀이 형성되어 있는 기판 본체부 및 상기 관통홀에 일부가 위치하여 상기 기판 본체부로부터 돌출되어 상기 프로브가 장착되는 상호 접속 요소를 포함하는 패턴 기판,A pattern substrate comprising a substrate body portion having a through hole formed therein and an interconnection element positioned at a portion of the through hole and protruding from the substrate body portion to mount the probe thereon; 상기 패턴 기판 상에 위치하며 상기 상호 접속 요소와 직접 연결되는 제 1 도전 패턴, 상기 패턴 기판 상에 위치하며 상기 제 1 도전 패턴의 일부 이상을 노출시키는 제 1 개구부가 형성된 제 1 수지층 및 상기 제 1 개구부에 위치하여 상기 제 1 도전 패턴과 연결되는 제 1 연결부를 포함하는 제 1 층 및A first conductive pattern disposed on the pattern substrate and directly connected to the interconnection element, a first resin layer formed on the pattern substrate, and having a first opening portion exposing at least a portion of the first conductive pattern and the first conductive pattern; A first layer disposed in a first opening and including a first connection part connected to the first conductive pattern; 상기 제 1 층 상에 위치하며 상기 제 1 연결부와 직접 연결되어 면 방향으로 연장되어 있는 제 2 도전 패턴, 상기 제 1 층 상에 위치하며 상기 제 2 도전 패턴의 일부 이상을 노출시키는 제 2 개구부가 형성된 제 2 수지층 및 상기 제 2 개구부에 위치하여 상기 제 2 도전 패턴과 연결되는 제 2 연결부를 포함하는 제 2 층A second conductive pattern positioned on the first layer and directly connected to the first connection part and extending in a surface direction, and a second opening positioned on the first layer and exposing at least a portion of the second conductive pattern; A second layer including a formed second resin layer and a second connection part disposed in the second opening and connected to the second conductive pattern; 을 포함하는 공간 변환기.Space converter comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 2 층이 반복 형성되어 다층 도전 패턴을 포함하는 공간 변환기.And the second layer is repeatedly formed to include a multilayer conductive pattern. 제 1 항에 있어서,The method of claim 1, 상기 상호 접속 요소 및 상기 제 2 연결부는 각각 상기 패턴 기판 및 상기 제 2 층에 복수개 형성되어 있으며,The interconnection element and the second connection portion are each formed in plural on the pattern substrate and the second layer, 이웃하는 상기 상호 접속 요소의 간격과 이웃하는 상기 제 2 연결부의 간격은 서로 상이한 것인 공간 변환기.Wherein the spacing of the neighboring interconnection elements and the spacing of the neighboring second connections are different from each other. 제 1 항에 있어서,The method of claim 1, 상기 패턴 기판과 상기 제 1 층 사이에 위치하는 절연층을 더 포함하는 공간 변환기.And a dielectric layer positioned between the patterned substrate and the first layer. 프로브를 포함하는 프로브 카드에 사용되는 공간 변환기의 제조 방법에 있어서,In the method of manufacturing a space transducer used for a probe card comprising a probe, (a) 기판을 마련하는 단계,(a) preparing a substrate, (b) 상기 기판 상에, 제 1 도전 패턴, 상기 기판 상에 위치하며 상기 제 1 도전 패턴의 일부 이상을 노출시키는 제 1 개구부가 형성된 제 1 수지층 및 상기 제 1 개구부에 위치하여 상기 제 1 도전 패턴과 연결되는 제 1 연결부를 포함하는 제 1 층을 형성하는 단계,(b) a first conductive pattern on the substrate, a first resin layer formed on the substrate and having a first opening portion exposing at least a portion of the first conductive pattern, and in the first opening portion; Forming a first layer comprising a first connection portion connected to the conductive pattern, (c) 상기 제 1 층 상에, 상기 제 1 연결부와 직접 연결되어 면 방향으로 연장되어 있는 제 2 도전 패턴, 상기 제 1 층 상에 위치하며 상기 제 2 도전 패턴의 일부 이상을 노출시키는 제 2 개구부가 형성된 제 2 수지층 및 상기 제 2 개구부에 위치하여 상기 제 2 도전 패턴과 연결되는 제 2 연결부를 포함하는 제 2 층을 형성 하는 단계 및(c) a second conductive pattern directly connected to the first connecting portion and extending in a surface direction on the first layer, and a second positioned on the first layer and exposing a part or more of the second conductive pattern Forming a second layer including a second resin layer having an opening formed therein and a second connection portion disposed in the second opening and connected to the second conductive pattern; and (d) 상기 기판으로부터, 상기 제 1 도전 패턴과 대응하는 관통홀이 형성되어 있는 기판 본체부 및 상기 관통홀에 일부가 위치하여 상기 제 1 도전 패턴과 직접 연결되어 있으며 상기 기판 본체부로부터 돌출되어 상기 프로브가 장착되는 상호 접속 요소를 포함하는 패턴 기판을 형성하는 단계(d) a portion of the substrate main body in which the through hole corresponding to the first conductive pattern is formed and a portion of the through hole are directly connected to the first conductive pattern and protruding from the substrate main body portion. Forming a patterned substrate including an interconnect element on which the probe is mounted 를 포함하는 공간 변환기의 제조 방법.Method of manufacturing a space converter comprising a. 제 5 항에 있어서,The method of claim 5, 다층 도전 패턴을 형성하도록 상기 (c)단계를 반복 수행하는 것인 공간 변환기의 제조 방법.And repeating step (c) to form a multilayer conductive pattern. 제 5 항에 있어서,The method of claim 5, 상기 (c)단계 및 상기 (d)단계 각각에서,In each of (c) and (d), 상기 제 2 연결부 및 상기 상호 접속 요소는 각각 상기 제 2 층 및 상기 패턴 기판에 복수개 형성되어 있으며,The second connection portion and the interconnection element are respectively formed in the plurality of the second layer and the pattern substrate, 이웃하는 상기 제 2 연결부의 간격과 이웃하는 상기 상호 접속 요소의 간격은 서로 상이한 것인 공간 변환기의 제조 방법.The spacing of the neighboring second connections and the spacing of the neighboring interconnection elements are different from each other. 제 5 항에 있어서,The method of claim 5, 상기 기판과 상기 제 1 층 사이에 위치하도록 상기 기판 상에 절연층을 형성 하는 단계를 더 포함하는 공간 변환기의 제조 방법.Forming an insulating layer on the substrate such that the insulating layer is positioned between the substrate and the first layer. 제 5 항에 있어서,The method of claim 5, 상기 (b)단계는,In step (b), 상기 기판 상에 제 1 도전층을 형성하는 단계,Forming a first conductive layer on the substrate, 상기 제 1 도전층 상에 상기 제 1 도전 패턴과 대응하는 제 1 포토레지스트 패턴을 형성하는 단계,Forming a first photoresist pattern corresponding to the first conductive pattern on the first conductive layer, 상기 제 1 포토레지스트 패턴을 마스크로 이용하여 상기 제 1 도전층을 식각하여 상기 제 1 도전 패턴을 형성하는 단계,Etching the first conductive layer using the first photoresist pattern as a mask to form the first conductive pattern; 상기 기판 상에 제 1 수지막을 형성하는 단계,Forming a first resin film on the substrate, 상기 제 1 수지막 상에 상기 제 1 개구부와 대응하는 제 2 포토레지스트 패턴을 형성하는 단계,Forming a second photoresist pattern corresponding to the first opening on the first resin film, 상기 제 2 포토레지스트 패턴을 마스크로 이용하여 상기 제 1 수지막을 식각하여 상기 제 1 개구부가 형성된 제 1 수지층을 형성하는 단계,Etching the first resin film using the second photoresist pattern as a mask to form a first resin layer having the first openings; 상기 제 1 개구부에 제 1 도전성 물질을 채우는 단계 및Filling a first conductive material in the first opening; and 상기 제 1 수지층 상에 위치하는 부분을 제거하여 상기 제 1 연결부를 형성하는 단계Removing the portion positioned on the first resin layer to form the first connection portion 를 포함하는 공간 변환기의 제조 방법.Method of manufacturing a space converter comprising a. 제 5 항에 있어서,The method of claim 5, 상기 (c)단계는,Step (c) is, 상기 제 1 층 상에 제 2 도전층을 형성하는 단계,Forming a second conductive layer on the first layer, 상기 제 2 도전층 상에 상기 제 2 도전 패턴과 대응하는 제 3 포토레지스트 패턴을 형성하는 단계,Forming a third photoresist pattern corresponding to the second conductive pattern on the second conductive layer, 상기 제 3 포토레지스트 패턴을 마스크로 이용하여 상기 제 2 도전층을 식각하여 상기 제 2 도전 패턴을 형성하는 단계,Etching the second conductive layer using the third photoresist pattern as a mask to form the second conductive pattern; 상기 제 1 층 상에 제 2 수지막을 형성하는 단계,Forming a second resin film on the first layer, 상기 제 2 수지막 상에 상기 제 2 개구부와 대응하는 제 4 포토레지스트 패턴을 형성하는 단계,Forming a fourth photoresist pattern corresponding to the second opening on the second resin film, 상기 제 4 포토레지스트 패턴을 마스크로 이용하여 상기 제 2 수지막을 식각하여 상기 제 2 개구부가 형성된 제 2 수지층을 형성하는 단계,Etching the second resin film using the fourth photoresist pattern as a mask to form a second resin layer having the second opening; 상기 제 2 개구부에 제 2 도전성 물질을 채우는 단계 및Filling a second conductive material in the second opening; and 상기 제 2 수지층 상에 위치하는 부분을 제거하여 상기 제 2 연결부를 형성하는 단계Removing the portion located on the second resin layer to form the second connection portion 를 포함하는 공간 변환기의 제조 방법.Method of manufacturing a space converter comprising a. 제 5 항에 있어서,The method of claim 5, 상기 (d)단계는,In step (d), 상기 제 1 층과 대향하는 상기 기판 상에 상기 관통홀과 대응하는 제 5 포토레지스트 패턴을 형성하는 단계,Forming a fifth photoresist pattern corresponding to the through hole on the substrate facing the first layer, 상기 제 5 포토레지스트 패턴을 마스크로 이용하여 상기 기판을 식각하여 상기 제 1 도전 패턴을 노출시키는 상기 관통홀을 형성하는 단계,Forming the through hole exposing the first conductive pattern by etching the substrate using the fifth photoresist pattern as a mask; 상기 관통홀에 제 3 도전성 물질을 채우는 단계,Filling a third conductive material into the through hole; 상기 제 1 층과 대향하는 상기 기판 상에 위치하는 부분을 제거하여 상기 상호 접속 요소를 형성하는 단계 및Removing the portion located on the substrate opposite the first layer to form the interconnect element; and 상기 기판의 두께가 얇아지도록 상기 기판을 식각하여 상기 기판 본체부를 형성하는 단계Etching the substrate to form a thickness of the substrate to form the substrate body part 를 포함하는 공간 변환기의 제조 방법.Method of manufacturing a space converter comprising a. 제 5 항에 있어서,The method of claim 5, 상기 기판 상에 상기 제 1 층 및 상기 제 2 층이 형성된 기판이 상측에 위치하도록 상기 기판을 뒤집는 단계를 더 포함하는 공간 변환기의 제조 방법.And overturning the substrate such that the substrate having the first layer and the second layer formed thereon is positioned on the substrate. 프로브를 포함하는 프로브 카드에 있어서,A probe card comprising a probe, the probe card comprising: 관통홀이 형성되어 있는 기판 본체부 및 상기 관통홀에 일부가 위치하여 상기 기판 본체부로부터 돌출되어 상기 프로브가 장착되어 있는 상호 접속 요소를 포함하는 패턴 기판, 상기 패턴 기판 상에 위치하며 상기 상호 접속 요소와 직접 연결되는 제 1 도전 패턴, 상기 패턴 기판 상에 위치하며 상기 제 1 도전 패턴의 일부 이상을 노출시키는 제 1 개구부가 형성된 제 1 수지층 및 상기 제 1 개구부에 위치하여 상기 제 1 도전 패턴과 연결되는 제 1 연결부를 포함하는 제 1 층 및 상 기 제 1 층 상에 위치하며 상기 제 1 연결부와 직접 연결되어 면 방향으로 연장되어 있는 제 2 도전 패턴, 상기 제 1 층 상에 위치하며 상기 제 2 도전 패턴의 일부 이상을 노출시키는 제 2 개구부가 형성된 제 2 수지층 및 상기 제 2 개구부에 위치하여 상기 제 2 도전 패턴과 연결되는 제 2 연결부를 포함하는 제 2 층을 포함하는 공간 변환기 및A pattern substrate comprising a substrate body portion having a through hole formed therein and an interconnection element positioned at a portion of the through hole and protruding from the substrate body portion to which the probe is mounted, the pattern substrate being located on the pattern substrate and being interconnected A first conductive pattern directly connected to the element, a first resin layer formed on the pattern substrate and having a first opening to expose at least a portion of the first conductive pattern, and the first conductive pattern located in the first opening A first conductive layer including a first connecting portion connected to the first layer and a second conductive pattern extending on a first surface in direct contact with the first connecting portion, the second conductive pattern being positioned on the first layer and A second resin layer having a second opening that exposes at least a portion of the second conductive pattern, and a second opening formed in the second opening and connected to the second conductive pattern; The space converter comprising a second layer comprising a second connecting portion, and 상기 공간 변환기를 사이에 두고 상기 프로브와 대향하고 있으며, 상기 제 2 연결부와 연결되어 있는 단자를 포함하는 인쇄 회로 기판A printed circuit board facing the probe with the space transducer interposed therebetween and having a terminal connected to the second connection portion 을 포함하는 프로브 카드.Probe card comprising a. 제 13 항에 있어서,The method of claim 13, 상기 공간 변환기는 상기 제 2 층이 반복 형성되어 다층 도전 패턴을 포함하는 것인 프로브 카드.And the space transducer includes a multilayer conductive pattern in which the second layer is repeatedly formed. 제 13 항에 있어서,The method of claim 13, 상기 상호 접속 요소 및 상기 제 2 연결부는 각각 상기 패턴 기판 및 상기 제 2 층에 복수개 형성되어 있으며,The interconnection element and the second connection portion are each formed in plural on the pattern substrate and the second layer, 이웃하는 상기 상호 접속 요소의 간격과 이웃하는 상기 제 2 연결부의 간격은 서로 상이한 것인 프로브 카드.And the spacing of the neighboring interconnection elements and the spacing of the neighboring second connections are different from each other.
KR1020080119812A 2008-11-28 2008-11-28 Space transducer, probe card including space transducer and method of manufacturing space transducer KR101051136B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080119812A KR101051136B1 (en) 2008-11-28 2008-11-28 Space transducer, probe card including space transducer and method of manufacturing space transducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080119812A KR101051136B1 (en) 2008-11-28 2008-11-28 Space transducer, probe card including space transducer and method of manufacturing space transducer

Publications (2)

Publication Number Publication Date
KR20100060973A true KR20100060973A (en) 2010-06-07
KR101051136B1 KR101051136B1 (en) 2011-07-21

Family

ID=42361827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080119812A KR101051136B1 (en) 2008-11-28 2008-11-28 Space transducer, probe card including space transducer and method of manufacturing space transducer

Country Status (1)

Country Link
KR (1) KR101051136B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350520B1 (en) * 2012-02-24 2014-01-16 경북대학교 산학협력단 Multi-layer active material type ultrasonic transducer and manufacturing method thereof
KR101485994B1 (en) * 2014-01-27 2015-01-27 솔브레인이엔지 주식회사 A Cost-effective Space Transformer For Vertical Probe Cards
KR20160112346A (en) * 2015-03-19 2016-09-28 삼성전기주식회사 Jig for electric inspection and method of manufacturing the same
KR102012202B1 (en) * 2018-09-12 2019-08-20 주식회사 메가프로브 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same
CN112002685A (en) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) Space conversion substrate based on silicon-based process and rewiring circuit layer and preparation method
CN112289775A (en) * 2020-08-17 2021-01-29 北京蓝智芯科技中心(有限合伙) Space conversion substrate based on through silicon via and redistribution circuit layer and preparation method
KR20230018689A (en) * 2021-07-30 2023-02-07 임훈 Probe apparatus for inspecting wafer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102311B1 (en) 2018-12-18 2020-04-21 주식회사 와이컴 Method for manufacturing space transformer of probe card and machining apparatus of ceramic plate for space transformer of probe card

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730418B2 (en) 1998-09-17 2006-01-05 富士通株式会社 Semiconductor test equipment
KR20080074010A (en) * 2007-02-07 2008-08-12 (주)넴스프로브 Thermally-matched space transformer
KR101060816B1 (en) * 2008-08-05 2011-08-30 삼성전기주식회사 Manufacturing method of ceramic probe card
KR200450813Y1 (en) * 2008-11-10 2010-11-03 (주)티에스이 Prove card using space transformer printed circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350520B1 (en) * 2012-02-24 2014-01-16 경북대학교 산학협력단 Multi-layer active material type ultrasonic transducer and manufacturing method thereof
KR101485994B1 (en) * 2014-01-27 2015-01-27 솔브레인이엔지 주식회사 A Cost-effective Space Transformer For Vertical Probe Cards
KR20160112346A (en) * 2015-03-19 2016-09-28 삼성전기주식회사 Jig for electric inspection and method of manufacturing the same
KR102012202B1 (en) * 2018-09-12 2019-08-20 주식회사 메가프로브 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same
CN112002685A (en) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) Space conversion substrate based on silicon-based process and rewiring circuit layer and preparation method
CN112289775A (en) * 2020-08-17 2021-01-29 北京蓝智芯科技中心(有限合伙) Space conversion substrate based on through silicon via and redistribution circuit layer and preparation method
KR20230018689A (en) * 2021-07-30 2023-02-07 임훈 Probe apparatus for inspecting wafer

Also Published As

Publication number Publication date
KR101051136B1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
KR101051136B1 (en) Space transducer, probe card including space transducer and method of manufacturing space transducer
US8114687B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
KR101339493B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof
US7459924B2 (en) Apparatus for providing electrical access to one or more pads of the wafer using a wafer translator and a gasket
US7489148B2 (en) Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
KR100906497B1 (en) Substrate for mounting probe in probe card, probe card and manufacturing method thereof
KR100961454B1 (en) Probe substrate and making method thereof
KR100977209B1 (en) Space transformer, probe card having space transformer, and method for manufacturing space transformer
KR100997179B1 (en) Method of making probe and probe card
KR101010672B1 (en) Interposer unit and manufacturing method for the same
KR100977207B1 (en) Method for manufacturing probe and probe card
JP2010186769A (en) Method of manufacturing probe substrate
KR101010667B1 (en) Probe bonding unit and manufacturing method of probe bonding unit, and probe bonding method using probe bonding unit
KR100959797B1 (en) Method for manufacturing contact structure
KR20090100037A (en) Probe substrate and making method thereof
KR101058513B1 (en) Manufacturing method of probe card
KR100977213B1 (en) Method of manufacturing probe unit for bonding probe
KR100996926B1 (en) Method for manufacturing probe and probe card
KR101010671B1 (en) Probe and method for manufacturing the same
KR101024098B1 (en) Method for bonding probe
KR20130004754A (en) Manufacturing method of a probe unit for a image display pannel and probe unit manufacturered by the method
KR20100046981A (en) Method for manufacturing contact structure
KR20100027738A (en) Method for manufacturing probe and probe card
KR20100027739A (en) Method for manufacturing probe and probe card
KR20100048631A (en) Probe unit for bonding probe and probe bonding method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 9