KR100722608B1 - Inspection method of Printed Circuit Board - Google Patents

Inspection method of Printed Circuit Board Download PDF

Info

Publication number
KR100722608B1
KR100722608B1 KR1020050058047A KR20050058047A KR100722608B1 KR 100722608 B1 KR100722608 B1 KR 100722608B1 KR 1020050058047 A KR1020050058047 A KR 1020050058047A KR 20050058047 A KR20050058047 A KR 20050058047A KR 100722608 B1 KR100722608 B1 KR 100722608B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
unit
image
voltage
Prior art date
Application number
KR1020050058047A
Other languages
Korean (ko)
Other versions
KR20070002488A (en
Inventor
박경태
김근호
정재엽
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050058047A priority Critical patent/KR100722608B1/en
Publication of KR20070002488A publication Critical patent/KR20070002488A/en
Application granted granted Critical
Publication of KR100722608B1 publication Critical patent/KR100722608B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/22Measuring piezoelectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/003Generation of the force
    • G01N2203/005Electromagnetic means
    • G01N2203/0051Piezoelectric means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Operations Research (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은 인쇄회로기판의 검사방법에 관한 것으로, 보다 상세하게는 인쇄회로기판에서 발생되는 미세한 결함을 검출하기 위한 것이며, 이를 위하여 필 도금(fill plating)된 인쇄회로기판 위에 압전세라믹소자 재질의 검사기판을 놓고, 검사기판 위에 서스판을 이용하여 압력을 인가하면 전압이 발생되며, 검사기판에서 발생된 전압을 인쇄회로기판의 위치좌표당 전압량으로 출력한 후 출력된 전압값을 이용하여 인쇄회로기판 표면의 미세한 결함을 찾을 수 있다.The present invention relates to a method for inspecting a printed circuit board, and more particularly, to detect minute defects occurring in a printed circuit board, and to inspect the piezoelectric ceramic material on a fill plated printed circuit board. When the board is placed and the pressure is applied to the test board using a suspan, voltage is generated. The voltage generated from the test board is output as the voltage amount per position coordinate of the printed circuit board, and then the printed circuit is used by using the output voltage value. Fine defects on the surface of the substrate can be found.

인쇄회로기판, 검사장치, 압전세라믹소자, 불량판정부, 영상생성부 Printed Circuit Board, Inspection Device, Piezoceramic Device, Defective Determination Unit, Image Generator

Description

인쇄회로기판의 검사방법 {Inspection method of Printed Circuit Board}Inspection method of printed circuit board {Inspection method of Printed Circuit Board}

도 1은 종래의 인쇄회로기판의 AOI 장치의 개략적인 구성도;1 is a schematic configuration diagram of an AOI device of a conventional printed circuit board;

도 2는 종래의 인쇄회로기판의 불량 여부를 검사하기 위한 순서도;2 is a flow chart for checking whether a conventional printed circuit board is defective;

도 3a 내지 도 3c는 인쇄회로기판의 필 도금된 상태로 양품 및 불량을 나타낸 측면도;3A to 3C are side views showing good and defective products in a peeled state of a printed circuit board;

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 검사방법에서 이용되는 검사장치의 개략적인 구성도; 및4 is a schematic configuration diagram of an inspection apparatus used in the inspection method of a printed circuit board according to an embodiment of the present invention; And

도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 불량 여부를 검사하기 위한 순서도이다.5 is a flowchart for checking whether a printed circuit board is defective according to an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

210 : 인쇄회로기판 212 : 딤플 또는 미필210: printed circuit board 212: dimple or unfilled

220 : 검사기판 222 : 실린더220: test substrate 222: cylinder

230 : 서스판 240 : 전압출력부230: suspan 240: voltage output unit

250 : 영상생성부 260 : 불량판정부250: video generation unit 260: bad judgment

본 발명은 인쇄회로기판의 검사방법에 관한 것으로, 보다 상세하게는 필 도금(fill plating)된 인쇄회로기판의 표면에서 발생되는 미세한 결함을 검출하는 인쇄회로기판의 검사방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting a printed circuit board, and more particularly, to a method for inspecting a printed circuit board for detecting minute defects occurring on a surface of a fill plated printed circuit board.

일반적으로 인쇄회로기판의 검사방법은 인쇄회로기판의 표면에 배선 패턴까지 형성된 상태에서 촬상소자(Charge Coupled Device, CCD) 카메라를 이용한 자동광학검사(Automatic Optical Inspection, AOI) 방법에 의해 실현된다. AOI방법은 영상 센서와 컴퓨터의 패턴 인식기술을 이용하여 회로의 외관상태를 자동으로 검사하며, 영상 센서로 검사대상 회로의 패턴 정보를 읽어 들인 후 이를 기준데이터와 비교하여 불량을 판독하는 장치이다.In general, the inspection method of a printed circuit board is realized by an automatic optical inspection (AOI) method using an image pickup device (Charge Coupled Device, CCD) camera in the form of a wiring pattern on the surface of the printed circuit board. The AOI method is an apparatus that automatically inspects the external appearance of a circuit using an image sensor and a computer's pattern recognition technology, and reads pattern information of an inspection target circuit into an image sensor and compares it with reference data to read out defects.

도 1은 종래의 인쇄회로기판용 AOI 장치의 개략적인 구성도이다. 도 1을 참조하여 종래의 AOI 장치(100)를 살펴보면 다음과 같다.1 is a schematic configuration diagram of a conventional AOI device for a printed circuit board. Looking at the conventional AOI device 100 with reference to Figure 1 as follows.

종래의 AOI 장치(100)는 인쇄회로기판(110)의 상부의 일측에 광원으로서 적외선 램프(120)가 장착되고, 인쇄회로기판(110)의 상부에는 렌즈(130)가 이격되어 설치되며, 렌즈(130)의 위에 CCD 카메라(140)가 설치되며, 이때 램프(120)에서 방출되는 적외선은 인쇄회로기판(110)으로 투사되고 그리고 반사되어 렌즈(130)를 거쳐 CCD 카메라(140)에 입력된다.The conventional AOI device 100 is equipped with an infrared lamp 120 as a light source on one side of the upper portion of the printed circuit board 110, the lens 130 is spaced apart from the upper portion of the printed circuit board 110, the lens The CCD camera 140 is installed on the 130, wherein the infrared rays emitted from the lamp 120 are projected onto the printed circuit board 110 and reflected and input to the CCD camera 140 via the lens 130. .

또한, CCD 카메라(140)는 입력된 적외선 밝기를 영상으로 변환하는 영상처리부(150)와 연결되고, 영상처리부(150)는 변환된 영상을 이용하여 불량을 판별하는 불량판정부(160)와 연결된다. In addition, the CCD camera 140 is connected to the image processing unit 150 for converting the input infrared brightness into an image, and the image processing unit 150 is connected to the defect determining unit 160 for determining a defect using the converted image. do.

일반적으로 인쇄회로기판에 투사되는 적외선은 배선 패턴 부분에서는 정반사에 의해 영상처리부에서 밝게 표시되고 절연체와 같은 보강기재에서는 적외선을 난반사 하므로 영상처리부에서 어둡게 표시된다. 따라서, 불량판정부(160)에서는 미리 입력되어 있는 기준 데이타와 입력되는 영상 데이타를 비교하여 회로의 불량을 판별한다.In general, the infrared rays projected onto the printed circuit board are brightly displayed in the image processing unit by specular reflection in the wiring pattern part, and are darkly displayed in the image processing unit because the infrared reflection is diffusely reflected in the reinforcing material such as an insulator. Therefore, the defective judging unit 160 compares the input reference data with previously input image data to determine a defective circuit.

도 2는 종래의 AOI 장치를 이용하여 인쇄회로기판의 불량 여부를 검사하기 위한 순서도이다.2 is a flowchart for checking whether a printed circuit board is defective using a conventional AOI device.

종래의 검사방법은 적외선이 인쇄회로기판에 투사되는 단계(180); 인쇄회로기판에 투사된 적외선이 반사되어 CCD 카메라에 입력되어 데이터로 변환되는 단계(182); 변환된 데이터를 이용하여 영상처리부에서 인쇄회로기판의 표면에 대응하는 영상을 생성하는 단계(184); 불량판정부에서, 영상을 이용하여 불량 여부를 판정하는 단계(186)를 포함한다.Conventional inspection method includes the step of projecting the infrared ray to the printed circuit board 180; A step 182 in which infrared rays projected onto the printed circuit board are reflected and inputted to the CCD camera to be converted into data; Generating an image corresponding to the surface of the printed circuit board by the image processor using the converted data (184); In the bad judgment unit, a step 186 of determining whether or not a defect is performed using an image is included.

이때, 불량 여부를 판정하는 단계(186)에서는 영상화된 데이타를 기준 데이타와 비교하여 인쇄회로기판 표면의 회로 상태를 양호(186) 또는 불량(188)으로 판정한다.At this time, in the step 186 of determining whether the defect is good or not, the circuit state of the surface of the printed circuit board is determined as good 186 or bad 188 by comparing the imaged data with the reference data.

이러한 종래의 AOI 검사장치를 이용한 인쇄회로기판의 검사 방법은 광을 이용하여 회로의 불량 여부를 인식하므로, 미세한 광도차를 나타내는 딤플이나, 미필 같은 결함을 발견할 수 없는 문제점이 있었다.In the conventional method of inspecting a printed circuit board using the AOI inspection apparatus, since light is used to recognize a defect in a circuit, there is a problem in that a defect such as a dimple or a fine pencil exhibiting a small light intensity difference cannot be found.

더 자세히 설명을 하자면, 여기에서 딤플이나 미필이란, 인쇄회로기판의 홀에 필 도금(fill plating)을 할 때, 도 3a에 도시된 바와 같이 인쇄회로기판의 표 면과 홀이 편평하게 도금이 되어야 하지만, 필 도금을 하는 단계에서 도 3b에 도시된 바와 같이 인쇄회로기판의 표면과 홀의 높이 차가 예컨대, 25㎛이상의 딤플이 나타날 수 있으며, 도 3c에 도시된 바와 같이 인쇄회로기판의 표면과 홀의 높이 차가 예컨대, 50㎛이상의 미필이 나타날 수도 있다.In more detail, the dimple or the unfilled, in the case of fill plating the hole of the printed circuit board, as shown in Figure 3a, the surface and the hole of the printed circuit board should be plated flat. However, as shown in FIG. 3B, the difference in height between the surface of the printed circuit board and the holes may be, for example, dimples of 25 μm or more, and the height of the surface of the printed circuit board and the holes may be as shown in FIG. 3C. The difference may be, for example, unfilled particles of 50 µm or more.

그리하여, 위에서도 설명되어 있지만, AOI 장치는 절연체와 패턴의 반사가 다른 반사가 일어나 AOI 장치로 회로를 판정할 수 있으나, 패턴 부분에서 나타나는 딤플이나 미필은 정상적인 패턴과 동일한 재료로 도금되어 있어 광을 이용하면 딤플, 미필 그리고 양품(정상적인 패턴)에서 모두 정반사가 일어나기 때문에 패턴의 형성 여부를 검사하는 AOI 장치에서는 미필이나 딤플과 같은 불량 여부를 알 수 없는 문제점이 있었다.Thus, although described above, the AOI device can determine the circuit with the AOI device due to the reflection different from the reflection of the insulator and the pattern, but the dimples or the mifills appearing in the pattern part are plated with the same material as the normal pattern and use light. When the dimple, the pill and the good product (normal pattern) are all specular reflection occurs in the AOI device that checks whether the pattern is formed, there was a problem that can not know whether the defects such as unfilled or dimple.

본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 창안한 것으로, 필 도금까지만 되어 있는 인쇄회로기판에 압전세라믹소자 등을 이용한 검사기판을 직접적 접촉시키고 그 표면을 가압하여 압력에 의해 발생되는 전압량을 측정함으로써, 그 결과값을 이용하여 인쇄회로기판의 필 도금된 부위의 불량 여부를 판정할 수 있는 인쇄회로기판의 검사방법을 제공하는 것이다.The present invention has been made to solve the above-mentioned problems of the prior art, the direct amount of voltage generated by the pressure by directly contacting the test substrate using a piezoelectric ceramic element and the like to the printed circuit board only up to the peel plating and pressurizing the surface It is to provide a method for inspecting a printed circuit board that can determine whether the peeled portion of the printed circuit board is defective by using the result value.

이러한 목적을 달성하기 위하여 본 발명은 (A) 격자 형태의 유닛들로 구성된 검사기판과, 개개의 유닛들로부터 발생하는 신호를 받아들이는 전압출력부와, 전압출력부로부터 유닛들에 대응되는 영상 출력물을 생성하는 영상 생성부와, 영상생성 부의 영상을 유닛별로 확인하여 개별 유닛에 대응하는 불량 여부를 판정하는 불량판정부를 포함하는 검사장치를 준비하는 단계; (B) 검사기판을 필 도금(fill plating)된 인쇄회로기판의 표면 위로 배치하는 단계; (C) 검사기판 전체를 균등한 압력으로 누르는 단계; (D) 압력에 의해 상기 개개의 유닛에서 발생된 전압이 전압출력부로 전달되는 단계; (E) 영상생성부에서, 각 유닛의 전압값을 이용하여 인쇄회로기판의 표면에 대응하는 영상을 생성하는 단계; 및 (F) 불량판정부에서, 상기 영상을 이용하여 유닛에 대응하는 인쇄회로기판의 필 도금 부위에 대한 불량 여부를 판정하는 단계; 를 포함하고, 이때 유닛 각각은 압력을 전압으로 변환하는 압전세라믹 (piezo eletric ceramic) 소자인 것을 특징으로 하는 인쇄회로기판 검사 방법을 제공한다.In order to achieve the above object, the present invention provides (A) an inspection substrate composed of grid-shaped units, a voltage output unit for receiving signals generated from individual units, and an image output corresponding to the units from the voltage output unit. Preparing an inspection apparatus including an image generation unit for generating a and a defect determination unit for checking an image of the image generation unit for each unit and determining whether the image corresponds to an individual unit; (B) placing the test substrate onto the surface of the fill plated printed circuit board; (C) pressing the entire test substrate with equal pressure; (D) transferring the voltage generated in the individual units by the pressure to the voltage output unit; (E) generating an image corresponding to the surface of the printed circuit board by using the voltage value of each unit in the image generating unit; And (F) in the defective judging unit, determining whether or not the defective plating portion of the printed circuit board corresponding to the unit is defective by using the image. Wherein each of the units is a piezo eletric ceramic device for converting pressure into voltage.

본 발명에 있어서, (A) 단계에서 인쇄회로기판은 필 도금된 비아홀을 가지며, 개개 유닛은 필 도금된 비아홀에 대응하는 크기로 제작되는 것을 특징으로 한다.In the present invention, in step (A), the printed circuit board has a fill plated via hole, and each unit is manufactured to a size corresponding to the fill plated via hole.

또한, 본 발명에 있어서, (C) 단계에서 검사기판을 가압하기 위하여 서스판을 이용하고 다수의 실린더가 검사기판의 상부 표면 위에 일정한 위치를 가지고 설치되는 것을 특징으로 한다.In addition, in the present invention, in the step (C) using a suspan to pressurize the test substrate is characterized in that a plurality of cylinders are installed with a predetermined position on the upper surface of the test substrate.

또한, 본 발명에 있어서, (D) 단계에서 가압된 개개의 유닛에서 발생한 전압은 인쇄회로기판의 위치좌표당 전압량으로 출력되는 것을 특징으로 한다.In addition, in the present invention, the voltage generated in each unit pressurized in step (D) is characterized in that it is output as the amount of voltage per position coordinate of the printed circuit board.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment of this invention is described with reference to an accompanying drawing.

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 검사방법에서 이용되는 검사장치(200)의 개략적인 구성도이다.4 is a schematic configuration diagram of an inspection apparatus 200 used in an inspection method of a printed circuit board according to an exemplary embodiment of the present disclosure.

본 발명의 검사 장치(200)는 인쇄회로기판(210)이 필 도금(fill plating)되어 인쇄회로기판(210)의 표면이 편평한 상태에서 검사를 실행하며, 여기서 필 도금된 상태란 비아홀이 형성된 다층 인쇄회로기판(210)상에 무전해 도금 및 전해 동도금 등을 수행하여 비아홀 내부가 동도금으로 채워진 상태를 의미한다.In the inspection apparatus 200 of the present invention, the printed circuit board 210 is fill plated to perform inspection while the surface of the printed circuit board 210 is flat, where the fill plated state is a multilayer having a via hole. By electroless plating and electrolytic copper plating on the printed circuit board 210, the via hole is filled with copper plating.

격자 형태의 유닛들로 구성되어 있는 검사기판(220)이 인쇄회로기판(210)의 표면까지 하강할 수 있도록 필 도금(fill plating)된 인쇄회로기판(210)의 상부에 이격되게 설치되고, 이 검사기판(220)의 상부에는 검사기판(220)에 압력을 인가하기 위한 서스판(230)이 놓이며, 이때 검사기판(220)의 전체에 압력이 균일하게 인가되는지 여부를 확인하기 위하여 다수의 실린더(222)가 일정한 위치를 가지고 검사기판(220)과 서스판(230) 사이에 설치되는 것이 바람직하다.The inspection board 220, which is composed of grid-shaped units, may be spaced apart from the top of the printed circuit board 210 which is fill-plated to descend to the surface of the printed circuit board 210. On the upper part of the test substrate 220 is placed a suspan 230 for applying pressure to the test substrate 220, a plurality of in order to check whether the pressure is uniformly applied to the entire test substrate 220 It is preferable that the cylinder 222 has a predetermined position and is installed between the test substrate 220 and the suspend plate 230.

또한, 서스판(230)으로 인해 압력을 받은 검사기판(220)은 검사기판(220)의 압력으로 인하여 발생된 전압을 출력하는 전압출력부(240)와 연결되며, 전압 출력부(240)는 전압값을 이용하여 영상을 생성하는 영상생성부(250)와 연결되고, 이 영상생성부(250)는 인쇄회로기판(210)의 필 도금 부위에 대한 미필 또는 딤플과 같은 불량 여부를 판정하는 불량판정부(260)와 연결된다.In addition, the test substrate 220 that is pressured by the suspan plate 230 is connected to the voltage output unit 240 that outputs the voltage generated by the pressure of the test substrate 220, the voltage output unit 240 is It is connected to the image generating unit 250 for generating an image using a voltage value, the image generating unit 250 is a defect that determines whether or not defective, such as unfilled or dimples on the peeling portion of the printed circuit board 210 It is connected to the determination unit 260.

또한, 여기서 검사기판(220)은 압력을 전압으로 변환하는 압전세라믹(piezo electric ceramic)소자를 포함하여 제작될 수 있고, 서스판(230)은 스테인레스로 제작될 수 있으며, 검사기판(220)의 개개의 유닛은 필 도금된 비아홀(도시하지 않음)에 대응하는 크기로 제작되는 것이 바람직하다.In addition, the test substrate 220 may be made of a piezoelectric ceramic (piezo electric ceramic) element for converting the pressure into a voltage, the suspension plate 230 may be made of stainless, the test substrate 220 Individual units are preferably manufactured in sizes corresponding to fill plated via holes (not shown).

또한, 영상생성부(250)는 검사기판(220)과 인쇄회로기판(210)의 표면사이의 압력에 의해 발생되는 전압의 양에 따라 대응되는 영상을 생성하고, 이 영상에서 만약 홀 부위에 딤플이나 미필과 같은 결함(212)이 발생되었다면 그 부위의 전압의 양은 감소하도록 영상을 생성한다. 따라서 불량판정부(260)에서는 이렇게 생성된 영상 데이타를 가지고 인쇄회로기판(210)의 표면의 딤플이나 미필과 같은 불량을 판별한다.In addition, the image generating unit 250 generates an image corresponding to the amount of voltage generated by the pressure between the test substrate 220 and the surface of the printed circuit board 210, in this image if the dimple in the hole If a defect 212, such as or unfilled, is generated, the image is generated to reduce the amount of voltage in the region. Therefore, the defective decision unit 260 determines the defects such as dimples and unfilled surfaces of the printed circuit board 210 with the generated image data.

다음으로, 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 불량 여부를 검사하기 위한 순서도이다.Next, FIG. 5 is a flowchart for checking whether a printed circuit board is defective according to an embodiment of the present invention.

본 발명의 검사방법은 다은과 같은 단계들을 통해 수행될 수 있다. 먼저, 검사기판을 필 도금(fill plating)된 인쇄회로기판의 표면 위로 배치한다(280). 이예 검사기판은 격자 형태의 유닛들로 구성되고 유닛들은 각각 압전세라믹 소자를 포함하여 구성되는 것이 바람직하다. The test method of the present invention can be performed through the following steps. First, the inspection substrate is disposed on the surface of the printed circuit board which is fill plating (280). Example The test substrate is preferably composed of units in the form of a lattice and the units each comprise a piezoceramic element.

다음으로 검사기판 전체에 균등하게 압력을 인가한다(282). 검사기판의 전체에 서스판을 이용하여 압력을 인가하며, 검사기판 전체에 대해 균일한 압력의 인가를 확인하기 위하여 검사기판의 상부 표면 위에 실린더가 설치되는 것이 바람직하다. Next, the pressure is equally applied to the entire test substrate (282). Pressure is applied to the entirety of the test substrate by using a suspan, and it is preferable that a cylinder is installed on the upper surface of the test substrate in order to confirm application of uniform pressure to the entire test substrate.

다음은 서스판에 의해 압력을 받은 검사기판에 인쇄회로기판의 표면과 접촉하고 접촉 압력으로 인하여 생성된 전압이 개개의 유닛별로 전압출력부로 전달된다(284). 영상생성부는 전압값을 이용하여 인쇄회로기판의 표면에 대응하는 영상을 생성하며(286), 불량판정부는 영상생성부에서 생성한 영상을 이용하여 개개의 유닛 에 대응하는 인쇄회로기판의 필 도금 부위에 대한 불량 여부를 판정(288)한다.Next, the test board pressurized by the suspan is brought into contact with the surface of the printed circuit board, and the voltage generated by the contact pressure is transmitted to the voltage output unit for each unit (284). The image generating unit generates an image corresponding to the surface of the printed circuit board using the voltage value (286), and the bad judgment unit uses the image generated by the image generating unit to fill the plated portion of the printed circuit board corresponding to each unit. It is determined whether or not the failure for (288).

또한, 영상을 생성하는 단계(286)에서 검사기판(도 4를 참조, 220)에서 발생한 전압은 인쇄회로기판(도 4를 참조, 210)의 위치좌표당 전압량으로 출력되며, 인쇄회로기판의 필 도금 부위에 대한 불량 여부를 판정하는 단계(288)에서는 출력된 전압값이 일정한지 또는 감소되었는지에 따라서 인쇄회로기판의 표면의 상태가 양호(290) 및 불량(292)으로 판정될 수 있다.In addition, in step 286 of generating an image, the voltage generated from the test substrate (see FIG. 4 and 220) is output as a voltage amount per position coordinate of the printed circuit board (see FIG. 4 and 210). In the step 288 of determining whether the fill plating part is defective, the state of the surface of the printed circuit board may be determined as good 290 and bad 292 depending on whether the output voltage value is constant or decreased.

이상에서 설명한 바와 같이, 본 발명에서는 필 도금(fii palting)된 인쇄회로기판이 격자 형태의 압전세라믹 소자 등으로 구성되는 유닛들을 포함하는 검사기판에 직접 접촉함으로써, 개개의 유닛을 기준으로 검사기판에 인가된 압력에 따라전압이 발생하고, 발생된 전압량의 영상을 이용하여 인쇄회로기판의 필 도금 부위에 대한 미필 또는 딤플과 같은 결함을 측정할 수 있는 것을 특징으로 한다.As described above, in the present invention, the fii palting printed circuit board is in direct contact with the inspection substrate including units composed of a lattice-like piezoceramic element, so that the inspection substrate is based on individual units. The voltage is generated according to the applied pressure, and defects such as unfilled or dimples on the peeled portions of the printed circuit board may be measured using an image of the generated voltage.

본 발명의 인쇄회로기판의 검사방법에 따르면, 필 도금까지 되어 있는 인쇄회로기판의 표면에 직접적으로 압전세라믹 소자 등의 유닛들로 형성된 검사기판이 접촉되고, 이 검사기판의 압력에 따라 검사기판의 개개 유닛에서 전압이 발생되고, 이에 발생되는 전압량을 측정할 수 있기 때문에 인쇄회로기판의 필 도금 부위에 대한 미필 또는 딤플과 같은 결함의 유무를 판정할 수 있다.According to the inspection method of the printed circuit board of the present invention, an inspection substrate formed of units such as piezoceramic elements is directly in contact with the surface of the printed circuit board, which has undergone peel plating, and according to the pressure of the inspection substrate, Since the voltage is generated in each unit and the amount of voltage generated therefrom can be measured, it is possible to determine whether there is a defect such as an unfilled or dimple in the peeling portion of the printed circuit board.

Claims (5)

(A) 격자 형태의 유닛들로 구성된 검사기판을 준비하는 단계;(A) preparing a test substrate composed of grid-shaped units; (B) 상기 검사기판을 필 도금(fill plating)된 인쇄회로기판의 표면 위로 배치하는 단계;(B) placing the test substrate on the surface of the fill plated printed circuit board; (C) 상기 검사기판 전체를 균등한 압력으로 누르는 단계;(C) pressing the entire test substrate at an equal pressure; (D) 상기 압력에 의해 개개의 유닛에서 발생된 전압을 측정하는 단계;(D) measuring the voltage generated in the individual units by said pressure; (E) 측정된 전압값을 이용하여 상기 인쇄회로기판의 표면에 대응하는 영상을 생성하는 단계; 및(E) generating an image corresponding to the surface of the printed circuit board using the measured voltage value; And (F) 생성된 영상을 이용하여 개개의 유닛들에 대응하는 인쇄회로기판의 필 도금 부위에 대한 불량 여부를 판정하는 단계;(F) determining whether the fill plating portion of the printed circuit board corresponding to the individual units is defective by using the generated image; 를 포함하고, 이때 상기 유닛 각각은 압력을 전압으로 변환하는 압전세라믹 (piezoelectric ceramic) 소자인 것을 특징으로 하는 인쇄회로기판 검사 방법.Wherein each of the units is a piezoelectric ceramic element for converting pressure into voltage. 제 1 항에 있어서, 상기 (B) 단계에서 상기 인쇄회로기판은 필 도금된 비아홀을 가지며, 개개의 유닛은 필 도금된 비아홀에 대응하는 크기로 제작되는 것을 특징으로 하는 인쇄회로기판 검사방법.The method of claim 1, wherein in the step (B), the printed circuit board has a fill plated via hole, and each unit is manufactured to have a size corresponding to the fill plated via hole. 제 1 항에 있어서, 상기 (C) 단계에서 상기 검사기판은 서스판을 이용하여 균등하게 가압되는 것을 특징으로 하는 인쇄회로기판 검사방법.The method of claim 1, wherein in the step (C), the test substrate is evenly pressed using a suspan. 제 1 항에 있어서, 상기 (D) 단계에서 가압된 개개의 유닛에서 발생한 전압은 인쇄회로기판의 위치좌표당 전압량으로 출력되는 것을 특징으로 하는 인쇄회로기판 검사방법.The method of claim 1, wherein the voltage generated in each unit pressurized in the step (D) is output as an amount of voltage per position coordinate of the printed circuit board. 제 1 항에 있어서, 상기 검사방법은 상기 검사기판을 포함하는 검사장치를 이용하여 수행되고, 이때 검사장치는:The method of claim 1, wherein the inspection method is performed using an inspection apparatus including the inspection substrate, wherein the inspection apparatus: 가압시 개개의 유닛들로부터 발생하는 전압을 측정하는 전압출력부;A voltage output unit which measures a voltage generated from the individual units during pressurization; 측정된 전압을 이용하여 각 유닛들에 대응되는 영상 출력물을 생성하는 영상 생성부; 및An image generator configured to generate an image output corresponding to each unit by using the measured voltage; And 상기 영상 생성부의 영상을 유닛별로 확인하여 개별 유닛에 대응하는 불량 여부를 판정하는 불량판정부;A defect determination unit which checks the image of the image generating unit for each unit and determines whether there is a defect corresponding to an individual unit; 를 더 포함하는 것을 특징으로 하는 인쇄회로기판 검사방법.Printed circuit board inspection method comprising a further.
KR1020050058047A 2005-06-30 2005-06-30 Inspection method of Printed Circuit Board KR100722608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058047A KR100722608B1 (en) 2005-06-30 2005-06-30 Inspection method of Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058047A KR100722608B1 (en) 2005-06-30 2005-06-30 Inspection method of Printed Circuit Board

Publications (2)

Publication Number Publication Date
KR20070002488A KR20070002488A (en) 2007-01-05
KR100722608B1 true KR100722608B1 (en) 2007-05-28

Family

ID=37869471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058047A KR100722608B1 (en) 2005-06-30 2005-06-30 Inspection method of Printed Circuit Board

Country Status (1)

Country Link
KR (1) KR100722608B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060900B1 (en) 2008-05-20 2011-08-30 가부시끼가이샤 엘리먼트 덴시 Method of manufacturing a circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763788A (en) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> Probe, electrical part / circuit inspecting device and electrical part / method of circuit inspection
JP3647416B2 (en) * 2002-01-18 2005-05-11 Necエレクトロニクス株式会社 Pattern inspection apparatus and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763788A (en) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> Probe, electrical part / circuit inspecting device and electrical part / method of circuit inspection
JP3647416B2 (en) * 2002-01-18 2005-05-11 Necエレクトロニクス株式会社 Pattern inspection apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060900B1 (en) 2008-05-20 2011-08-30 가부시끼가이샤 엘리먼트 덴시 Method of manufacturing a circuit board

Also Published As

Publication number Publication date
KR20070002488A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
EP0160781B1 (en) Measuring and detecting printed circuit wiring defects
US7664311B2 (en) Component mounting board inspecting apparatus
JP2011158363A (en) Soldering inspection device for pga mounting substrate
JPH0814848A (en) Inspection device and inspection method
JP2007139676A (en) Device and method for inspecting substrate
US6512387B1 (en) Pressure-sensitive system and method of testing electronic device interconnections
JP2007013112A (en) Device and method for substrate inspection
KR20040099590A (en) System for analyzing the surface of PCB using RGB color and method thereof
KR100722608B1 (en) Inspection method of Printed Circuit Board
JP2001012932A (en) Method for inspecting packaging component
JP2000009452A (en) Method and apparatus for inspecting surface roughness
JP2006317391A (en) Slit light irradiation device
JP5422896B2 (en) Inspection method and inspection apparatus for metal substrate surface
US20070189451A1 (en) Apparatus for inspecting a semiconductor device
KR101017332B1 (en) Method for Optical Test of PCB
TWI629473B (en) Circuit board assembly detection system and detection method thereof
KR100710703B1 (en) Inspection system for a measuring plating line width of semiconductor reed frame and thereof method
JPH05114640A (en) Method and device for measuring lead, and lead tester using same
JP2018137413A (en) Joint state inspection device, joint state inspection method, and joint state inspection program
TW202403295A (en) Visual inspection apparatus and visual inspection methods
TW420855B (en) Device for detecting metal plating layer of the solder points on an integrated circuit
KR20080020726A (en) Apparatus for testing trace of lcd pannel and the method of the same
JPH05288687A (en) Lead inspection apparatus
JPH0658729A (en) Inspecting apparatus for soldered state
KR200176154Y1 (en) The apparatus for inspecting three dimensional outside of IC and the patterned wafer using a 3D sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee