KR20090113679A - Stack package - Google Patents

Stack package Download PDF

Info

Publication number
KR20090113679A
KR20090113679A KR1020080039524A KR20080039524A KR20090113679A KR 20090113679 A KR20090113679 A KR 20090113679A KR 1020080039524 A KR1020080039524 A KR 1020080039524A KR 20080039524 A KR20080039524 A KR 20080039524A KR 20090113679 A KR20090113679 A KR 20090113679A
Authority
KR
South Korea
Prior art keywords
semiconductor chips
substrate
pads
dummy
metal wire
Prior art date
Application number
KR1020080039524A
Other languages
Korean (ko)
Inventor
권진호
정영희
이찬선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080039524A priority Critical patent/KR20090113679A/en
Publication of KR20090113679A publication Critical patent/KR20090113679A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A stack package is provided to improve the degree of freedom of the stacked package structure by forming the stacked package having semiconductor chips of staircase type. CONSTITUTION: A plurality of the connection pad(112) is formed on the substrate(110). A plurality of the semiconductor chip(120) has a bonding pad(122) on the substrate to expose the bonding pad. The metal wire(130) connects the bonding pad of semiconductor chips and the connection pad. The dummy pad(124) is adhered to the metal wire. The dummy pad is electrically broken down from the semiconductor chip. The dummy pad is formed in the semiconductor chips.

Description

스택 패키지{Stack package}Stack package

본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는, 금속와이어의 전기적인 연결 신뢰성을 향상시킬 수 있는 스택 패키지에 관한 것이다.The present invention relates to a stack package, and more particularly, to a stack package that can improve the electrical connection reliability of the metal wire.

반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.Packaging technology for semiconductor integrated devices is continuously developed according to the demand for miniaturization and high capacity, and recently, various technologies for stack packages that can satisfy miniaturization, high capacity, and mounting efficiency have been developed.

반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.The term "stack" in the semiconductor industry refers to a technology of vertically stacking at least two semiconductor chips or packages, and in the case of a memory device, a product having a memory capacity larger than the memory capacity that can be realized in a semiconductor integration process may be implemented and mounted. The efficiency of the use of the area can be improved.

스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 분류할 수 있으며, 상기 스택 패키지들은 스택된 다수의 반도체 칩들 또는 패키지들 간에 형성된 금속와이어, 범프 또는 관통 실리콘 비아 등을 통 하여 전기적으로 연결된다. Stacked packages can be classified into stacking individual semiconductor chips according to a manufacturing technology, and then stacking stacked semiconductor chips at a time, and stacking and stacking packaged individual semiconductor chips. Are electrically connected through metal wires, bumps or through-silicon vias formed between the semiconductor chips or packages.

상기 종래 대부분의 스택 패키지는 각 반도체 칩과 기판 간의 신호 연결이 금속와이어에 의해 이루어지고, 이에 따라, 스택되는 반도체 칩의 수가 많을 경우 상기 반도체 칩의 수에 비례하여 많은 수의 금속와이어가 사용되며, 기판과 상기 기판으로부터 멀리 떨어져 있는 반도체 칩 사이를 전기적으로 연결하기 위해서는 원하지 않는 긴 길이의 금속와이어가 사용된다.In most of the conventional stack packages, a signal connection between each semiconductor chip and a substrate is made by metal wires. Accordingly, when the number of stacked semiconductor chips is large, a large number of metal wires are used in proportion to the number of the semiconductor chips. Undesirably long metal wires are used to electrically connect the substrate and the semiconductor chip remote from the substrate.

따라서, 상기 길이가 긴 금속와이어의 사용에 따라 반도체 패키지를 형성하기 위한 몰딩 공정에서 상기 길이가 긴 금속와이어와 다른 금속와이어들 사이 및 상기 길이가 긴 금속와이어와 반도체 칩 사이에 전기적인 쇼트가 발생하게 되어 반도체 패키지의 전기적인 연결 신뢰성이 감소된다. Therefore, an electrical short occurs between the long metal wire and other metal wires and between the long metal wire and the semiconductor chip in a molding process for forming a semiconductor package according to the use of the long metal wire. This reduces the electrical connection reliability of the semiconductor package.

본 발명은 금속와이어의 전기적인 연결 신뢰성을 향상시킬 수 있는 스택 패키지를 제공한다.The present invention provides a stack package that can improve the electrical connection reliability of the metal wire.

본 발명에 따른 스택 패키지는, 다수의 접속 패드가 구비된 기판; 상기 기판 상에 상면에 본딩 패드들이 구비되며 상기 본딩 패드들이 노출되도록 계단식으로 스택되는 다수의 반도체 칩; 및 상기 반도체 칩들의 본딩 패드와 상기 기판의 접속 패드 간을 연결하는 금속와이어를 포함하며, 상기 반도체 칩들의 상면에 금속와이어어의 길이를 줄이기 위해 상기 금속와이어가 부착되어 경유되도록 형성된 더미 패드를 포함한다.A stack package according to the present invention includes a substrate having a plurality of connection pads; A plurality of semiconductor chips having bonding pads disposed on an upper surface of the substrate and stacked in a stepwise manner to expose the bonding pads; And a metal wire connecting the bonding pads of the semiconductor chips to the connection pads of the substrate, wherein the dummy pads are formed to be attached to and pass through the metal wires to reduce the length of the metal wires on the upper surfaces of the semiconductor chips. do.

상기 더미 패드는 반도체 칩과 전기적으로 분리되어 있다.The dummy pad is electrically separated from the semiconductor chip.

상기 더미 패드는 반도체 칩에 다수개로 형성된다.A plurality of dummy pads are formed in the semiconductor chip.

상기 더미 패드는 상기 반도체 칩 상면에 배열된 본딩 패드들 사이 부분에 배열되거나 상기 본딩 패드들과 다른 열에 배열된다.The dummy pads may be arranged in portions between bonding pads arranged on an upper surface of the semiconductor chip, or arranged in a different row from the bonding pads.

상기 더미 패드는 상기 본딩 패드들 보다 큰 크기를 갖는다.The dummy pad has a larger size than the bonding pads.

본 발명은 상면에 상기 반도체 칩으로부터 전기적으로 분리되어 있는 더미 패드를 포함하는 반도체 칩들을 계단 형태로 스택하여 스택 패키지를 형성함으로써 상기 길이가 긴 금속와이어가 더미 패드를 경유하여 기판에 연결되도록 하여 금속 와이어 형성 공정의 난이도를 낮출 수 있어 금속와이어를 용이하게 형성할 수 있어 안정적으로 스택 패키지 구조의 자유도를 향상시킬 수 있다.According to an embodiment of the present invention, a stack package is formed by stacking semiconductor chips including a dummy pad electrically separated from the semiconductor chip on a top surface thereof, to form a stack package, so that the long metal wire is connected to a substrate via a dummy pad. Since the difficulty of the wire forming process can be reduced, metal wires can be easily formed, and thus the degree of freedom of the stack package structure can be stably improved.

또한, 다수의 반도체 칩들을 스택하여 형성하는 스택 패키지에서 길이가 긴 금속와이어에 발생하는 금속와이어들 사이 및 금속와이어와 반도체 칩 사이의 쇼트를 방지할 수 있어, 스택 패키지의 전기적인 신뢰성을 향상시킬 수 있다.In addition, in a stack package formed by stacking a plurality of semiconductor chips, short circuits between metal wires and metal wires and semiconductor chips occurring in a long metal wire can be prevented, thereby improving electrical reliability of the stack package. Can be.

본 발명은 기판과 상기 기판으로부터 멀리 떨어져 있는 반도체 칩 사이를 전기적으로 연결하는 길이가 긴 금속와이어의 길이를 줄이기 위하여 스택되는 반도체 칩에 더미 패드를 형성하고, 상기 금속와이어를 상기 더미 패드를 경유하도록 형성함으로써 상기 금속와이어의 길이를 줄인다. The present invention provides a dummy pad on a semiconductor chip that is stacked to reduce the length of a long metal wire that electrically connects between a substrate and a semiconductor chip remote from the substrate, and the metal wire is passed through the dummy pad. Forming reduces the length of the metal wire.

자세하게, 본 발명은 스택되는 반도체 칩들 중 일부 반도체 칩의 상면에 상기 반도체 칩과 전기적으로 연결되지 않은 더미 패드를 형성한다. 그리고, 상기 기판과 상기 기판으로부터 멀리 떨어져 있는 반도체 칩 사이를 전기적으로 연결하는 길이가 긴 금속와이어를 상기 연결 대상 반도체 칩의 하부에 배치되는 반도체 칩에 구비된 더미 패드에 일차적으로 부착하여 경유시킨 후, 상기 기판에 부착하여 금속와이어의 길이를 줄인다. In detail, the present invention forms a dummy pad that is not electrically connected to the semiconductor chip on the upper surface of some of the stacked semiconductor chips. In addition, a long metal wire electrically connecting between the substrate and the semiconductor chip far away from the substrate is primarily attached to the dummy pad provided in the semiconductor chip disposed under the connection target semiconductor chip. It is attached to the substrate to reduce the length of the metal wire.

따라서, 전기적인 연결을 위한 금속와이어의 길이를 줄임으로써 금속 와이어 형성 공정의 난이도를 낮출 수 있어 안정적으로 스택 패키지 구조의 자유도를 향상시킬 수 있다.Therefore, by reducing the length of the metal wire for the electrical connection can reduce the difficulty of the metal wire forming process it is possible to stably improve the freedom of the stack package structure.

또한, 금속와이어들 사이 및 금속와이어와 반도체 칩 사이의 쇼트를 방지할 수 있어 스택 패키지의 전기적인 신뢰성을 향상시킬 수 있다.In addition, it is possible to prevent a short between the metal wires and between the metal wires and the semiconductor chip to improve the electrical reliability of the stack package.

이하에서는, 본 발명의 실시예에 따른 스택 패키지를 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, a stack package according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시예에 따른 스택 패키지를 도시한 도면이며, 도 2 내지 도 4는 본 발명의 실시예에 따른 스택 패키지를 구성하는 더미 패드가 형성된 반도체 칩을 도시한 도면이다. 1 is a diagram illustrating a stack package according to an embodiment of the present invention, and FIGS. 2 to 4 are diagrams illustrating a semiconductor chip in which a dummy pad forming a stack package according to an embodiment of the present invention is formed.

도 1 및 도 2를 참조하면, 본 발명에 따른 스택 패키지(100)는 다수개의 본딩 패드(122) 및 더미 패드(124)가 형성된 다수개의 반도체 칩(120)들이 스택되어 이루어진다.1 and 2, the stack package 100 according to the present invention is formed by stacking a plurality of semiconductor chips 120 having a plurality of bonding pads 122 and a dummy pad 124.

자세하게, 상면에 다수의 접속 패드(112)가 구비된 기판(110) 상에 상면 가 장자리에 다수의 본딩 패드(122) 및 더미 패드(124)가 구비된 반도체 칩(120)들이 상기 각 반도체 칩(120)들의 본딩 패드(122) 및 더미 패드(124)가 노출되도록 계단 형태로 스택된다. In detail, the semiconductor chips 120 having the plurality of bonding pads 122 and the dummy pads 124 at the top edges of the substrate 110 are provided on the substrate 110 having the plurality of connection pads 112 at the top surfaces thereof. The bonding pads 122 and the dummy pads 124 of the chips 120 are stacked in a stepped manner so as to be exposed.

상기 스택된 각 반도체 칩(120)의 본딩 패드(122)들과 상기 기판(110)의 접속 패드(112)들 간에는 상기 반도체 칩(120)가 기판(110)을 전기적을 연결하는 금속와이어(130)가 형성된다.Between the bonding pads 122 of each of the stacked semiconductor chips 120 and the connection pads 112 of the substrate 110, the semiconductor wire 120 electrically connects the substrate 110 with each other. ) Is formed.

상기 더미 패드(124)는 상기 스택된 반도체 칩(120)들의 본딩 패드(122)와 상기 기판(110)의 접속 패드(112) 간을 연결하는 상기 금속와이어(130) 중 길이가 긴 금속와이어(130)의 길이를 줄이기 위하여 형성된다. The dummy pad 124 is a long metal wire of the metal wire 130 that connects the bonding pad 122 of the stacked semiconductor chips 120 and the connection pad 112 of the substrate 110. 130) to reduce the length.

자세하게, 상기 기판(110)으로부터 멀리 떨어져 있는 반도체 칩(120)과 기판(110)을 연결하는 길이가 긴 금속와이어(130)는 상기 길이가 긴 금속와이어(130)가 연결된 반도체 칩(120)의 하부에 배치되는 반도체 칩(120)의 더미 패드(124)들에 우선적으로 부착되어 경유된 후, 상기 더미 패드(124)로부터 상기 기판(110)의 전기적인 연결 대상 접속 패드(112)로 다시 연결된다. In detail, the long metal wire 130 connecting the semiconductor chip 120 and the substrate 110 that are far from the substrate 110 may be formed of the semiconductor chip 120 to which the long metal wire 130 is connected. After attaching and passing through the dummy pads 124 of the semiconductor chip 120 disposed below, the connection pads 112 are electrically connected to the connection pads 112 of the substrate 110 from the dummy pads 124. do.

따라서, 상기 금속와이어(130)를 더미 패드를 경우하도록 형성함으로써 길이가 긴 금속와이어(130)에 의해 반도체 칩(120)의 본딩 패드(122)와 기판(110)의 접속 패드(112) 사이를 한번에 길이가 긴 금속와이어(130)를 통하여 연결함으로써 발생하는 금속와이어들 사이 및 금속와이어와 반도체 칩 사이의 전기적인 쇼트를 방지할 수 있다.Therefore, the metal wire 130 is formed to be a dummy pad so that the metal wire 130 is formed between the bonding pads 122 of the semiconductor chip 120 and the connection pad 112 of the substrate 110 by the long metal wire 130. It is possible to prevent electrical short between the metal wires and the metal wires and the semiconductor chip generated by connecting through the long metal wire 130 at one time.

상기 더미 패드(124)는, 상술한 바와 같이, 전기적인 연결을 위하여 금속와 이어(130)를 경유시키는 역할을 수행하기 때문에 상기 반도체 칩(120)과 전기적으로 분리되어 있으며, 반도체 칩(120)의 형성시 상기 본딩 패드(122)의 사이 부분에 상기 본딩 패드(122)와 함께 형성된다. As described above, the dummy pad 124 is electrically separated from the semiconductor chip 120 because the dummy pad 124 serves to pass through the metal wire 130 for electrical connection. At the time of formation, the bonding pads 122 are formed between the bonding pads 122 and the bonding pads 122.

또한, 상기 더미 패드(124)는 스택되는 반도체 칩(120)의 수에 비례하여, 즉, 길이가 긴 금속와이어의 길이에 비례하여 형성되기 때문에 상기 반도체 칩(120)에 다수개로 형성될 수 있으며, 경유에 요구되는 적절한 위치에 형성될 수 있다.In addition, since the dummy pads 124 are formed in proportion to the number of stacked semiconductor chips 120, that is, in proportion to the length of the long metal wires, the dummy pads 124 may be formed in plural in the semiconductor chips 120. It may be formed at an appropriate position required for the diesel.

그리고, 상기 스택 패키지(100)를 구성하는 모든 반도체 칩(120)들에 상기 더미 패드(124)가 형성되어 있을 필요가 없으며, 스택 패키지(100)의 디자인을 고려하여 상기 더미 패드(124)가 구비된 반도체 칩(120)이 스택되는 반도체 칩(120)들 사이에 배치된다.In addition, the dummy pads 124 need not be formed on all the semiconductor chips 120 constituting the stack package 100, and the dummy pads 124 may be formed in consideration of the design of the stack package 100. The provided semiconductor chips 120 are disposed between the stacked semiconductor chips 120.

아울러, 도 3 및 도 4를 참조하면, 상기 더미 패드(124)는 상기 스택된 반도체 칩(120)들의 중앙 부분으로, 즉, 상기 본딩 패드(122)와 다른 열에 배열될 수 있으며, 상기 더미 패드(124)는 다양한 전기적인 연결을 위하여 상기 본딩 패드(122)들보다 큰 크기를 갖도록 형성할 수 있다. 3 and 4, the dummy pad 124 may be arranged at a central portion of the stacked semiconductor chips 120, that is, in a row different from that of the bonding pad 122. The 124 may be formed to have a larger size than the bonding pads 122 for various electrical connections.

이상에서와 같이, 본 발명은 상면에 상기 반도체 칩으로부터 전기적으로 분리되어 있는 더미 패드를 포함하는 반도체 칩들을 계단 형태로 스택하고, 길이가 긴 금속와이어를 더미 패드를 경유하여 기판과 연결되도록 스택패키지를 형성함으로써 금속와이어의 길이를 줄일 수 있다.As described above, the present invention stacks the semiconductor chips including a dummy pad electrically separated from the semiconductor chip on the top surface in a stepped form, and connects the long metal wire to the substrate via the dummy pad. By forming the metal wire can be reduced in length.

따라서, 상기 스택되는 반도체 칩들에 더미 패드가 형성되어 있음에 따라 금 속 와이어 형성 공정의 난이도를 낮출 수 있어 금속와이어를 용이하게 형성할 수 있음에 따라 안정적으로 스택 패키지 구조의 자유도를 향상시킬 수 있다.Therefore, as the dummy pads are formed on the stacked semiconductor chips, the difficulty of the metal wire forming process may be lowered, thereby easily forming metal wires, thereby stably improving the degree of freedom of the stack package structure. .

또한, 다수의 반도체 칩들을 스택하여 형성하는 스택 패키지에서 길이가 긴 금속와이어에 발생하는 금속와이어들 사이 및 금속와이어와 반도체 칩 사이의 쇼트를 방지할 수 있어, 스택 패키지의 전기적인 신뢰성을 향상시킬 수 있다.In addition, in a stack package formed by stacking a plurality of semiconductor chips, short circuits between metal wires and metal wires and semiconductor chips occurring in a long metal wire can be prevented, thereby improving electrical reliability of the stack package. Can be.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 스택 패키지를 도시한 도면.1 illustrates a stack package according to an embodiment of the invention.

도 2 내지 도 4는 본 발명의 실시예에 따른 스택 패키지를 구성하는 더미 패드가 형성된 반도체 칩을 도시한 도면. 2 to 4 are diagrams illustrating a semiconductor chip in which a dummy pad forming a stack package according to an embodiment of the present invention is formed.

Claims (5)

다수의 접속 패드가 구비된 기판;A substrate having a plurality of connection pads; 상기 기판 상에 상면에 본딩 패드들이 구비되며 상기 본딩 패드들이 노출되도록 계단식으로 스택되는 다수의 반도체 칩; 및A plurality of semiconductor chips having bonding pads disposed on an upper surface of the substrate and stacked in a stepwise manner to expose the bonding pads; And 상기 반도체 칩들의 본딩 패드와 상기 기판의 접속 패드 간을 연결하는 금속와이어;를 포함하며,And a metal wire connecting the bonding pads of the semiconductor chips to the connection pads of the substrate. 상기 반도체 칩들의 상면에 금속와이어어의 길이를 줄이기 위해 상기 금속와이어가 부착되어 경유되도록 형성된 더미 패드를 포함하는 스택 패키지.And a dummy pad formed on the upper surfaces of the semiconductor chips so that the metal wires are attached to each other to reduce the length of the metal wires. 제 1 항에 있어서,The method of claim 1, 상기 더미 패드는 반도체 칩과 전기적으로 분리되어 있는 것을 특징으로 하는 스택 패키지.And the dummy pad is electrically separated from the semiconductor chip. 제 1 항에 있어서,The method of claim 1, 상기 더미 패드는 반도체 칩에 다수개로 형성된 것을 특징으로 하는 스택 패키지.And a plurality of dummy pads formed on a semiconductor chip. 제 1 항에 있어서,The method of claim 1, 상기 더미 패드는 상기 반도체 칩 상면에 배열된 본딩 패드들 사이 부분에 배열되거나 상기 본딩 패드들과 다른 열에 배열된 것을 특징으로 하는 스택 패키지.And the dummy pads are arranged in portions between bonding pads arranged on an upper surface of the semiconductor chip or arranged in a different row from the bonding pads. 제 1 항에 있어서,The method of claim 1, 상기 더미 패드는 상기 본딩 패드들 보다 큰 크기를 갖는 것을 특징으로 하는 스택 패키지.And the dummy pad has a larger size than the bonding pads.
KR1020080039524A 2008-04-28 2008-04-28 Stack package KR20090113679A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039524A KR20090113679A (en) 2008-04-28 2008-04-28 Stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039524A KR20090113679A (en) 2008-04-28 2008-04-28 Stack package

Publications (1)

Publication Number Publication Date
KR20090113679A true KR20090113679A (en) 2009-11-02

Family

ID=41554975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039524A KR20090113679A (en) 2008-04-28 2008-04-28 Stack package

Country Status (1)

Country Link
KR (1) KR20090113679A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080378A (en) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 Stack package having token ring loop
CN104795386A (en) * 2014-01-16 2015-07-22 三星电子株式会社 Semiconductor package including stepwise stacked chips
KR20150120617A (en) * 2014-04-18 2015-10-28 에스케이하이닉스 주식회사 Semiconductor chip and stacked package having the same
US9478487B2 (en) 2014-08-11 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor package
US10147706B2 (en) 2016-10-24 2018-12-04 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080378A (en) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 Stack package having token ring loop
US8907383B2 (en) 2012-12-20 2014-12-09 SK Hynix Inc. Stack packages having token ring loops
CN104795386A (en) * 2014-01-16 2015-07-22 三星电子株式会社 Semiconductor package including stepwise stacked chips
US9589930B2 (en) 2014-01-16 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor package including stepwise stacked chips
US10157883B2 (en) 2014-01-16 2018-12-18 Samsung Electronics Co., Ltd. Semiconductor package including stepwise stacked chips
KR20150120617A (en) * 2014-04-18 2015-10-28 에스케이하이닉스 주식회사 Semiconductor chip and stacked package having the same
CN105006451A (en) * 2014-04-18 2015-10-28 爱思开海力士有限公司 Semiconductor stacked package
US9208827B2 (en) 2014-04-18 2015-12-08 SK Hynix Inc. Semiconductor stacked package
US9478487B2 (en) 2014-08-11 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor package
US10147706B2 (en) 2016-10-24 2018-12-04 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
US10679972B2 (en) 2016-10-24 2020-06-09 Samsung Electronics Co., Ltd. Method of manufacturing multi-chip package

Similar Documents

Publication Publication Date Title
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US8026586B2 (en) Semiconductor package
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
KR20100088514A (en) Seiconductor package
KR20090113679A (en) Stack package
KR101219484B1 (en) Semiconductor chip module and semiconductor package having the same and package module
KR100800149B1 (en) Stack package
TWI455280B (en) Semiconductor package structure
KR101219086B1 (en) Package module
JP2010087403A (en) Semiconductor device
KR100950759B1 (en) Stack package
KR20110055985A (en) Stack package
KR20100050976A (en) Semiconductor package and method for fabricating the same
KR20090022771A (en) Stack package
US8618637B2 (en) Semiconductor package using through-electrodes having voids
KR20090096181A (en) Stack package
KR100900240B1 (en) Stack package and method for fabricating of the same
KR20110107117A (en) Semiconductor package
KR20110107125A (en) Semiconductor package
KR20090097725A (en) Substrate of semiconductor package and semiconductor package using the same
KR20090077580A (en) Multi chip package
KR20100050981A (en) Semiconductor package and stack package using the same
KR20090116365A (en) Stack package
KR101006518B1 (en) Stack package
KR20090011969A (en) Stack package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid