KR20090109837A - 반도체 소자의 패턴 형성 방법 - Google Patents
반도체 소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20090109837A KR20090109837A KR1020080035261A KR20080035261A KR20090109837A KR 20090109837 A KR20090109837 A KR 20090109837A KR 1020080035261 A KR1020080035261 A KR 1020080035261A KR 20080035261 A KR20080035261 A KR 20080035261A KR 20090109837 A KR20090109837 A KR 20090109837A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask
- phase
- exposure
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000010363 phase shift Effects 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 5
- 229910016006 MoSi Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 26
- 230000000694 effects Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 제 1 마스크에 의한 노광 및 식각 공정과, 제 2 마스크에 의한 노광 및 식각 공정을 포함하는 이중 패터닝 기술(double patterning technology)을 이용하여 반도체 소자의 패턴을 형성하는 방법에 있어서, 상기 제 2 마스크는 투명 기판 상에 투명 패턴, 차광 패턴 및 상기 투명 패턴을 투과하는 빛과 위상차를 갖는 빛을 투과시키는 위상 반전 패턴(phase shift pattern)을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
본 발명에 따른 상기 위상 반전 패턴은 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 형태 및 피치에 따라 상기 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛을 적절하게 상쇄할 수 있는 형태 및 위상차를 가지는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 더욱 상세하게는 이중 패터닝 기술(double patterning technology)에 의한 패턴 형성시 위상 반전 효과를 이용하여 제 1 마스크와 제 2 마스크간의 바이어스(bias)를 조절하여 반도체 소자의 패턴을 형성하는 방법에 관한 것이다.
반도체 소자의 집적도를 향상시키기 위한 방법 중 하나가 포토리소그라피 기술이다. 이러한 포토리소그라피 기술은 ArF(193nm) 또는 VUV(157nm)와 같은 단파장의 화학증폭형 원자외선(Deep Ultra Violet; DUV) 광원을 사용하는 노광원과, 상기 노광원에 적합한 포토레지스트 물질을 이용하여 미세한 패턴을 형성하는 기술이다.
반도체 소자의 크기가 점점 미세화되어 감에 따라, 상기 포토리소그라피 기술 적용시에 패턴 선폭의 임계 치수(critical dimension)를 제어하는 것이 중요한 문제로 대두되었다. 일반적으로 반도체 소자의 속도는 패턴 선폭의 임계 치수, 즉 패턴의 선폭 크기가 작을수록 빨라지며, 소자의 성능도 향상된다.
하지만, 통상 개구수가 1.2 이하인 ArF 노광 장비를 사용하는 포토리소그라 피 기술의 한계상 1회 노광 공정으로는 40nm 이하의 라인 앤 스페이스(line/space) 패턴 등을 형성하기 어렵다.
따라서, 포토리소그라피 기술의 해상도 향상 및 공정 마진 확장 일환으로 이중 패터닝 기술이 개발되어 현재 반도체 소자 양산 공정에 적용되고 있다.
상기 이중 패터닝 기술은 원하는 패턴 선폭보다 두 배의 선폭을 가지는 제 1 패턴을 형성한 다음, 제 1 패턴 사이에 똑같은 선폭 주기를 가지는 제 2 패턴을 형성하는 기술이다. 보다 구체적으로, 상기 이중 패터닝 기술은 a) 포지티브 방법과 b) 네거티브 방법으로 나눌 수 있다.
a) 포지티브 방법은 도 1에 도시한 바와 같이 반도체 기판(10) 상에 피식각층(12), 제 1 하드마스크막(14), 제 2 하드마스크막(16) 및 제 1 포지티브 포토레지스트 패턴(18a)의 적층 구조를 형성한 다음, 제 1 포지티브 포토레지스트 패턴(18a)을 식각 마스크로 이용하여 제 2 하드마스크막 패턴(16a)을 형성한다. 이어서, 제 2 하드마스크막 패턴(16a) 사이에 제 2 포지티브 포토레지스트 패턴(18b)을 형성한 다음, 제 2 하드마스크막 패턴(16a)과 제 2 포지티브 포토레지스트 패턴(18b)을 모두 식각 마스크로 이용하여 제 1 하드마스크 패턴(14a)을 형성하는 방법이다.
b) 네거티브 방법은 도 2에 도시한 바와 같이 반도체 기판(20) 상에 피식각층(22), 제 1 하드마스크막(24), 제 2 하드마스크막(26) 및 제 1 네거티브 포토레지스트 패턴(28a)의 적층 구조를 형성한 다음, 제 1 네거티브 포토레지스트 패턴(28a)을 식각 마스크로 이용하여 제 2 하드마스크막 패턴(26a)을 형성한다. 이어 서, 제 2 하드마스크막 패턴(26a) 상부에 제 2 네거티브 포토레지스트 패턴(28b)을 형성한 다음, 이를 식각 마스크로 이용하여 제 2 하드마스크막 패턴(26a)을 식각한다. 그런 다음, 제 2 네거티브 포토레지스트 패턴(28b)을 제거하고 나서, 식각된 제 2 하드마스크막 패턴(26a)을 식각 마스크로 이용하여 제 1 하드마스크막(24)을 식각하여 제 1 하드마스크 패턴(24a)을 형성하는 방법이다.
이와 같은 이중 패터닝 기술은 피치를 2배로 하는 효과가 있어서 노광 장비 등의 개선 또는 개발 없이도 기종의 노광 장비를 이용하여 작은 피치를 패터닝할 수 있음을 알 수 있다.
그러나, 상기 이중 패터닝 기술은 2번 노광을 해야 하기 때문에 제 1 마스크와 제 2 마스크간의 토폴로지(topology) 차이에 의한 바이어스 차이가 발생하여 패턴 성능을 저하시킨다.
도 3은 종래의 이중 패터닝 기술에 따른 제 1 마스크 패턴의 측벽에서 난반사가 발생함을 도시한 단면도이다.
도 3에 따르면, 종래의 이중 패터닝 기술에 따라 다층의 하드마스크막을 이용하여 2번의 노광 공정 및 2번의 식각 공정을 수행하여 패턴을 형성함에 있어, 제 1 마스크 패턴(100)을 형성하고 난 후 제 2 마스크 패턴을 형성하기 위해 노광 공정을 수행하려고 하면, 제 1 마스크 패턴(100)의 측벽에서 난반사되는 빛("S"로 표시됨)이 들어옴을 알 수 있다.
이처럼, 종래에는 상기한 이중 패터닝 기술 적용시 제 1 마스크 패턴(100)의 형성은 문제없이 진행할 수 있지만, 제 2 마스크 패턴의 형성시에는 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛 때문에 제 2 마스크 패턴이 영향을 받는다.
일반적인 라인 앤 스페이스 패턴의 경우, 제 2 마스크 패턴 형성시 제 1 마스크 패턴 측벽으로부터의 난반사의 영향을 받기 때문에 동일 에너지를 이용하고 동일 마스크 레이아웃을 적용한다 해도 같은 결과를 얻지 못하고, 제 1 마스크 패턴 대비 라인 패턴 기준으로 선폭이 작게 형성된다.
또한, 고립 패턴(isolated pattern)과 같은 섬 패턴(island pattern)은 상기와 같은 상황에 더욱더 많은 영향을 받아 장축 방향 선폭을 확보하기가 더욱 어렵다.
더욱이, 소자의 디자인 룰(design rule)이 작아지면서 상기와 같은 상황을 OPC(Optical Proximity Correction) 기술로는 극복할 수 없는 수준이 되었다.
도 4는 종래의 이중 패터닝 기술에 따른 패턴 형성시 제 2 마스크 패턴의 장축이 짧아지는 현상 ("A"로 표시됨)을 나타내는 평면도이고, 도 5는 종래의 이중 패터닝 기술에 따른 제 1 마스크 패턴의 측벽에서 발생하는 난반사에 의한 제 2 마스크 패턴의 장축이 짧아지는 현상에 대한 실험 결과를 나타낸다.
상기 도 5의 실험 결과로부터, 제 2 마스크 패터닝 결과, 제 1 마스크 패턴의 측벽에서 발생하는 난반사에 의해 노광량이 많아지는 부분이 발생하기 때문에, 섬 패턴 형태인 제 2 마스크 패턴의 장축 길이는 제 1 마스크 패턴의 장축 길이보다 짧아지는 것을 알 수 있다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 본 발명에서는 제 2 마스크의 적절한 위치에 선택적으로 위상 반전 패턴(phase shift pattern)을 배치함으로써 난반사되어 들어오는 빛을 위상차를 이용하여 상쇄시켜 화상 대비(image contrast)를 향상시킴으로써, 제 1 마스크와 제 2 마스크간의 바이어스를 조절할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 의한 반도체 소자의 패턴 형성 방법은
제 1 마스크에 의한 노광 및 식각 공정과, 제 2 마스크에 의한 노광 및 식각 공정을 포함하는 이중 패터닝 기술(double patterning technology)을 이용하여 반도체 소자의 패턴을 형성하는 방법에 있어서, 상기 제 2 마스크는 투명 기판 상에 투명 패턴, 차광 패턴 및 상기 투명 패턴을 투과하는 빛과 위상차를 갖는 빛을 투과시키는 위상 반전 패턴을 포함한다.
상기 위상 반전 패턴은 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛을 상쇄하는 것을 특징으로 한다.
상기 위상 반전 패턴은 그 형태가 섬 패턴(island pattern) 형태이고, 위상차는 180도인 것을 특징으로 한다.
상기 위상 반전 패턴은 6 내지 30% 투과율을 가지는 것을 특징으로 한다.
상기 위상 반전 패턴은 상기 제 2 마스크의 상기 투명 기판을 식각하여 형성하는 것을 특징으로 한다.
상기 위상 반전 패턴은 상기 투명 기판 상에 MoSi, CrFO 및 TaSi로 이루어진 군으로부터 선택된 하나 이상의 위상 반전 물질을 증착하여 형성하는 것을 특징으로 한다.
본 발명에서는 추가적인 노광 장비의 투자나 개선없이 더 작은 디자인 룰의 소자를 개발할 수 있는 기술인 이중 패터닝 기술에 대한 문제점으로 지적된 제 1 마스크 패턴과 제 2 마스크 패턴 사이의 바이어스를 위상 반전 효과를 통해 효과적으로 조절할 수 있다. 이에 따라, OPC 기술의 한계를 극복하여 좋은 패터닝 결과를 확보할 수 있게 해 준다.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에서는 제 1 마스크에 의한 노광 및 식각 공정과, 제 2 마스크에 의한 노광 및 식각 공정을 포함하는 이중 패터닝 기술을 이용하여 반도체 소자의 패턴을 형성하는 방법에 있어서, 상기 제 2 마스크는 투명 기판 상에 투명 패턴, 차광 패턴 및 상기 투명 패턴을 투과하는 빛과 위상차를 갖는 빛을 투과시키는 위상 반전 패턴을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법을 제공한다.
도 6은 본 발명의 이중 패터닝 기술에 따른 패턴 형성시 제 2 마스크 패턴의 장축이 짧아지는 현상이 제거된 것을 나타내는 평면도이다.
도 6을 참조하면, 제 2 마스크는 투명 기판(미도시) 상에 투명 패턴(200), 차광 패턴(300) 및 투명 패턴(200)을 투과하는 빛과 180도의 위상차를 가지는 섬 패턴 형태의 위상 반전 패턴(400)을 포함하고 있다.
상기 위상 반전 패턴(400)은 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 형태 및 피치에 따라 상기 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛을 적절하게 상쇄할 수 있는 위상차를 가질 수 있는데, 본 발명에서는 상기한 바와 같이 위상차가 180도인 것이 바람직하다.
또한, 상기 위상 반전 패턴(400)의 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 형태 및 피치에 따라 상기 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛을 적절하게 상쇄할 수 있는 형태를 가질 수 있는데, 본 발명에서는 상기한 바와 같이 섬 패턴 형태인 것이 바람직하다.
또한, 상기 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛의 양은 노광 장비의 노광 파장 또는 노광 조건에 따라 달라질 수 있다.
또한, 상기 위상 반전 패턴은 6 내지 30% 투과율을 가지는 것이 바람직하며, 이는 석영(quartz)으로 이루어진 투명 기판을 식각하여 형성할 수도 있고, 투명 기판 상에 위상 반전 물질인 MoSi, CrFO 및 TaSi로 이루어진 군으로부터 선택된 하나 이상의 위상 반전 물질을 증착하여 형성할 수도 있다.
이와 같이, 본 발명의 제 2 마스크는 투명 패턴(200)의 장축과 장축 사이에 위상이 180도 되는 섬 패턴 형태의 위상 반전 패턴(400)을 삽입함으로써, 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛을 상쇄함으로써 노광량을 조절할 수 있기 때문에, 그 결과 제 2 마스크 패턴의 장축을 길게 ("B"로 표시됨) 확보할 수 있다.
도 7은 본 발명의 이중 패터닝 기술에 따른 패턴 형성시 제 2 마스크 패턴의 장축이 조절되는 것을 나타내는 도면이다.
도 7을 참조하면, "C"로 표시된 부분은 위상이 0도인 노광을 나타내고, "D"로 표시된 부분은 위상이 180도인 노광을 나타내는 것으로, 제 1 마스크 패턴(100)의 측벽에서 난반사되어 들어오는 빛과 위상 반전 패턴(400)을 투과한 빛이 상쇄 간섭을 하여 노광량이 조절되는 것을 알 수 있다.
한편, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 포지티브형 이중 패터닝 기술을 도시한 공정 단면도.
도 2는 종래기술에 따른 네거티브형 이중 패터닝 기술을 도시한 공정 단면도.
도 3은 종래의 이중 패터닝 기술에 따른 제 1 마스크 패턴의 측벽에서 난반사가 발생함을 도시한 단면도.
도 4는 종래의 이중 패터닝 기술에 따른 패턴 형성시 제 2 마스크 패턴의 장축이 짧아지는 현상을 나타내는 평면도.
도 5는 종래의 이중 패터닝 기술에 따른 제 1 마스크 패턴의 측벽에서 발생하는 난반사에 의한 제 2 마스크 패턴의 장축이 짧아지는 현상에 대한 실험 결과.
도 6은 본 발명의 이중 패터닝 기술에 따른 패턴 형성시 제 2 마스크 패턴의 장축이 짧아지는 현상이 제거된 것을 나타내는 평면도.
도 7은 본 발명의 이중 패터닝 기술에 따른 패턴 형성시 제 2 마스크 패턴의 장축이 조절되는 것을 나타내는 도면.
< 도면의 주요 부분에 대한 간단한 설명 >
10, 20 : 반도체 기판 12, 22 : 피식각층
14, 24 : 제 1 하드마스크막 14a, 24a : 제 1 하드마스크막 패턴
16, 26 : 제 2 하드마스크막 16a, 26a : 제 2 하드마스크막 패턴
18a, 28a : 제 1 포토레지스트 패턴 18b, 28b : 제 2 포토레지스트 패턴
100 : 제 1 마스크 패턴 200 : 투명 패턴
300 : 차광 패턴 400 : 위상 반전 패턴
Claims (7)
- 제 1 마스크에 의한 노광 및 식각 공정과, 제 2 마스크에 의한 노광 및 식각 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법에 있어서,상기 제 2 마스크는 투명 기판 상에 투명 패턴, 차광 패턴 및 상기 투명 패턴을 투과하는 빛과 위상차를 갖는 빛을 투과시키는 위상 반전 패턴(phase shift pattern)을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 위상 반전 패턴은 제 1 마스크에 의한 노광 및 식각 공정에 의해 형성되는 제 1 마스크 패턴의 측벽에서 난반사되어 들어오는 빛을 상쇄하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 위상 반전 패턴은 그 형태가 섬 패턴(island pattern) 형태인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 위상 반전 패턴은 위상차가 180도인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 위상 반전 패턴은 6 내지 30% 투과율을 가지는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 위상 반전 패턴은 상기 제 2 마스크의 상기 투명 기판을 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 위상 반전 패턴은 상기 투명 기판 상에 MoSi, CrFO 및 TaSi로 이루어진 군으로부터 선택된 하나 이상의 위상 반전 물질을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080035261A KR20090109837A (ko) | 2008-04-16 | 2008-04-16 | 반도체 소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080035261A KR20090109837A (ko) | 2008-04-16 | 2008-04-16 | 반도체 소자의 패턴 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090109837A true KR20090109837A (ko) | 2009-10-21 |
Family
ID=41537739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080035261A KR20090109837A (ko) | 2008-04-16 | 2008-04-16 | 반도체 소자의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090109837A (ko) |
-
2008
- 2008-04-16 KR KR1020080035261A patent/KR20090109837A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5839744B2 (ja) | フラットパネルディスプレイ製造用フォトマスクの製造方法、およびフラットパネルディスプレイの製造方法 | |
| KR100714480B1 (ko) | 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법 | |
| JP3518275B2 (ja) | フォトマスクおよびパターン形成方法 | |
| JP4896671B2 (ja) | ハーフトーンマスク及びこれを用いたパターン基板の製造方法 | |
| KR101076886B1 (ko) | 극자외선 리소그래피를 위한 마스크 및 이를 이용한 노광방법 | |
| TW201319727A (zh) | 多色調光罩、多色調光罩之製造方法、圖案轉印方法及薄膜電晶體之製造方法 | |
| CN105097455A (zh) | 光掩模及其制造方法 | |
| JP2009058877A (ja) | フォトマスク及びそれを用いたパターン形成方法 | |
| TW201802573A (zh) | 具有多層遮光層的光罩 | |
| KR100594289B1 (ko) | 크롬리스 위상 반전 마스크 및 그 제조방법 | |
| KR100809707B1 (ko) | 콘트라스트가 향상된 포토마스크 및 그 제조방법 | |
| JPH0973166A (ja) | 露光用フォトマスクおよびその製造方法 | |
| KR101742358B1 (ko) | 포토마스크의 제조 방법, 포토마스크 및 패턴 전사 방법 | |
| US20070015089A1 (en) | Method of making a semiconductor device using a dual-tone phase shift mask | |
| CN107643651B (zh) | 一种光刻辅助图形的设计方法 | |
| KR100732749B1 (ko) | 미세 패턴 형성용 마스크 | |
| US20110193202A1 (en) | Methods to achieve 22 nanometer and beyond with single exposure | |
| KR100968149B1 (ko) | 바이너리 마스크 및 그 형성방법, 바이너리 마스크를 이용한 반도체소자의 미세 패턴 형성방법 | |
| KR20090109837A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20030071194A (ko) | 이유브이 노광 공정용 위상반전마스크 및 그 제조방법 | |
| US8003303B2 (en) | Intensity selective exposure method and apparatus | |
| KR100762234B1 (ko) | 포토마스크 및 이를 이용한 노광방법 | |
| KR100811404B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
| US20120009510A1 (en) | Lithography mask and method of manufacturing semiconductor device | |
| JP4655532B2 (ja) | 露光用マスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |