KR20090107237A - 다결정 실리콘 태양전지 및 그의 제조방법 - Google Patents
다결정 실리콘 태양전지 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20090107237A KR20090107237A KR1020080032637A KR20080032637A KR20090107237A KR 20090107237 A KR20090107237 A KR 20090107237A KR 1020080032637 A KR1020080032637 A KR 1020080032637A KR 20080032637 A KR20080032637 A KR 20080032637A KR 20090107237 A KR20090107237 A KR 20090107237A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- polycrystalline silicon
- silicon layer
- conductive
- solar cell
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 190
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000002425 crystallisation Methods 0.000 claims abstract description 81
- 230000008025 crystallization Effects 0.000 claims abstract description 80
- 230000031700 light absorption Effects 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000006698 induction Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 343
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 110
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000012297 crystallization seed Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 239000010409 thin film Substances 0.000 description 17
- 238000005215 recombination Methods 0.000 description 10
- 230000006798 recombination Effects 0.000 description 10
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 8
- 229910001887 tin oxide Inorganic materials 0.000 description 8
- 238000007906 compression Methods 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000003054 catalyst Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910016048 MoW Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 투명한 절연기판과, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과, 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1 도전형 다결정 실리콘층과, 상기 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층과, 상기 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 2 도전형 다결정 실리콘층과, 상기 제 2 도전형 다결정 실리콘층 상에 형성되는 투명 전극층과, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함한다. 따라서, 광흡수층을 응력유도 저온결정화(SILC) 방법으로 결정화므로 대면적의 결정화가 가능할 뿐만 아니라 금속 등의 오염이 없는 다결정 실리콘을 형성할 수 있어 광전 효율이 저하되는 것을 방지할 수 있다.
응력유도 저온결정화(SILC), 다결정 실리콘, 광흡수층, 재결합, 태양전지
Description
본 발명은 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것으로, 특히 광흡수층을 응력유도 저온결정화(Stress Induced Low temperature Crystallization ; 이하, SILC라 칭함) 방법으로 결정화하는 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것이다.
태양전지는 1954년 미국 Belldusrnthdml Chapin, Fuller와 Pearson 등이 최초로 개발한 이래 지금까지 40년 이상의 역사를 가지고 있다. 1960년대 중반까지는 우주용 전원 등의 원격지용 독립전원에 주로 사용되었으나, 1970년대 석유위기를 계기로 연구개발의 주류가 상용전력시스템과 경쟁할 수 있는 저가격화를 지향함에 따라 현재는 지상용 전원으로도 이용 가능하게 되었다.
태양광 발전은 태양광 에너지를 광기전력 효과에 의해 직접 전기 에너지로 변화시키는 기술로서, 열적 공해와 환경오염이 없을 뿐만 아니라 태양이 존재하는 한 고갈되지 않는 영구자원이라는 측면에서 가장 먼저 실용화가 추진되고 있는 미래의 에너지원이다.
2000년 이후 태양광 발전 산업은 하나의 주요 산업으로 자리잡아 가고 있고 최근 수년간 시장이 30%이상의 가파른 규모로 성장하고 있다. 현재 국가별 태양전지 연구상황을 보면 일본을 선두로 유럽과 미국이 뒤따르고 있는 상황이며, 세계 각국은 정부주도의 지원 사업으로 시장이 확대되고 있다. 이들 산업이 대부분 다국적 대기업에 의해 선점되어 가고 있고, 이에 우리나라도 빠른 대응이 필요하다.
웨이퍼형 실리콘 태양전지는 현재 상용화되어 세계 태양전지 시장의 80% 이상을 차지하고 있다. 이러한 웨이퍼형 실리콘 태양전지 제품의 가격 구성 요소를 살펴보면 실리콘 웨이퍼의 원재료 가격이 제품의 가격 구성 요소 중에서 가장 큰 비중을 차지하고 있다.
단결정 실리콘(c-Si) 태양전지의 경우 300-400㎛ 두께의 기판을 사용하여 제조되고 있으나 실제로 태양전지에서 빛을 흡수하여 전기를 생산하는데 필요한 실리콘의 두께는 50㎛이면 충분하다. 그러나 잉곳(ingot)으로부터 실리콘 웨이퍼를 절단하는 과정에서 300㎛ 이하로는 절단이 어려우며 차후 공정에 있어 파손의 우려가 있어 그 이하의 두께로는 태양전지 제조가 불가능한 실정이다.
이러한 웨이퍼형 태양전지의 문제점을 해결하기 위한 방법으로 유리와 같은 저가의 기판 위에 실리콘 박막을 증착하여 태양전지를 제조하는 기술이 1980년대부터 본격적으로 연구되어 왔다. 그 대표적인 예로 비정질 실리콘(a-Si) 박막 태양전지를 들 수 있다. a-Si 박막 태양전지는 유리와 같은 저가의 기판 위에 두께 1㎛ 이하의 비정질 실리콘 박막을 진공 증착하여 태양전지를 제조하는 기술로서, 태양전지를 구성하는 실리콘의 두께를 줄여 태양전지 제조 가격을 줄일 수 있지만, 제 작된 태양전지는 c-Si 태양전지에 비해 효율이 낮고 빛에 오랫동안 노출되었을 때 Staebler-Wronski 효과에 의해 태양전지의 특성이 열화되는 근원적인 문제점이 20여 년이 지난 현재까지도 완전히 해결되지 못하고 있다. 이러한 a-Si 박막 태양전지의 낮은 효율과 안정성 문제의 근원은 광흡수층인 실리콘 박막이 비정질이기 때문인 것으로 분석되고 있다.
따라서, 비정질의 실리콘 박막 대신 결정질 실리콘 박막을 광흡수층으로 사용하여 태양전지를 제작할 경우, 효율은 c-Si 웨이퍼형 태양전지 수준으로 높아지고 태양전지의 제조가격은 a-si 박막 태양전지 수준으로 낮출 수 있는 장점이 있다. 또한, 유리를 기판으로 한 모듈의 경우 기존 건물의 창문 대신 활용할 수 있어 모듈의 상대적인 저가화가 가능하며, 더욱이, 금속 기판을 이용한 가요성(Flexible) 구조의 모듈로 제작할 수 있어 그 적용분야가 다양한 장점이 있다.
태양전지의 제조 가격을 낮추고 고효율을 얻기 위해서는 저가의 유리 기판이 변형되지 않는 500℃ 이하의 온도에서 고품질의 결정질 실리콘 박막을 형성할 수 있는 기술 개발이 반드시 선행되어야 한다.
저온에서 다결정 실리콘을 형성하는 방법에는 크게 두 가지가 있다. 실리콘 박막을 처음부터 다결정 실리콘 형태로 증착하는 방법과 비정질 실리콘 박막을 형성하고 후 공정을 통해 비정질 실리콘을 다결정 실리콘으로 상변이 시키는 방법이다.
첫 번째 언급한 직접적인 다결정 실리콘 박막을 형성하기 위해서 많이 사용 되는 방법은 화학 기상 증착법(CVD)으로 SiH4와 같은 원료 가스가 플라즈마 CVD(PECVD)나 열선 CVD(Hot-wire CVD : HWCVD) 등의 에너지에 의해 분해된 후 실리콘 박막이 형성되게 된다. 그러나, PECVD 시스템의 경우 기판 온도에 너무 민감하고 형성된 결정질 실리콘 박막이 매우 포러스(porous)한 것으로 알려져 있으며, 또한, HWCVD 시스템의 경우는 대면적 시스템에 적용하기 어려워 태양전지의 제조에 사용되는데 어려움이 있다.
두 번째 언급된 비정질 실리콘 박막 형성 후 결정화하는 방법에는, 증착된 비정질 실리콘을 레이저를 사용하거나 금속촉매를 사용하여 결정화한다. 상기에서 레이저로 비정질 실리콘을 결정화하는 방법은 고가의 장비를 사용하기 때문에 대면적화가 필수적인 태양전지 제조에는 적합하지 않다.
또한, Ni, Pd, Au, Al 등과 같은 금속촉매를 사용하여 비정질 실리콘을 결정화하는 방법은 금속유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, 이 방법은 대면적의 비정질 실리콘을 다결정 실리콘으로 결정화할 수 있다. 즉, 광흡수층을 MIC 방법으로 비정질 실리콘을 결정화하면 광흡수층 내에 촉매 금속이 많이 존재하게 되는데, 금속 불순물(오염물)이 많아지면 빛에 의해 발생한 전자-홀의 쌍이 불순물에 존재하고 있던 전자와 홀에 의해 재결합(recombination)이 일어나 p형 실리콘층 및 n형 실리콘층에 도달하지 못하여 축적이 되지 않게 된다. 따라서, 광흡수층으로 사용되는 결정화된 다결정 실리콘 내에 잔류하는 금속 오염물은 태양전지의 효율을 저하시키므로 금속 오염을 최소한으로 줄일 수 있는 결정 화 기술 개발이 필요하다.
이하, 도면을 참조하여, 종래의 태양전지의 원리에 대하여 보다 상세히 설명한다.
도 1은 종래 태양전지의 구조를 간략히 도시한 단면도이다.
도 1을 참조하면, 종래 태양전지는 p형 실리콘층(2)/광흡수층(3)/n형 실리콘층(4)으로 이루어진 pin 구조를 가지고 있고, 그의 상부면 및 하부면에는 전면전극(1) 및 후면전극(5)이 형성되고, 전면전극(1)의 상부면에는 반사방지막(6)이 형성되어 있다. 상기에서 광흡수층(3)은 레이저 결정화 방법 또는 금속유도 결정화(MIC) 방법으로 다결정 실리콘으로 결정화한다.
상기한 태양전지의 원리를 살펴보면, 빛이 전면 반사방지막(6)과 p형 반도체층(2)을 지나 광흡수층(3)에 도달하면 실리콘 내부에는 전자와 홀(hole)(정공)의 쌍이 발생하게 되고 p형 실리콘층(2)과 n형 실리콘층(4)에 의해 발생되는 내부 전계에 의해 각각 p형 실리콘층(2), n형 실리콘층(4)으로 빨려가게 된다. p형 실리콘층(2)에 홀(정공)이 축적되고 n형 실리콘층(4)에 전자가 축적되는데 p형 실리콘층(2) 및 n형 실리콘층(4)과 각각 연결된 전면전극(1) 및 후면전극(5)으로부터 전류가 발생하여 전지로 동작하게 된다.
여기서 같은 양의 빛을 받을 때 얼마나 많은 전자, 홀을 축적할 수 있느냐가 전지의 효율을 결정하게 된다. 즉, 광흡수층(3)에서 발생된 전자-홀(정공)의 재결합 사이트 역할을 하는 결함(Defect)을 줄이는 것에 따라 효율이 결정된다.
그러나, 종래 기술은 광흡수층을 MIC 방법에 의해 결정화하면 이 광흡수층 내에 촉매 금속이 잔류하게 되어 태양전지의 광전 효율이 저하되는 문제점이 있었다. 또한, 광흡수층을 레이저 결정화 방법으로 결정화하면 대면적화가 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 광흡수층 내에 촉매 금속이 잔류되지 않도록 하여 광전 효율이 저하되는 것을 방지할 수 있도록 광흡수층을 응력유도 저온결정화(SILC) 방법으로 결정화하는 다결정 실리콘 태양전지 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 절연기판의 열처리시에 수축되는 것을 방지하기 위한 압축(compaction) 공정을 미리 별도로 실시하지 않고 압축 공정과 동시에 응력유도 저온결정화(SILC) 방법으로 비정질 광흡수층의 결정화를 진행함에 의해 공정시간과 비용을 단축함과 동시에 대면적 결정화가 용이한 다결정 실리콘 태양전지 및 그의 제조방법을 제공하는 데 있다.
상기 목적들을 달성하기 위한 본 발명의 일 실시 예에 따른 다결정 실리콘 태양전지는 투명한 절연기판과, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과, 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1 도전형 다결정 실리콘층과, 상기 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의 해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층과, 상기 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 2 도전형 다결정 실리콘층과, 상기 제 2 도전형 다결정 실리콘층 상에 형성되는 투명 전극층과, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함한다.
상기에서 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층은 각각 제 1 도전형 비정질 실리콘층, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘이 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 각각 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 순차적으로 증착되고 동시에 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성된다.
또한, 상기 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리한다.
상기 목적들을 달성하기 위한 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지는 투명한 절연기판과, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과, 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 상대적으로 작은 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 1의 전지부와, 상기 제 1의 전지부 상에 형성된 층간절연층과, 상기 층간절연층 상에 형성되며 상기 제 1의 전지부 보다 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 2의 전지부와, 상기 제 2의 전지부 상에 형성되는 투명 전극층과, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함 한다.
상기에서 제 1의 전지부는 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1의 제 1 도전형 다결정 실리콘층과, 상기 제 1의 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 상대적으로 작은 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 제 1의 광흡수층과, 상기 제 1의 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 1의 제 2 도전형 다결정 실리콘층으로 구성된다.
또한, 상기 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 2 도전형 다결정 실리콘층은 동시에 응력유도 저온결정화(SILC)에 의해 결정화된다.
더욱이, 상기 응력유도 저온결정화(SILC)는 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행한다.
상기에서 층간절연층이 SiO2, SiNx 또는 ZnO으로 형성된다.
상기에서 제 2의 전지부는 상기 층간절연층 상에 형성된 응력유도 저온결정화(SILC)에 의해 결정화된 제 2의 제 1 도전형 다결정 실리콘층과, 상기 제 2의 제 1 도전형 다결정 실리콘층 상에 형성되며 상대적으로 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 비정질 실리콘으로 이루어진 제 2의 광흡수층과, 상기 제 2의 광흡수층 상에 형성되며 금속유도 결정화(MIC) 방법에 의해 결정 화되는 제 2의 제 2 도전형 다결정 실리콘층으로 구성되는 것이 바람직하다.
상기 제 2의 제 2 광흡수층은 0.3 ∼ 10㎛의 두께로 형성될 수 있다.
상기 목적들을 달성하기 위한 본 발명의 또 다른 실시 예에 따른 다결정 실리콘 태양전지의 제조방법은 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과, 상기 절연기판 상에 상기 후면전극을 덮도록 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층을 형성하는 공정과, 상기 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과, 상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2 도전형 다결정 실리콘층, 광흡수층 및 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함한다.
상기에서 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 증착하여 형성한다.
상기에서 증착된 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘의 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리한다.
상기 목적들을 달성하기 위한 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지의 제조방법은 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과, 상기 절연기판 상에 상기 후면전극을 덮도록 제 1의 제 1 도전형 비정질 실리콘, 제 1의 진성 비정질 실리콘, 제 1의 제 2 도전형 비정질 실리콘, 층간 절연층 및 제 2의 제 1 도전형 비정질층을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층, 제 1의 제 2 도전형 다결정 실리콘층 및 제 2의 제 1 도전형 다결정 실리콘층을 형성하는 공정과, 상기 제 2의 제 1 도전형 다결정 실리콘층 상에 제 2의 진성 비정질 실리콘층 및 제 2의 제 2 도전형 비정질 실리콘층을 각각 증착하는 공정과, 상기 제 2의 제 2 도전형 비정질 실리콘층 상에 결정화 씨드층을 형성하는 공정과, 상기 결정화 씨드층을 씨드로 사용하는 금속유도 결정화(MIC) 방법을 진행하여 상기 제 2의 진성 비정질 실리콘층을 제외하고 상기 제 2의 제 2 도전형 비정질 실리콘층을 결정화하여 제 2의 광흡수층과 제 2의 제 2 도전형 다결정 실리콘층을 형성하는 공정과, 상기 제 2의 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과, 상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2의 제 2 도전형 다결정 실리콘층, 제 2의 광흡수층, 제 2의 제 1 도전형 다결정 실리콘층, 제 1의 제 2 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함한다.
상기에서 응력유도 저온결정화(SILC)를 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행한다.
상기에서 층간절연층을 SiO2, SiNx 또는 ZnO으로 형성한다.
상기에서 제 2의 제 2 광흡수층을 0.3 ∼ 10㎛의 두께로 형성한다.
상기 결정화 씨드층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나를 1 ∼ 1000Å의 두께로 형성하는 것이 바람직하다.
상기에서 금속유도 결정화(MIC) 방법을 400 ∼ 550℃의 온도로 1 ∼ 60분 열처리하여 진행한다.
따라서, 본 발명은 광흡수층을 응력유도 저온결정화(SILC) 방법으로 결정화하므로 대면적의 결정화가 가능할 뿐만 아니라 금속 등의 오염이 없는 다결정 실리콘을 형성할 수 있어 광전 효율이 저하되는 것을 방지할 수 있는 이점이 있다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시 예에 따른 다결정 실리콘 태양전지의 단면도이다.
본 발명의 일 실시예에 따른 다결정 실리콘 태양전지는 투명한 절연기판(11) 상에 패터닝되어 형성된 후면전극(13); 상기 투명한 절연기판(11) 상에 후면전극(13)의 일측이 노출되며 응력유도 저온결정화(SILC)에 의해 결정화되어 전자가 축적되는 n형 다결정 실리콘층(15); 상기 n형 다결정 실리콘층(15) 위에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층(17); 상기 광흡수층(17) 상에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 홀이 축적되는 p형 다결정 실리콘층(19); 상기 p형 다결정 실리콘층(19) 상에 형성되는 투명 전극층(21); 상기 투명 전극층(21) 상에 형성되는 전면전극(23)을 포함하고 있다.
상술한 구성의 다결정 실리콘 태양전지는 PIN 접합 구조를 갖는 것으로 투명 전극층(21)을 통해 광이 입사되면 광흡수층(17)에서 전자(Electron)와 홀(Hole)의 쌍이 발생하게 되어 p형 실리콘층(19)과 n형 실리콘층(15)에 의해 발생되는 내부 전계에 의해 각각 p형 실리콘층(19)과 n형 실리콘층(15)으로 흐른다. 따라서, p형 실리콘층(19)에 홀(정공)이 축적되고 n형 실리콘층(15)에 전자가 각각 축적되어 n형 실리콘층(15) 및 p형 실리콘층(19)과 각각 연결된 전면전극(13) 및 후면전극(23) 사이에 전류가 흐르게 된다.
상기에서 후면전극(13)은 MoW, Mo, W, Pt 또는 Ti 등의 전극 재료를 사용하여 1000 ∼ 5000Å 정도의 두께로 형성된다. 그리고, n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)은 절연기판(11) 상에 증착된 n형 비정질 실리콘층, 진성 비정질 실리콘 및 p형 비정질 실리콘이 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성된다. 상기에서 n형 비정질 실리콘층, 진성 비정질 실리콘 및 p형 비정질 실리콘은 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 순차적으로 증착된 후 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 응력유도 저온결정화(SILC) 방법에 의해 동시에 결정화된다.
상기에서 n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)이 응력유도 저온결정화(SILC) 방법에 의해 결정화되므로 대면적화가 가능하고, 특히, 광흡수층(17) 촉매 금속이 잔류하지 않게 되어 전자(Electron)와 홀(Hole)의 재결합 사이트를 줄임으로써 태양전지의 효율이 저하되는 것이 방지된다.
또한, 투명 전극층(21)은 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전 물질로 1000 ∼ 3000Å 정도의 두께로 형성되며, 전면전극(23)은 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속으로 1000 ∼ 3000Å 정도의 두께로 형성된다.
상기에서 진성 다결정 실리콘으로 이루어진 광흡수층(17)이 n형 다결정 실리콘층(15)과 p형 다결정 실리콘층(19) 사이에 배치되도록 하고 있으나, 광흡수층(17)을 별도로 형성하지 않고 n형 다결정 실리콘층(15) 위에 p형 다결정 실리콘층(19)을 직접 형성하는 것도 가능하다. 이 경우, n형 다결정 실리콘층(15)과 p형 다결정 실리콘층(19)가 pn 접합되어 이 pn 접합된 부분에는 광흡수층 역할을 하는 공핍층이 자연 발생적으로 형성된다.
또한, 상기에서 광흡수층(17)으로 불순물이 도핑되지 않은 진성 다결정 실리 콘으로 이루어진 것을 사용하고 있으나, p형 또는 n형 불순물이 약하게 도핑된 p- 또는 n- 실리콘층을 사용하는 것도 가능하다.
한편, 상기에서 광흡수층(17)의 하측에 n형 다결정 실리콘층(15)이 형성되고 상측에 p형 다결정 실리콘층(19)이 배치된 구조를 예시하였으나, 이와 반대로 광흡수층(17)의 상측에 n형 다결정 실리콘층(15)이 형성되고 하측에 p형 다결정 실리콘층(19)이 배치된 구조를 갖는 것도 가능하다.
도 3은 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지의 단면도이다.
본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지는 투명한 절연기판(31) 상에 패터닝되어 형성된 후면전극(33)과; 상기 투명한 절연기판(31) 상에 후면전극(33)의 일측이 노출되며 응력유도 저온결정화(SILC)에 의해 결정화되어 전자가 축적되는 제 1 n형 다결정 실리콘층(35), 상기 제 1 n형 다결정 실리콘층(35) 위에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 제 1 광흡수층(37), 및 상기 제 1 광흡수층(37) 상에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 홀이 축적되는 제 1 p형 다결정 실리콘층(39)으로 이루어진 제 1 전지부(40)와; 상기 제 1 전지부(40) 상에 형성된 중간절연층(41)과; 상기 중간절연층(41) 상에 형성된 전자가 축적되는 제 2 n형 다결정 실리콘층(43), 상기 제 2 n형 다결정 실리콘층(43) 위에 형성되며 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 비정질 실리콘으로 이루어진 제 2 광흡수층(45), 및 상기 제 2 광흡수 층(45) 상에 형성되며 홀이 축적되는 제 2 p형 다결정 실리콘층(51)으로 이루어진 제 2 전지부(52)와; 상기 제 2 p형 다결정 실리콘층(52) 상에 형성되는 투명 전극층(53)과; 상기 투명 전극층(53) 상에 형성되는 전면전극(55)을 포함하고 있다.
상술한 구성의 다결정 실리콘 태양전지는 PIN 구조의 제 1 및 제 2 전지부(40)(52)가 적층된 2중 PIN 접합 구조를 갖는 탄뎀(Tandem) 구조 태양전지이다. 상기에서 탄뎀 구조 태양전지는 제 1 및 제 2 전지부(40)(52)를 구성하는 제 1 및 제 2 광흡수층(37)(45)을 에너지 밴드갭이 서로 다른 물질로 형성되어 입사되는 태양 빛의 흡수를 최대화하여 효율을 높인다. 즉, 빛을 받는 상부의 제 2 전지부(52)의 제 2 광흡수층(45)은 에너지 밴드갭이 1.8eV인 비정질 실리콘으로 형성되고, 제 1 전지부(40)의 제 1 광흡수층(37)은 에너지 밴드갭이 1.1eV인 다결정 실리콘으로 형성된다.
상기에서 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37) 및 제 1 p형 다결정 실리콘층(39)은 절연기판(31) 상에 n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘이 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 각각 순차적으로 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 증착된 후 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성되어 제 1 전지부(40)를 구성한다.
그리고, 제 2 n형 다결정 실리콘층(43), 제 2 광흡수층(45) 및 제 2 p형 다결정 실리콘층(51)은 층간 절연층(41) 상에 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 적층되게 형성되어 제 2 전지부(40)를 구성한 다. 상기에서 제 2 n형 다결정 실리콘층(43)은 n형 비정질 실리콘을 응력유도 저온결정화(SILC) 방법에 의해 결정화하는 것에 의해 형성되고, 제 2 p형 다결정 실리콘층(51)은 p형 비정질 실리콘을 금속유도 결정화(MIC) 방법에 의해 결정화하는 것에 의해 형성된다. 이 경우, 제 2 광흡수층(45)은 제 1 광흡수층(37) 보다 얇은 두께의 진성 비정질 실리콘으로 형성되는 것이 바람직하다.
상기에서 탄뎀(Tandem) 구조의 태양전지는 빛이 입사되는 제 2 전지부(52)의 제 2 광흡수층(45)은 상대적으로 큰 에너지를 가지는 빛을 흡수하고, 제 1 전지부(40)의 제 1 광흡수층(37)은 제 2 광흡수층(45)에서 흡수되지 않고 투과되는 상대적으로 작은 에너지를 가지는 빛을 흡수한다. 그리고, 절연층(41)은 제 1 및 제 2 전지부(40)(52) 사이를 PN 터널링 접합(Tunneling Junction)시키는 것으로 SiO2, SiNx 또는 ZnO 등의 절연물질이 1 ∼ 1000Å의 두께로 형성된다.
그러므로, 탄뎀(Tandem) 구조의 태양전지는 제 1 및 제 2 광흡수층(37)(45)에서 서로 다른 대역의 에너지를 갖는 빛을 각각 흡수하고 절연층(41)에 의해 PN 터널링 접합되므로 어느 하나의 에너지 대역을 갖는 빛만을 흡수하는 단일의 전지부를 갖는 것보다 높은 광흡수율을 얻을 수 있다.
또한, 제 2 전지부(52)의 제 2 광흡수층(45)이 0.3 ∼ 10㎛ 정도 두께의 비정질 실리콘으로 형성된다. 상기에서 비정질 실리콘의 광흡수층은 상당한 수의 댕글링 본딩(Dangling Bonding)을 포함하여 생성되어 이동되는 전자와 홀의 재결합 사이트를 제공하여 소자의 특성을 저하시킬 수 있는데, 본 발명의 다른 실시 예에 따른 탄뎀(Tandem) 구조의 태양전지는 제 2 광흡수층(45)은 제 1 광흡수층(37)의 두께보다 얇은 것이 바람직하다. 그러므로, 제 2 광흡수층(45)은 높은 안정성을 가지면서 빛에 의해 생성된 전자와 홀이 제 2 n형 다결정 실리콘층(43) 및 제 2 p형 다결정 실리콘층(51)으로 이동할 때 거리가 짧아 재결합되는 것이 감소된다.
그리고, 제 1 및 제 2 n형 다결정 실리콘층(35)(43)과 제 1 및 제 2 p형 다결정 실리콘층(39)(51)은 결정화되어 도펀트가 활성화 되는 경우 저항이 크게 낮아지기 때문에 다결정인 것이 바람직하다.
또한, 투명 전극층(53)은 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전 물질로 1000 ∼ 3000Å 정도의 두께로 형성되며, 전면전극(55)은 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속으로 1000 ∼ 3000Å 정도의 두께로 형성된다.
이하에서 본 발명의 일 실시 예 및 다른 실시 예에 따른 다결정 실리콘 태양전지의 제조방법에 대하여 설명한다.
도 4a 내지 도 4d는 본 발명의 바람직한 일 실시 예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도이다.
먼저, 도 4a를 참조하면, 유리 또는 석영 등의 투명한 절연기판(11) 상에 MoW, Mo, W, Pt 또는 Ti 등의 전극 재료를 스퍼터링 또는 CVD 방법으로 1000 ∼ 5000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(13)을 형성한다. 상기에서 절연기판(11)은 열처리시 수축되는 것을 방지하기 위한 압축(compaction) 공정을 실시하지 않는 것을 사용한다.
도 4b를 참조하면, 절연기판(11) 상에 후면전극(13)을 덮도록 n형 비정질 실 리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 증착한다.
그리고, 증착된 n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘을 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안, 바람직하게는 600℃에서 1시간 동안 열처리하는 응력유도 저온결정화(SILC) 방법으로 결정화하여 n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)을 형성한다.
이때, 절연기판(11)은 열처리시 수평방향으로 압축(compaction)되어 2 ~ 100㎛ 정도 수축되어 압축 응력(compressive stress)이 걸리게 된다. 이에 의해, 절연기판(11) 상의 n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘은 인장 응력(tensile stress)이 걸리게 되어 결정화 에너지 장벽이 낮아진다. 그러므로, n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘은 가해지는 온도에 의해 내부 원자들 사이의 본딩이 용이하게 끊어지고 재결합하는 것에 의해 결정화 속도가 빠르게 다결정 실리콘으로 상변이 된다.
상기에서 n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)을 응력유도 저온결정화(SILC) 방법에 의해 결정화하므로 대면적화가 가능할 뿐만 아니라 광흡수층(17) 촉매 금속이 잔류하지 않게 되어 전자(Electron)와 홀(Hole)의 재결합 사이트를 줄임으로써 태양전지의 효율이 저하되는 것을 방지할 수 있다.
도 4c를 참조하면, p형 다결정 실리콘층(19) 상에 ITO(Indium-Tin Oxide) 또 는 TO(Tin Oxide) 등의 투명한 도전 물질을 스퍼터링 또는 CVD 방법으로 1000 ∼ 3000Å 정도의 두께로 증착하여 투명 전극층(21)을 형성한다. 그리고, 투명 전극층(21) 상에 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속을 스퍼터링 또는 CVD 방법으로 1000 ∼ 3000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(13)과 대응하는 전면전극(23)을 형성한다.
도 4d를 참조하면, 투명 전극층(21), p형 다결정 실리콘층(19), 광흡수층(17) 및 n형 다결정 실리콘층(15)을 절연기판(11) 및 후면전극(13)이 노출되도록 포토리쏘그래피 방법으로 패터닝한다.
상술한 바와 같이 본 발명의 일 실시예는 p형 다결정 실리콘층, 광흡수층 및 n형 다결정 실리콘층을 형성하기 위하여 비정질 실리콘을 결정화하기 위한 열처리시에 압축(compaction) 공정을 실시하지 않은 절연기판을 이용하며, 절연기판이 수축되는 응력유도 저온결정화(SLIC)를 이용하여 결정화 속도가 빠르게 다결정 실리콘으로 상변이 되도록 한다.
따라서, 절연기판의 열처리시에 수축되는 것을 방지하기 위한 압축(compaction) 공정을 미리 별도로 실시하지 않고 압축 공정과 동시에 응력유도 저온결정화(SILC) 방법으로 비정질 광흡수층의 결정화를 진행함에 의해 공정시간과 비용을 단축함과 동시에 대면적 결정화가 용이하게 이루어지게 된다.
도 5a 도 5e는 본 발명의 바람직한 다른 실시예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도이다.
도 5a를 참조하면, 유리 또는 석영 등의 투명한 절연기판(31) 상에 MoW, Mo, W, Pt 또는 Ti 등의 전극 재료를 스퍼터링 또는 CVD 방법으로 1000 ∼ 5000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(33)을 형성한다. 상기에서 절연기판(31)은 열처리시 수축되는 것을 방지하기 위한 압축(compaction) 공정을 실시하지 않는 것을 사용한다.
도 5b를 참조하면, 절연기판(31) 상에 후면전극(33)을 덮도록 n형 비정질 실리콘, 진성 비정질 실리콘, p형 비정질 실리콘, 절연물질 및 n형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛, 100 ∼ 10000Å, 10 ∼ 1000Å 및 100 ∼ 10000Å의 두께로 형성된다. 상기에서 절연물질은 층간 절연층(41)을 이루는 것으로 SiO2, SiNx 또는 ZnO 등으로 형성된다.
그리고, 증착된 n형 비정질 실리콘층, 진성 비정질 실리콘, p형 비정질 실리콘, 절연물질 및 n형 비정질 실리콘을 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37), 제 1 p형 다결정 실리콘층(39) 및 제 2 n형 다결정 실리콘층(43)을 형성한다.
이때, 절연기판(31)은 열처리시 수평방향으로 압축(compaction)되어 2 ∼ 100㎛ 정도 수축되어 압축 응력(compressive stress)이 걸리게 된다. 이에 의해, 절연기판(31) 상의 n형 비정질 실리콘, 진성 비정질 실리콘, p형 비정질 실리콘 및 n형 비정질 실리콘은 인장 응력(tensile stress)이 걸리게 되어 결정화 에너지 장 벽이 낮아진다. 그러므로, n형 비정질 실리콘, 진성 비정질 실리콘, p형 비정질 실리콘 및 n형 비정질 실리콘은 가해지는 온도에 의해 내부 원자들 사이의 본딩이 용이하게 끊어지고 재결합하는 것에 의해 결정화 속도가 빠르게 다결정 실리콘으로 상변이가 이루어진다.
상기에서 결정화된 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37) 및 제 1 p형 다결정 실리콘층(39)은 제 1 전지부(40)가 된다.
상기에서 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37), 제 1 p형 다결정 실리콘층(39) 및 제 2 n형 다결정 실리콘층(43)을 응력유도 저온결정화(SILC) 방법에 의해 결정화하므로 대면적화가 가능할 뿐만 아니라 제 1 광흡수층(37)에 촉매 금속이 잔류하지 않게 되어 전자(Electron)와 홀(Hole)의 재결합 사이트를 줄임으로써 제 1 전지부(40)의 효율이 저하되는 것을 방지할 수 있다.
도 5c를 참조하면, 제 2 n형 다결정 실리콘층(43)에 PH3(phosphorous)를 도핑한다. 그리고, 제 2 n형 다결정 실리콘층(43) 상에 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 진성 비정질 실리콘층(45) 및 p형 비정질 실리콘층(47)을 각각 0.3 ∼ 10㎛, 100 ∼ 10000Å 정도 두께로 증착한다.
그리고, p형 비정질 실리콘층(47) 상에 Ni 등을 1 ∼ 1000Å 정도 두께로 증착하여 결정화 씨드층(49)을 형성한다. 상기 결정화 씨드층(49)으로 사용 가능한 재료는 예를 들어, Ni 이외에, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나가 사용될 수 있다.
도 5d를 참조하면, p형 비정질 실리콘층(47) 및 결정화 씨드층(49)을 400 ∼ 500℃ 정도의 온도로 20 ∼ 40분, 바람직하게는 450℃에서 30분 정도 열처리하여 금속유도 결정화(MIC) 방법을 진행한다. 이에 따라, p형 비정질 실리콘층(47)은 결정화 씨드층(49)의 Ni 등을 결정화 씨드(seed)로 이용하여 결정화함에 의해 제 2 p형 다결정 실리콘층(51)을 형성한다. 이때, 진성 비정질 실리콘층(45)은 결정화 온도가 낮고 열처리 시간이 짧으므로 결정화되지 않는다. 상기에서 결정화되지 않은 진성 비정질 실리콘층(45)은 제 2 광흡수층이 되고 제 2 n형 다결정 실리콘층(43) 및 제 2 p형 다결정 실리콘층(51)과 함께 제 2 전지부(52)를 구성한다.
상기에서 제 2 광흡수층(45)은 p형 비정질 실리콘층(47)을 결정화하여 제 2 p형 다결정 실리콘층(51)을 형성할 때 열처리 시간이 짧으므로 결정화 씨드(seed)로 이용된 Ni 등이 확산되지 않을 뿐만 아니라 얇은 두께로 형성된다. 그러므로, 제 2 광흡수층(45)은 높은 안정성을 가지면서 빛에 의해 생성된 전자와 홀이 제 2 n형 다결정 실리콘층(43) 및 제 2 p형 다결정 실리콘층(51)으로 이동할 때 거리가 짧아 재결합되는 것이 감소된다.
도 5e를 참조하면, 결정화 씨드층(49)을 제거하고, 제 2 p형 다결정 실리콘층(51) 상에 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전 물질을 1000 ∼ 3000Å 정도의 두께로 증착하여 투명 전극층(53)을 형성한다. 그리고, 투명 전극층(53) 상에 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속을 1000 ∼ 3000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(33)과 대응하는 전면전극(55)을 형성한다.
그리고, 투명 전극층(53), 제 2 p형 다결정 실리콘층(51), 제 2 광흡수층(45), 제 2 n형 다결정 실리콘층(43), 층간절연층(41), 제 1 p형 다결정 실리콘층(39), 제 1 광흡수층(37) 및 제 1 n형 다결정 실리콘층(35)을 절연기판(31) 및 후면전극(33)이 노출되도록 포토리쏘그래피 방법으로 패터닝한다.
상술한 바와 같이 본 발명의 다른 실시 예는 각각 서로 다른 대역의 에너지를 갖는 빛을 흡수하는 제 1 및 제 2 광흡수층을 포함하는 PIN 구조의 제 1 및 제 2 전지부로 구성되어 높은 광흡수율을 얻을 수 있는 탄뎀 구조의 태양전지를 형성한다.
상기 다른 실시 예에서는 제 1 및 제 2 전지부(40)(52) 사이를 PN 터널링 접합(Tunneling Junction)시키는 절연층(41)을 형성한 것을 예시하였으나, 생략하는 것도 가능하다. 이 경우, 제 1 p형 다결정 실리콘층(39)과 제 2 n형 다결정 실리콘층(43)이 pn 접합되어 이 pn 접합된 부분에는 광흡수층 역할을 하는 공핍층이 자연 발생적으로 형성될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 종래 태양전지의 구조를 간략히 도시한 단면도.
도 2는 본 발명의 일 실시 예에 따른 다결정 실리콘 태양전지의 단면도.
도 3은 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지의 단면도.
도 4a 내지 도 4d는 본 발명의 바람직한 일 실시 예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도.
도 5a 도 5e는 본 발명의 바람직한 다른 실시예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
11, 31: 절연기판 13, 33: 후면전극
15: n형 다결정 실리콘층 17: 광흡수층
19: p형 다결정 실리콘층 21, 53: 투명 전극층
23, 55: 전면전극 49: 결정화 씨드층
35, 43: 제 1 및 제 2 n형 다결정 실리콘층
37, 45: 제 1 및 제 2 광흡수층
39, 51: 제 1 및 제 2 p형 다결정 실리콘층
40, 52: 제 1 및 제 2 전지부
Claims (20)
- 투명한 절연기판과,상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과,상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1 도전형 다결정 실리콘층과,상기 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층과,상기 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 2 도전형 다결정 실리콘층과,상기 제 2 도전형 다결정 실리콘층 상에 형성되는 투명 전극층과,상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함하는 다결정 실리콘 태양전지.
- 제1항에 있어서, 상기 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층은 각각 제 1 도전형 비정질 실리콘층, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘이 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 각각 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 순차적으로 증착되고 동시에 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성 되는 다결정 실리콘 태양전지.
- 제1항에 있어서, 상기 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 다결정 실리콘 태양전지.
- 투명한 절연기판과,상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과,상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 상대적으로 작은 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 1의 전지부와,상기 제 1의 전지부 상에 형성된 층간절연층과,상기 층간절연층 상에 형성되며 상기 제 1의 전지부 보다 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 2의 전지부와,상기 제 2의 전지부 상에 형성되는 투명 전극층과,상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함하는 다결정 실리콘 태양전지.
- 투명한 절연기판과,상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과,상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 상 대적으로 작은 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 1의 전지부와,상기 제 1의 전지부 상에 형성되며 상기 제 1의 전지부 보다 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 2의 전지부와,상기 제 2의 전지부 상에 형성되는 투명 전극층과,상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함하는 다결정 실리콘 태양전지.
- 제4항 또는 제5항에 있어서, 상기 제 1의 전지부는 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1의 제 1 도전형 다결정 실리콘층과,상기 제 1의 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 상대적으로 작은 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 제 1의 광흡수층과,상기 제 1의 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 1의 제 2 도전형 다결정 실리콘층으로 구성된 다결정 실리콘 태양전지.
- 제6항에 있어서, 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 2 도전형 다결정 실리콘층은 동시에 응력유도 저온결정화(SILC)에 의해 결정화되는 다결정 실리콘 태양전지.
- 제6항에 있어서, 상기 응력유도 저온결정화(SILC)는 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행하는 다결정 실리콘 태양전지.
- 제4항에 있어서, 상기 층간절연층이 SiO2, SiNx 또는 ZnO으로 형성되는 다결정 실리콘 태양전지.
- 제4항 또는 제5항에 있어서, 상기 제 2의 전지부는 응력유도 저온결정화(SILC)에 의해 결정화된 제 2의 제 1 도전형 다결정 실리콘층과,상기 제 2의 제 1 도전형 다결정 실리콘층 상에 형성되며 상대적으로 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 비정질 실리콘으로 이루어진 제 2의 광흡수층과,상기 제 2의 광흡수층 상에 형성되며 금속유도 결정화(MIC) 방법에 의해 결정화되는 제 2의 제 2 도전형 다결정 실리콘층으로 구성된 다결정 실리콘 태양전지.
- 제4항 또는 제5항에 있어서, 상기 제 2의 제 2 광흡수층이 0.3 ∼ 10㎛의 두께로 형성되는 다결정 실리콘 태양전지.
- 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과,상기 절연기판 상에 상기 후면전극을 덮도록 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층을 형성하는 공정과,상기 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과,상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2 도전형 다결정 실리콘층, 광흡수층 및 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함하는 다결정 실리콘 태양전지의 제조방법.
- 제12항에 있어서, 상기 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 증착하는 다결정 실리콘 태양전지의 제조방법.
- 제13항에 있어서, 상기 증착된 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘의 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 다결정 실리콘 태양전지의 제조방법.
- 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과,상기 절연기판 상에 상기 후면전극을 덮도록 제 1의 제 1 도전형 비정질 실리콘, 제 1의 진성 비정질 실리콘, 제 1의 제 2 도전형 비정질 실리콘, 층간 절연층 및 제 2의 제 1 도전형 비정질층을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층, 제 1의 제 2 도전형 다결정 실리콘층 및 제 2의 제 1 도전형 다결정 실리콘층을 형성하는 공정과,상기 제 2의 제 1 도전형 다결정 실리콘층 상에 제 2의 진성 비정질 실리콘층 및 제 2의 제 2 도전형 비정질 실리콘층을 각각 증착하는 공정과,상기 제 2의 제 2 도전형 비정질 실리콘층 상에 결정화 씨드층을 형성하는 공정과,상기 결정화 씨드층을 씨드로 사용하는 금속유도 결정화(MIC) 방법을 진행하여 상기 제 2의 진성 비정질 실리콘층을 제외하고 상기 제 2의 제 2 도전형 비정질 실리콘층을 결정화하여 제 2의 광흡수층과 제 2의 제 2 도전형 다결정 실리콘층을 형성하는 공정과,상기 제 2의 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과,상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2의 제 2 도전형 다결정 실리콘층, 제 2의 광흡수층, 제 2의 제 1 도전형 다결정 실리콘층, 제 1의 제 2 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함하는 다결정 실리콘 태양전지의 제조방법.
- 제15항에 있어서, 상기 응력유도 저온결정화(SILC)를 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행하는 다결정 실리콘 태양전지의 제조방법.
- 제15항에 있어서, 상기 층간절연층을 SiO2, SiNx 또는 ZnO으로 형성하는 다결정 실리콘 태양전지의 제조방법.
- 제15항에 있어서, 상기 제 2의 제 2 광흡수층을 0.3 ∼ 10㎛의 두께로 형성하는 다결정 실리콘 태양전지의 제조방법.
- 제15항에 있어서, 상기 결정화 씨드층으로 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나를 1 ∼ 1000Å의 두께로 형성하는 다결정 실리콘 태양전지의 제조방법.
- 제15항에 있어서, 상기 금속유도 결정화(MIC) 방법을 400 ∼ 500℃의 온도로 1 ∼ 60분 열처리하여 진행하는 다결정 실리콘 태양전지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080032637A KR100965982B1 (ko) | 2008-04-08 | 2008-04-08 | 다결정 실리콘 태양전지 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080032637A KR100965982B1 (ko) | 2008-04-08 | 2008-04-08 | 다결정 실리콘 태양전지 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090107237A true KR20090107237A (ko) | 2009-10-13 |
| KR100965982B1 KR100965982B1 (ko) | 2010-06-24 |
Family
ID=41537069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080032637A KR100965982B1 (ko) | 2008-04-08 | 2008-04-08 | 다결정 실리콘 태양전지 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100965982B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015080496A1 (ko) * | 2013-11-27 | 2015-06-04 | 주식회사 엘지화학 | 전도성 구조체 전구체, 전도성 구조체 및 이의 제조방법 |
| KR101868792B1 (ko) * | 2016-08-05 | 2018-06-19 | 박준형 | 자가발전에 의한 충전식 디스플레이 패널 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888172A (ja) * | 1994-09-16 | 1996-04-02 | Sharp Corp | 多結晶シリコン膜の作製方法 |
| JPH09181344A (ja) * | 1995-12-27 | 1997-07-11 | Tdk Corp | 多結晶Ｓｉ薄膜太陽電池及びその製造方法 |
| JP2000332268A (ja) | 1999-05-19 | 2000-11-30 | Mitsubishi Heavy Ind Ltd | 薄膜多結晶シリコン、それを用いた太陽電池及び薄膜多結晶シリコンの製造方法 |
| KR100749010B1 (ko) * | 2005-12-26 | 2007-08-13 | (주)포인트엔지니어링 | 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 |
-
2008
- 2008-04-08 KR KR1020080032637A patent/KR100965982B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015080496A1 (ko) * | 2013-11-27 | 2015-06-04 | 주식회사 엘지화학 | 전도성 구조체 전구체, 전도성 구조체 및 이의 제조방법 |
| KR101868792B1 (ko) * | 2016-08-05 | 2018-06-19 | 박준형 | 자가발전에 의한 충전식 디스플레이 패널 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100965982B1 (ko) | 2010-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812599B2 (en) | Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys | |
| KR100965778B1 (ko) | 고효율 다결정 실리콘 태양전지 및 그 제조방법 | |
| US6784361B2 (en) | Amorphous silicon photovoltaic devices | |
| US6288325B1 (en) | Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts | |
| CN101836300A (zh) | 太阳能电池的制造方法 | |
| KR100961757B1 (ko) | 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법 | |
| US20130000706A1 (en) | Tandem solar cell with improved tunnel junction | |
| US8329500B2 (en) | Method of manufacturing photovoltaic device | |
| KR100927428B1 (ko) | 태양전지 및 그 제조방법 | |
| WO2010050035A1 (ja) | 光電変換装置の製造方法 | |
| KR100965982B1 (ko) | 다결정 실리콘 태양전지 및 그의 제조방법 | |
| KR101065749B1 (ko) | 태양전지 및 그 제조방법 | |
| KR20110015998A (ko) | 태양 전지 및 그 제조 방법 | |
| JP4110718B2 (ja) | 多接合型薄膜太陽電池の製造方法 | |
| US20100170565A1 (en) | Photovoltaic device and method for producing the same | |
| CN114744063B (zh) | 太阳能电池及生产方法、光伏组件 | |
| CN102315312B (zh) | 硅异质接面太阳能电池的制程 | |
| KR20110076398A (ko) | 배리어층을 포함하는 태양전지 및 제조방법 | |
| JP4173692B2 (ja) | 太陽電池素子およびその製造方法 | |
| JP2009044014A (ja) | 光電変換装置の製造方法 | |
| JP2002343990A (ja) | 光起電力素子 | |
| TW201027762A (en) | Method for manufacturing solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130605 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140613 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160204 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170524 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190520 Year of fee payment: 10 |