KR20090104508A - 발광 다이오드 및 그 제조 방법 - Google Patents

Abstract

기판; 상기 기판위에 형성되며 그 일부가 노출된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 다른 일부에 형성된 활성층; 상기 활성층위에 형성된 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 상기 일부상에 형성된 제1 전극; 상기 제2 도전형 반도체층 상에 형성된 제2 전극을 포함하되; 상기 제1 도전형 반도체층은 상기 노출된 일부 영역에 적어도 하나의 홈을 포함하며, 상기 홈은 상기 제1 도전형 반도체층의 노출된 일부 영역중에서 일부가 상기 기판이 드러나도록 식각되어 형성된 것을 특징으로 하는 발광 다이오드가 제공된다.

발광다이오드, 정전기방지, 홈, 식각, 전류, 분산

Description

발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}

본 발명은 발광 다이오드에 관한 것으로, 상세하게는 N 전극을 형성하기 위해 메사 에칭한 N형 반도체층 표면에 전류 집중을 막는 부분을 형성함으로써 정전기 손상에 강한 발광 다이오드 및 그 제조 방법에 관한 것이다.

질화갈륨(GaN) 계열의 발광 다이오드가 약 10년 이상 적용되고 개발되어 왔다. GaN 계열의 LED는 LED 기술을 상당히 변화시켰으며, 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다. 최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다.

일반적으로, 발광 다이오드는 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 질화갈륨 계열의 발광 다이오드는 일반적으로 도 1에 도시된 바와 같이 사파이어와 같은 기판(31) 상에 에피층들을 성장시키어 형성되며, N형 반도체층(15), P형 반도체층(19) 및 이들 사이에 개재된 활성층(17)을 포함한다. 한편, N형 반도체층(15) 상에 N-전극(35)이 형성되고, P형 반도체층(19) 상에 P-전극(33)이 형성된다. 발광 다이오드는 전극들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극(33)에서 상기 반도체층들을 거쳐 N-전극(35)으로 흐른다.

일반적으로 P형 반도체층(19)은 높은 비저항을 가지므로, P형 반도체층(19) 내에서 전류가 고르게 분산되지 못하고, P-전극(33)이 형성된 부분에 전류가 집중되며, N-전극(35)까지의 최단 거리로 전류가 집중적으로 흐르는 문제점이 발생된다. 전류집중은 발광영역의 감소로 이어지고, 결과적으로 발광효율을 저하시킨다. 한편, 전류는 반도체층들을 통해 흘러서 N-전극(35)으로 빠져 나간다. 이에 따라, N형 반도체층(15)에서 N-전극(35)이 형성된 부분에 전류가 집중되며, 이는 반도체층 내에서 흐르는 전류가 N-전극(35)이 형성된 영역 근처에 집중되는 것을 의미한다.

이와 같이 종래의 발광 다이오드 구조에서는 전류 분포가 P-전극(33)과 N-전극(35)의 최단 거리에 집중이 되어 신뢰성에 악영향을 줄 뿐 아니라, 외부 정전기에 의해 전류 집중된 영역이 큰 손상을 입는다. 따라서, 전류 집중 현상을 개선하여 정전기 손상에 강한 발광 다이오드가 요구된다.

본 발명이 해결하고자 하는 과제는, 동작시 흐르는 전류를 고르게 분산시키고 광효율을 향상시킬 수 있는 발광 다이오드 및 그 제조 방법을 제공하는데 있다.

이러한 과제를 달성하기 위한 본 발명의 일측면에 의하면, 기판; 상기 기판위에 형성되며 그 일부가 노출된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 다른 일부에 형성된 활성층; 상기 활성층위에 형성된 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 상기 일부상에 형성된 제1 전극; 상기 제2 도전형 반도체층 상에 형성된 제2 전극을 포함하되; 상기 제1 도전형 반도체층은 상기 노출된 일부 영역에 적어도 하나의 홈을 포함하며, 상기 홈은 상기 기판이 드러나도록 식각되어 형성된 것을 특징으로 하는 발광 다이오드가 제공된다.

상기 홈은 상기 제1 전극과 상기 제2 전극사이의 최단 거리의 경로에 형성될 수 있다.

상기 홈은 최단 거리 경로를 축으로 좌우가 대칭되도록 홈이 형성될 수 있다.

상기 적어도 하나의 홈은 최단 거리의 경로에 형성된 홈이 최대폭을 가지며, 최단 거리의 경로에서 멀어질수록 홈의 폭이 감소할 수 있다.

상기 적어도 하나의 홈은 상기 최단 경로에 상대적으로 많은 홈이 형성되고, 상기 최단 거리의 경로에서 멀어질수록 상대적으로 적은 홈이 형성될 수 있다.

상기 홈은 다각형의 형태를 가질 수 있다.

상기 홈은 그 내부에 유전체가 채워질 수 있다.

본 발명의 다른 측면에 의하면, 기판위에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 차례대로 형성하는 단계; 상기 제1 도전형 반도체층의 일부 영역이 드러나도록 상기 제2 도전형 반도체층, 상기 활성층, 상기 제1 도전형 반도 체층을 차례대로 메사 에칭하는 단계; 상기 제1 도전형 반도체층의 드러난 일부 영역을 선택적으로 식각하여 적어도 하나의 홈을 형성하는 단계; 상기 제1 도전형 반도체층의 상기 드러난 영역에 제1 전극을 형성하고, 상기 제2 도전형 반도체층상에 제2 전극을 형성하는 단계를 포함하되, 상기 홈은 상기 제1 도전형 반도체층의 노출된 일부 영역중에서 일부가 상기 기판이 드러나도록 패턴 식각되어 형성된 것을 특징으로 하는 발광 다이오드 제조 방법이 제공된다.

상기 홈은 상기 제1 전극과 상기 제2 전극사이의 최단 거리의 경로에 설치될 수 있다.

상기 홈은 다각형의 형태를 가질 수 있다.

상기 발광 다이오드 제조 방법은 상기 홈의 내부에 유전체를 채우는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, P-전극과 N-전극 사이에 최단 거리로 전류가 집중되는 것을 막고 전류를 분산시킬 수 있음에 따라 발광 다이오드의 발광영역을 넓힐 수 있고 정전기의 손상에 강한 발광 다이오드를 제공할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2는 본 발명의 일실시예에 따른 발광 다이오드를 설명하기 위한 평면도이고, 도 3은 도 2의 절취선 A-A를 따라 취해진 단면도이다.

도 2 및 도 3을 참조하면, 기판(51) 상에 제 1 도전형 반도체층(55), 활성층(57) 및 제 2 도전형 반도체층(59)이 형성된다.

활성층(57)은 단일 양자웰 또는 다중 양자웰일 수 있으며, 요구되는 발광 파장에 따라 그 물질 및 조성이 선택된다. 예컨대, 활성층(57)은 질화갈륨 계열의 화합물 반도체로 형성될 수 있다. 한편, 제1 도전형 반도체층(55) 및 제2 도전형 반도체층(59)은 활성층(57)에 비해 밴드갭이 큰 물질로 형성되며, 질화갈륨 계열의 화합물 반도체로 형성될 수 있다.

제1 도전형 반도체층(55) 및 제2 도전형 반도체층(59)은 N형 및 P형 반도체층이거나, 또는 P형 및 N형 반도체층일 수 있으며, 제1 전극(85) 및 제2 전극(83)은 N-전극 및 P-전극이거나, P-전극 및 N-전극일 수 있다. 본 실시예에서는 제1 도전형 반도체층(55) 및 제2 도전형 반도체층(59)은 N형 및 P형 반도체층이고, 이에 따라, 제1 전극(85) 및 제2 전극(83)은 N-전극 및 P-전극인 경우로 설명하도록 한다.

한편, 제1 도전형 반도체층(55)과 기판(51) 사이에 버퍼층(53)이 개재될 수 있다. 버퍼층(53)은 기판(51)과 제1 도전형 반도체층(55)의 격자부정합을 완화시키기 위해 채택된다. 버퍼층(53)은 도시된 바와 같이 서로 이격될 수 있으나, 이에 한정되는 것은 아니며, 버퍼층(53)이 절연성이거나 저항이 큰 물질로 형성된 경우, 서로 연속적일 수 있다.

제2 도전형 반도체층(59)은, 도시한 바와 같이, 제1 도전형 반도체층(55)의 일부 영역 상부에 위치하며, 활성층(27)은 제2 도전형 반도체층(59)과 제1 도전형 반도체층(55) 사이에 개재된다. 또한, 제2 도전형 반도체층(59) 상에 투명전극층(미도시됨)이 위치할 수 있다. 투명전극층은 인디움틴산화막(ITO) 또는 Ni/Au 등의 물질로 형성될 수 있다.

한편, 기판(51)의 제 1 모서리(도 2에서 오른쪽 모서리) 부분의 노출된 제1 반도체층(55) 상에 제1 전극(85)이 위치한다. 한편, 기판(51)의 제 2 모서리(도 2에서 왼쪽 모서리) 부분의 제2 도전형 반도체층(59) 상에 제2 전극(83)이 위치한다.

제1 도전형 반도체층(55)이 N형인 경우, 제1 전극(85)은 리프트 오프 기술을 사용하여 Ni/Au, Cu/Au로 형성될 수 있다.

아울러, 제1 전극(85) 및 제2 전극(83)은 기판(51)의 서로 대향하는 모서리쪽에 위치하도록 배치되어 있다.

노출된 제1 도전형 반도체층(55)의 일부 영역에는 적어도 하나 이상의 홈(56)이 형성되어 있다. 홈(56)은 도 2에 도시된 제1 전극(85)과 제2 전극(83) 사이의 최단 거리 경로에 적어도 하나 형성되고 필요에 따라 그 주위에 더 형성될 수 있다. 상기 홈(56)은 제1 전극(85)과 제2 전극(83)의 최단 거리 경로를 축으로 좌우가 대칭되도록 홈이 형성될 수 있다. 상기 홈(56)이 여러 개 형성될 때 최단 거 리의 경로에 형성된 홈이 최대폭을 가지며, 최단 거리의 경로에서 멀어질수록 홈의 폭이 감소할 수 있다. 여기에서, 폭이란 홈의 좌우 방향 또는 상하 방향으로의 폭을 의미한다. 또한, 여러 개의 홈(56)이 형성될 때, 최단 거리의 경로에 형성된 홈을 중심으로 양측에 대칭적으로 홈들이 형성될 수 있다. 아울러, 여러 개의 홈(56)이 형성될 때 최단 경로에 상대적으로 많은 홈이 형성되고, 상기 최단 거리의 경로에서 멀어질수록 상대적으로 적은 홈이 형성될 수 있다.

상기 홈(56)은 패터닝 후 기판(51)이 드러날 때까지 식각을 수행하여 형성될 수 있는데 다양한 형상을 지닐 수 있다. 홈(56)에는 유전체가 채워질 수 있다. 홈(56)은 제1 전극(85)과 제2 전극(83)의 최단 거리 경로 또는 그 주변에 형성되어, 제1 전극(85)과 제2 전극(83)간의 전류 집중 현상을 개선하여 정전기에 의한 발광 다이오드의 손상을 효과적으로 막을 수 있다.

도 4 내지 도 6은 본 발명의 일실시예에 따른 발광 다이오드를 제조하기 위한 방법을 설명하기 위한 단면도이다.

도 4를 참조하면 기판(51)을 준비한다. 기판(51)은 사파이어(Al₂O₃), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 스피넬(spinel), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl₂O₃), 질화붕소(BN), 질화알루미늄(AlN), 질화갈륨(GaN), 산화아연(ZNO) 기판일 수 있으나, 이에 한정되는 것은 아니며, 기판(51) 상에 형성될 반도체층의 물질에 따라 다양하게 선택될 수 있다.

기판(51)상에 제1 도전형 반도체층(55), 활성층(57) 및 제2 도전형 반도체 층(59)을 형성한다. 제1 도전형 반도체층(55)을 형성하기 전에 기판(51)과 제1 도전형 반도체층(55)사이에 버퍼층(미도시됨)을 형성할 수 도 있다.

버퍼층은 기판(51)과 그 위에 형성될 반도체층(55)의 격자부정합을 완화하기 위해 형성되며, 예컨대 질화갈륨(GaN) 또는 질화알루미늄(AlN)으로 형성될 수 있다. 기판(51)이 도전성 기판인 경우, 버퍼층은 절연층 또는 반절연층으로 형성되는 것이 바람직하며, AlN 또는 반절연 GaN로 형성될 수 있다.

제1 도전형 반도체층(55), 활성층(57) 및 제2 도전형 반도체층(59)은 각각 질화갈륨 계열의 반도체 물질 즉, (B, Al, In, Ga)N로 형성될 수 있다. 제1 도전형 및 제2 도전형 반도체층(55, 59) 및 활성층(57)은 금속유기화학기상증착(MOCVD), 분자선 성장(molecular beam epitaxy) 또는 수소화물 기상 성장(hydride vapor phase epitaxy; HVPE) 기술 등을 사용하여 단속적으로 또는 연속적으로 성장될 수 있다.

여기서, 제1 도전형 및 제2 도전형 반도체층은 각각 N형 및 P형, 또는 P형 및 N형이다. 질화갈륨 계열의 화합물 반도체층에서, N형 반도체층은 불순물로 예컨대 실리콘(Si)을 도핑하여 형성될 수 있으며, P형 반도체층은 불순물로 예컨대 마그네슘(Mg)을 도핑하여 형성될 수 있다.

도 5를 참조하면, 전극을 형성하기 위하여 제1 도전형 반도체층(55)을 노출시키는 메사 에칭을 통해 제1 도전형 반도체층(55)의 일부를 노출시킨다.

즉, 포토레지스트 패턴들(미도시됨)을 식각마스크로 사용하여 제2 도전형 반도체층(59), 활성층(57) 및 제1 도전형 반도체층(55)의 일부를 차례로 식각하여 제 1 도전형 반도체층(55)이 노출되게 한다. 이때, 노출된 제1 도전형 반도체층(55)은 과식각에 의해 부분적으로 식각될 수 있다.

도 2 및 도 6을 참조하면, 노출된 제1 도전형 반도체층(55)의 일부 영역에 적어도 하나 이상의 홈(56)을 형성하기 위한 식각을 수행한다. 홈(56)은 도 2에 도시된 제1 전극(85)와 제2 전극(83) 사이의 최단 거리 경로에 적어도 하나 위치함이 바람직하다. 도면에는 3개의 홈이 형성되어 있다. 상기 홈(56)은 기판(51)이 드러날 때까지 식각을 수행하여 형성될 수 있다. 도면에는 홈(56)의 형태가 4각형의 형태를 지니고 있으나, 그 형태는 어떠한 다각형의 형태를 가질 수 있다. 이후, 홈(56)에 유전체를 채우는 공정을 더 수행할 수 있다.

이후, 제1 도전형 반도체층(55)의 노출된 영역에 제1 전극(85)을 형성하고, 제2 도전형 반도체층(59)의 상부에 제2 전극(83)을 형성하면 도 2 및 도 3에 도시된 발광 다이오드가 완성된다.

제1 도전형 반도체층(55)의 노출된 영역에 제1 전극(85)과 제2 전극(83)사이의 경로에 홈(56)이 형성되면 제1 전극(85)과 제2 전극(83)사이에 전류가 몰리는 것을 분산시킬 수 있다. 즉, 제1 도전형 반도체층(55)에 형성된 홈(56)은 전류가 흐를 수 있는 면적을 줄이게 되므로 저항의 역할을 하게 된다. 따라서, 제2 전극(83)으로부터 제1 전극(85)까지 전류가 직접적으로 몰리는 것이 효과적으로 분산할 수 있다. 이에 따라, 홈(56)은 정전기의 손상으로부터 발광 다이오드를 보호할 수 있다.

이상의 본 발명은 상기에 기술된 실시예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.

도 2는 본 발명의 일실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.

도 3은 도 2의 절취선 A-A를 따라 취해진 단면도이다.

도 4 내지 도 6은 본 발명의 일실시예에 따른 발광 다이오드를 제조하기 위한 방법을 설명하기 위한 단면도이다.

Claims (11)

1. 기판;

   상기 기판위에 형성되며 그 일부가 노출된 제1 도전형 반도체층;

   상기 제1 도전형 반도체층의 다른 일부에 형성된 활성층;

   상기 활성층위에 형성된 제2 도전형 반도체층;

   상기 제1 도전형 반도체층의 노출된 상기 일부상에 형성된 제1 전극;

   상기 제2 도전형 반도체층 상에 형성된 제2 전극을 포함하되;

   상기 제1 도전형 반도체층은 상기 노출된 일부 영역에 적어도 하나의 홈을 포함하며,

   상기 홈은 상기 기판이 드러나도록 식각되어 형성된 것을 특징으로 하는 발광 다이오드.
2. 청구항 1에 있어서,

   상기 홈은 상기 제1 전극과 상기 제2 전극사이의 최단 거리의 경로에 형성되는 것을 특징으로 하는 발광 다이오드.
3. 청구항 2에 있어서,

   상기 홈은 최단 거리 경로를 축으로 좌우가 대칭되도록 홈이 형성됨을 특징으로 하는 발광 다이오드.
4. 청구항 1에 있어서,

   상기 적어도 하나의 홈은 최단 거리의 경로에 형성된 홈이 최대폭을 가지며, 최단 거리의 경로에서 멀어질수록 홈의 폭이 감소함을 특징으로 하는 발광 다이오드.
5. 청구항 1에 있어서,

   상기 적어도 하나의 홈은 상기 최단 경로에 상대적으로 많은 홈이 형성되고, 상기 최단 거리의 경로에서 멀어질수록 상대적으로 적은 홈이 형성된 것을 특징으로 하는 발광 다이오드.
6. 청구항 1에 있어서,

   상기 홈은 다각형의 형태를 가지는 것을 특징으로 하는 발광 다이오드.
7. 청구항 1에 있어서, 상기 홈은 그 내부에 유전체가 채워진 것을 특징으로 하는 발광 다이오드.
8. 기판위에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 차례대로 형성하는 단계;

   상기 제1 도전형 반도체층의 일부 영역이 드러나도록 상기 제2 도전형 반도 체층, 상기 활성층, 상기 제1 도전형 반도체층을 차례대로 메사 에칭하는 단계;

   상기 제1 도전형 반도체층의 드러난 일부 영역을 선택적으로 식각하여 적어도 하나의 홈을 형성하는 단계;

   상기 제1 도전형 반도체층의 상기 드러난 영역에 제1 전극을 형성하고, 상기 제2 도전형 반도체층상에 제2 전극을 형성하는 단계를 포함하되,

   상기 홈은 상기 제1 도전형 반도체층의 노출된 일부 영역중에서 일부가 상기 기판이 드러나도록 패턴 식각되어 형성된 것을 특징으로 하는 발광 다이오드 제조 방법.
9. 청구항 8에 있어서,

   상기 홈은 상기 제1 전극과 상기 제2 전극사이의 최단 거리의 경로에 설치되는 것을 특징으로 하는 발광 다이오드 제조 방법.
10. 청구항 8에 있어서,

    상기 홈은 다각형의 형태를 가지는 것을 특징으로 하는 발광 다이오드 제조 방법.
11. 청구항 8에 있어서,

    상기 홈의 내부에 유전체를 채우는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.

Images