KR20090102187A - Structure and manufacture method for lead frame of multi-row type - Google Patents
Structure and manufacture method for lead frame of multi-row typeInfo
- Publication number
- KR20090102187A KR20090102187A KR1020080027475A KR20080027475A KR20090102187A KR 20090102187 A KR20090102187 A KR 20090102187A KR 1020080027475 A KR1020080027475 A KR 1020080027475A KR 20080027475 A KR20080027475 A KR 20080027475A KR 20090102187 A KR20090102187 A KR 20090102187A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- lead
- type
- manufacturing
- leadframe
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Description
본 발명은 반도체 패키지의 리드프레임에 관한 것으로, 특히 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현하기에 적당하도록 한 다열 리드형 리드프레임 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a leadframe of a semiconductor package, and in particular, to manufacture a multi-row leaded leadframe using a curing agent, to manufacture a multi-row leaded leadframe suitable for high integration, and to make it suitable for implementing a process applicable to mass production. A lead type lead frame and a method of manufacturing the same.
일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.In general, since a semiconductor package cannot receive or transmit electric signals by receiving electricity from the outside by the semiconductor chip itself, it is necessary for the semiconductor chip to package the chip in order to exchange various electrical signals with the outside. Recently, in consideration of chip size reduction, heat dissipation ability and electrical performance improvement, reliability improvement, manufacturing cost, and the like, various structures such as lead frames, printed circuit boards, and circuit films have been manufactured.
그리고 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드프레임의 반도체 패키지가 주목받고 있다.In addition, according to the trend of higher integration of semiconductor chips, it is necessary to increase the number of input and output terminals, which are electrical leads between the semiconductor chip and the external circuit board. For this purpose, a semiconductor package of a multi-row leadframe having leads having two or more arrays for connecting a chip and an external circuit separately from each other has attracted attention.
도 1은 종래 다열 리드형 리드프레임의 제조방법을 보인 개념도로서, 일본공개특허 제 2007-48978 호에 언급된 기술내용이다.1 is a conceptual view illustrating a method of manufacturing a conventional multi-lead lead frame, which is described in Japanese Patent Application Laid-Open No. 2007-48978.
그래서 도 1의 (a)와 같은 구리(Cu), 구리 합금, 또는 철 니켈 합금 재료로 구성된 리드프레임(lead frame)(10)의 표면에, (b)와 같이 레지스트(regist) 막(11)을 리드프레임(10)의 전체면에 도포하여 코팅하고 소정의 리드 패턴(lead pattern)을 노광한다. (c)에서 현상을 수행하여 도금 마스크(mask)의 에칭 패턴(etching pattern)(12)을 형성한다. 그리고 (d)에서 리드프레임(10)의 전체면을 도금하고, 레지스트 막(11)을 제거하여 표면에 도금 마스크(13, 14)를 형성한다.Thus, a resist film 11 is formed on the surface of a lead frame 10 made of copper (Cu), a copper alloy, or an iron nickel alloy material as shown in FIG. Is applied to the entire surface of the lead frame 10 and coated, and a predetermined lead pattern is exposed. The development is carried out in (c) to form an etching pattern 12 of the plating mask. In (d), the entire surface of the lead frame 10 is plated, and the resist film 11 is removed to form the plating masks 13 and 14 on the surface.
또한 (e)에서 하면의 전체면을 다른 레지스트 막(15)으로 코팅하고, (f)에서 도금 마스크(13)의 상면을 레지스트 마스크(regist mask)로 하프 에칭(half etching)한다. 이 경우 리드프레임(10)의 표면 중에서 도금 마스크(13)로 덮인 부분은 에칭되지 않아서, 결국은 레지스트 막으로 미리 형성되는 소자 탑재부인 다이 패드부(16)와 와이어 본딩부(17)가 돌출하게 된다. 또한 다이 패드부(16)와 와이어 본딩부(17)의 표면은 도금 마스크(13)로 덮인다.In (e), the entire surface of the lower surface is coated with another resist film 15, and in (f), the upper surface of the plating mask 13 is half-etched with a resist mask. In this case, a portion of the surface of the lead frame 10 covered with the plating mask 13 is not etched, so that the die pad portion 16 and the wire bonding portion 17, which are element mounting portions previously formed of a resist film, protrude. do. In addition, the surface of the die pad part 16 and the wire bonding part 17 is covered with the plating mask 13.
그리고 (g)에서 하면측의 레지스트 막(15)을 제거하고, (h)에서 반도체 소자(18)를 다이 패드부(16)에 싣고, 반도체 소자(18)의 각 전극 패드와 와이어 본딩부(17)를 와이어 본딩(wire bonding)시킨 다음, 본딩 와이어(bonding wire)(20) 및 와이어 본딩부(17)를 포장 수지(21)에 의해 수지 포장을 수행한다.Then, in (g), the resist film 15 on the lower surface side is removed, and in (h), the semiconductor element 18 is mounted on the die pad portion 16, and each electrode pad and wire bonding portion of the semiconductor element 18 ( After wire bonding 17, resin bonding is performed on the bonding wire 20 and the wire bonding portion 17 by the packaging resin 21.
또한 (i)에서 이면측을 하프 에칭하지만, 리드프레임(10)에 도금 마스크(14) 형성되는 부분은 도금 마스크(14)가 레지스트 마스크가 되어 에칭되지 않고 남는 것이 되고, 그 결과 외부 접속 단자부(22) 및 다이 본딩부(16)의 이면이 돌출한다. 이를 통해 (j)에서와 같이 반도체장치(23)가 제조된다.In addition, in (i), the back side is half-etched, but the portion where the plating mask 14 is formed in the lead frame 10 is left without being etched because the plating mask 14 becomes a resist mask. 22) and the back surface of the die bonding portion 16 protrude. As a result, the semiconductor device 23 is manufactured as in (j).
이러한 종래 기술을 비롯한 다열 리드형 리드프레임의 제조기술은 입, 출력 단자 수를 늘리려고 하면, 각 리드의 리드 폭 및 배열 설치 간격을 함께 좁게 하거나, 혹은 각 리드의 사이즈 등은 그대로 하고 리드프레임의 사이즈를 크게 할 필요가 있다.In order to increase the number of input and output terminals, the manufacturing technology of the multi-lead lead frame including the conventional technology narrows the lead width of each lead and the spacing between the arrays, or the size of each lead without changing the lead size. You need to increase the size.
그러나 각 리드의 리드 폭 등을 좁게 하는 방법은 기술적인 면(리드프레임의 패터닝을 하기 위한 에칭 등)에서 곤란하며, 리드프레임의 사이즈를 크게 하는 방법에는 그 재료 비용이 증대되는 불리함이 있다.However, the method of narrowing the lead width and the like of each lead is difficult from the technical point of view (etching for patterning the lead frame, etc.), and the method of increasing the size of the lead frame has the disadvantage of increasing its material cost.
또한 종래의 리드프레임에서는 별도의 지지체를 사용하여 다열 리드형 리드프레임을 제조하고자 하였으나, 이러한 제조공정 역시 공정비용을 증가시켜 가격적인 면에서 불리하다고 할 수 있다. 즉, 종래의 리드프레임에서는 다열 리드형 리드프레임의 제조 방법에는 그 한계가 있다고 할 수 있다.In addition, the conventional lead frame was intended to manufacture a multi-lead lead-type lead frame using a separate support, but this manufacturing process can also be said to be disadvantageous in terms of cost by increasing the process cost. That is, in the conventional lead frame, it can be said that there is a limit to the manufacturing method of the multi-row lead type lead frame.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현할 수 있는 다열 리드형 리드프레임 및 그 제조방법을 제공하는데 있다.Therefore, the present invention has been proposed to solve the conventional problems as described above, an object of the present invention to manufacture a multi-lead lead-type lead frame using a curing agent to manufacture a multi-lead lead-type lead frame suitable for high integration and mass production The present invention provides a multi-row lead type lead frame capable of implementing an applicable process and a method of manufacturing the same.
도 2는 본 발명에 의해 형성된 다열 리드형 리드프레임의 개념도이고, 도 3은 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 단면도로서, 도 2에서 A-B의 절단면에 대한 단면도이다.2 is a conceptual view of a multi-lead lead type lead frame formed by the present invention, and FIG. 3 is a cross-sectional view of the cut line of A-B in FIG. 2 as a cross-sectional view of the multi-lead lead type lead frame according to an embodiment of the present invention.
이에 도시된 바와 같이, 다이 패드부(32)와 내부 리드부(34)를 형성하는 리드프레임(36)과; 상기 리드프레임(36)에 형성된 패턴에 필링(filling)된 경화제(42)와; 상기 리드프레임(36)에 형성된 도금층(44);을 포함하여 구성된 것을 특징으로 한다.As shown therein, a lead frame 36 forming a die pad portion 32 and an inner lead portion 34; A curing agent 42 filled in a pattern formed on the lead frame 36; And a plating layer 44 formed on the lead frame 36.
상기 경화제(42)는, 에폭시 레진(epoxy resin) 또는 감광성 잉크(ink)인 것을 특징으로 한다.The curing agent 42 is characterized in that the epoxy resin (epoxy resin) or photosensitive ink (ink).
상기 도금층(44)은, 전해/무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 하나 또는 2 이상의 2 원, 3 원 합금체를 이용하여 단층 또는 다층을 사용하는 것을 특징으로 한다.The plating layer 44 is characterized by using a single layer or multiple layers using one or two or more binary or ternary alloys of Ni, Pd, Au, Sn, Ag, Co of electrolytic / electroless.
상기 다열 리드형 리드프레임은, 상기 도금층(44)이 상기 경화제(42)보다 높게 돌출된 것을 특징으로 한다.The multi-lead lead frame is characterized in that the plating layer 44 protrudes higher than the curing agent 42.
상기 다열 리드형 리드프레임은, 상기 도금층(44)이 없는 부분은 움푹 파인 구조인 것을 특징으로 한다.The multi-lead lead frame is characterized in that the portion without the plating layer 44 has a recessed structure.
도 4는 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 제조방법을 보인 흐름도이고, 도 5 내지 도 8은 도 4의 다열 리드형 리드프레임의 제조방법의 예들을 보인 개념도이다.4 is a flowchart illustrating a manufacturing method of a multi-lead lead type lead frame according to an exemplary embodiment of the present invention, and FIGS. 5 to 8 are conceptual views illustrating examples of the manufacturing method of the multi-lead lead type lead frame of FIG. 4.
이에 도시된 바와 같이, 반도체 패키지용 리드프레임(36) 원자재를 패터닝하여 패턴을 형성하는 제 1 단계(ST1 ~ ST3)와; 상기 리드프레임(36)의 패턴 부분을 경화제(42)로 필링(filling)하는 제 2 단계(ST4, ST5)와; 상기 리드프레임(36)을 도금하여 도금층(44)을 형성하는 제 3 단계(ST6)와; 상기 리드프레임(36)을 패터닝하여 다열 리드형 리드프레임(30)을 제조하는 제 4 단계(ST7, ST8);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, a first step (ST1 to ST3) of forming a pattern by patterning a raw material of the lead frame 36 for a semiconductor package; A second step (ST4, ST5) of filling the pattern portion of the lead frame (36) with a curing agent (42); A third step ST6 of plating the lead frame 36 to form a plating layer 44; And a fourth step (ST7, ST8) of manufacturing the multi-lead lead-type lead frame 30 by patterning the lead frame (36).
상기 제 1 단계는, 상기 리드프레임(36)의 양면에 감광제인 액상 또는 DFR(Dry Film photo Resist, 드라이 필름 포토 레지스트)을 이용하여 도포하는 단계(ST1)와; 상기 리드프레임(36)의 양면에 마스크(40)를 이용하여 노광하는 단계(ST2)와; 상기 리드프레임(36)을 현상하는 단계(ST3);를 포함하여 수행하는 것을 특징으로 한다.The first step may include applying to the both sides of the lead frame 36 by using a liquid or dry film photo resist (DFR) as a photosensitive agent (ST1); Exposing by using a mask (40) on both sides of the lead frame (36); And developing the lead frame 36 (ST3).
상기 제 2 단계는, 도 5에 도시된 바와 같이, 상기 리드프레임(36)의 일면을 박리하는 단계(ST4 및 도 5의 (f) 참조)와; 상기 리드프레임(36)의 에칭된 부분을 경화제(42)로 필링(filling)하는 단계(ST5 및 도 5의 (g) 참조)와; 상기 리드프레임(36)의 타면을 패턴 마스크(40)를 이용하여 노광 및 현상하는 단계(도 5의 (h) 참조);를 포함하여 수행하는 것을 특징으로 한다.As shown in FIG. 5, the second step includes peeling one surface of the lead frame 36 (see ST4 and FIG. 5F); Filling the etched portion of the leadframe 36 with a hardener 42 (see ST5 and FIG. 5G); And exposing and developing the other surface of the lead frame 36 using the pattern mask 40 (see FIG. 5H).
상기 제 2 단계는, 도 6에 도시된 바와 같이, 상기 리드프레임(36)의 타면을 패턴 마스크(40)를 이용하여 노광 및 현상하는 단계(도 6의 (f') 참조)와; 상기 리드프레임(36)의 에칭된 부분을 경화제(42)로 필링(filling)하는 단계(도 6의 (g') 참조)와; 상기 리드프레임(36)의 일면을 박리하는 단계(도 6의 (h') 참조);를 포함하여 수행하는 것을 특징으로 한다.As shown in FIG. 6, the second step includes exposing and developing the other surface of the lead frame 36 using the pattern mask 40 (see (f ′) of FIG. 6); Filling the etched portion of the leadframe 36 with a curing agent 42 (see (g ') of FIG. 6); And peeling one surface of the lead frame 36 (see (h ′) of FIG. 6).
상기 제 3 단계는, 상기 리드프레임(36)의 양면 또는 일 부분을 도금하는 것을 특징으로 한다.The third step is characterized in that the plating on both sides or a portion of the lead frame (36).
상기 제 4 단계는, 에칭 공정으로 패터닝하는 것을 특징으로 한다.The fourth step is characterized in that the patterning in the etching process.
종래의 리드프레임의 경우 상기 서술한 바와 같이 일반적인 제조 방법으로는 입, 출력 단자 수를 증가시키는데 제한이 되며 경박 및 소형화하기 어려운 단점이 있다. 또한 고집적화의 반도체 패키징 기술에 부응하지 못하고 있다. 이러한 문제를 해결하기 위하여 다열 리드형 리드프레임을 구현하고자 하였으며, 본 발명의 효과는 다음과 같다.In the case of the conventional lead frame as described above, the general manufacturing method is limited to increase the number of input and output terminals, and there is a disadvantage that it is difficult to reduce the weight and size. In addition, it does not meet the high-density semiconductor packaging technology. In order to solve this problem, a multi-lead lead-type lead frame was implemented, and the effects of the present invention are as follows.
첫째, 본 발명의 제조 공정을 거친 다열 리드형 리드프레임은 종래의 리드프레임과 달리 입, 출력 단자 수를 다수화 함으로써 고 집적화된 반도체 패키징 기술에 적용 가능하다.First, unlike the conventional lead frame, the multi-lead lead type lead frame that has undergone the manufacturing process of the present invention can be applied to a highly integrated semiconductor packaging technology by increasing the number of input and output terminals.
둘째, 종래의 리드프레임의 경우 다이 패드부와 프레임부 사이의 영역 축소가 제한되어 있기 때문에 리드와 다이 패드부 위의 반도체 소자를 접속하는 본딩 와이어의 길이가 상대적으로 길어져 비용 면에서 불리했으나, 본 실시형태 따르면 다이 패드부와 리드 사이의 간격이 작아짐으로써 비용 면에서 절감 가능하며, 또한 다이 패드부와 리드 사이의 간격에 생긴 스페이스에 용이하게 단자를 증가시키는 것이 가능하다.(단자의 다수화 실현 가능)Second, in the case of the conventional lead frame, since the reduction of the area between the die pad portion and the frame portion is limited, the length of the bonding wire connecting the semiconductor element on the lead and the die pad portion is relatively long, which is disadvantageous in terms of cost. According to the embodiment, the distance between the die pad portion and the lead can be reduced, so that the cost can be reduced, and the terminal can be easily increased in the space generated in the gap between the die pad portion and the lead. possible)
셋째, 본 발명에서는 일반적인 리드프레임 제조 공정을 조정(modify)하여 다열 리드형 리드프레임 제조 공정을 정립함으로써 real to real 방법에 적용 가능한 다열 리드형 제조 방법을 수립하였으며, 이러한 공정은 대량생산에 적합하여 경제적인 효과 또한 기대할 수 있다.Third, in the present invention, by establishing a multi-lead lead frame manufacturing process by modifying a general lead frame manufacturing process, a multi-row lead manufacturing method applicable to a real to real method was established, and this process is suitable for mass production. Economic effects can also be expected.
넷째, 본 발명의 다열 리드형 리드프레임은 일반적인 리드프레임을 사용하면서도 리드프레임의 사이즈와 크기 및 무게를 현저하게 줄일 수 있으며, 신뢰성 또한 확보 가능하다.Fourth, the multi-lead lead-type lead frame of the present invention can significantly reduce the size, size and weight of the lead frame while using a general lead frame, it is also possible to ensure reliability.
도 1은 종래 다열 리드형 리드프레임의 제조방법을 보인 개념도이다.1 is a conceptual view illustrating a method of manufacturing a conventional multi-lead lead frame.
도 2는 본 발명에 의해 형성된 다열 리드형 리드프레임의 개념도이다.2 is a conceptual diagram of a multi-row lead type leadframe formed by the present invention.
도 3은 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 단면도로서, 도 2에서 A-B의 절단면에 대한 단면도이다.3 is a cross-sectional view of the multi-lead lead-type lead frame according to an embodiment of the present invention, a cross-sectional view of the cutting plane of A-B in FIG.
도 4는 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 제조방법을 보인 흐름도이다.4 is a flowchart illustrating a method of manufacturing a multi-lead lead frame according to an embodiment of the present invention.
도 5는 도 4의 다열 리드형 리드프레임의 제조방법의 일 예를 보인 개념도이다.5 is a conceptual diagram illustrating an example of a method of manufacturing the multi-lead lead type lead frame of FIG. 4.
도 6은 도 4의 다열 리드형 리드프레임의 제조방법의 다른 예를 보인 개념도이다.6 is a conceptual view illustrating another example of the method of manufacturing the multi-lead lead type lead frame of FIG. 4.
도 7은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다.FIG. 7 is a conceptual view illustrating still another example of a method of manufacturing the multi-lead lead type lead frame of FIG. 4.
도 8은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다.FIG. 8 is a conceptual view illustrating still another example of a method of manufacturing the multi-lead lead type lead frame of FIG. 4.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30 : 다열 리드형 리드프레임30: multi-lead lead frame
32 : 다이 패드부32: die pad portion
34 : 내부 리드부34: internal lead portion
36 : 리드프레임36: leadframe
38 : 감광제38 photosensitizer
40 : 패턴 마스크40: pattern mask
42 : 경화제42: curing agent
44 : 도금층44: plating layer
이와 같이 구성된 본 발명에 의한 다열 리드형 리드프레임 및 그 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.Referring to the accompanying drawings, a preferred embodiment of a multi-row lead-type lead frame and a manufacturing method according to the present invention configured as described above will be described in detail. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or precedent of a user or an operator, and thus, the meaning of each term should be interpreted based on the contents throughout the present specification. will be.
먼저 본 발명은 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현하고자 한 것이다.First, the present invention is to manufacture a multi-lead lead-type lead frame using a curing agent to manufacture a multi-lead lead-type lead frame suitable for high integration and to implement a process applicable to mass production.
도 2는 본 발명에 의해 형성된 다열 리드형 리드프레임의 개념도이고, 도 3은 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 단면도로서, 도 2에서 A-B의 절단면에 대한 단면도이다.2 is a conceptual view of a multi-lead lead type lead frame formed by the present invention, and FIG. 3 is a cross-sectional view of the cut line of A-B in FIG. 2 as a cross-sectional view of the multi-lead lead type lead frame according to an embodiment of the present invention.
그래서 리드프레임(36)은 다이 패드부(32)와 내부 리드부(34)를 형성한다.The lead frame 36 thus forms the die pad portion 32 and the inner lead portion 34.
또한 경화제(42)는 리드프레임(36)에 형성된 패턴에 필링(filling)되며, 이러한 경화제(42)는 에폭시 레진(epoxy resin) 또는 감광성 잉크(ink)로 구성할 수 있다.In addition, the curing agent 42 is filled in a pattern formed on the lead frame 36, and the curing agent 42 may be formed of epoxy resin or photosensitive ink.
도금층(44)은 리드프레임(36)의 측면에 형성되도록 하며, 이러한 도금층(44)은 전해/무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 하나 또는 2 이상의 2 원, 3 원 합금체를 이용하여 단층 또는 다층을 사용한다.The plating layer 44 is formed on the side of the lead frame 36, and the plating layer 44 is one or more of two or three or three-membered alloys of Ni, Pd, Au, Sn, Ag, and Co of electrolytic / electroless A sieve is used to use a single layer or multiple layers.
또한 도금층(44)이 경화제(42)보다 높게 돌출되도록 하고, 도금층(44)이 없는 부분은 움푹 파인 구조로 구성한다.In addition, the plating layer 44 is protruded higher than the curing agent 42, and the portion without the plating layer 44 is configured with a recessed structure.
도 4는 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 제조방법을 보인 흐름도이고, 도 5는 도 4의 다열 리드형 리드프레임의 제조방법의 일예를 보인 개념도이다.4 is a flowchart illustrating a manufacturing method of a multi-lead lead type lead frame according to an exemplary embodiment of the present invention, and FIG. 5 is a conceptual diagram illustrating an example of the manufacturing method of the multi-lead lead type lead frame of FIG. 4.
먼저 리드프레임(36) 원자재를 공급한다(도 5의 (a) 참조).First, the raw material for the lead frame 36 is supplied (see FIG. 5A).
그리고 ST1에서 리드프레임(36) 원자재의 양면에 감광제(38)인 액상 또는 DFR(Dry Film photo Resist, 드라이 필름 포토 레지스트)을 이용하여 도포한다(도 5의 (b) 참조).In ST1, the photoresist is applied to both surfaces of the raw material of the lead frame 36 using a liquid or a dry film photo resist (DFR), which is a photosensitive agent 38 (see FIG. 5B).
ST2에서 리드프레임(36)의 패턴을 갖는 패턴 마스크(40)를 이용하여 하면을 노광한다(도 5의 (c) 참조). 이때 양면을 동시에 노광하거나 또는 하면이 아닌 상면을 노광시킬 수도 있다. 또한 양면을 동시에 노광시킬 때는 패턴 마스크(40)를 2개 사용할 수 있다.In ST2, the lower surface is exposed using the pattern mask 40 having the pattern of the lead frame 36 (see FIG. 5C). At this time, both surfaces may be exposed simultaneously or the upper surface may be exposed instead of the lower surface. In addition, when exposing both surfaces simultaneously, two pattern masks 40 can be used.
ST3에서 리드프레임(36)을 현상하여 감광제(38)를 현상한다(도 5의 (d) 참조).In ST3, the lead frame 36 is developed to develop the photosensitive agent 38 (see FIG. 5D).
ST4에서 리드프레임(36)의 하면을 하프 에칭한다(도 5의 (e) 참조). 그리고 리드프레임(36)의 하면을 박리하여 패턴을 구현한다(도 5의 (f) 참조).In ST4, the bottom surface of the lead frame 36 is half etched (see FIG. 5E). The lower surface of the lead frame 36 is peeled off to implement a pattern (see FIG. 5F).
ST5에서 리드프레임(36)의 패턴 부분인 하면의 에칭 패턴 부분에 경화제(42)를 필링(filling)한다(도 5의 (g) 참조). 그리고 경화제(42)를 필링한 후 열 또는 UV 처리를 수행한다. 또한 리드프레임(36)의 상면을 패턴 마스크(40)를 이용하여 노광 및 현상한다(도 5의 (h) 참조).In ST5, the hardening agent 42 is filled in the etching pattern part of the lower surface which is a pattern part of the lead frame 36 (refer FIG. 5 (g)). After the curing agent 42 is filled, heat or UV treatment is performed. In addition, the upper surface of the lead frame 36 is exposed and developed using the pattern mask 40 (see FIG. 5H).
ST6에서 리드프레임(36)을 도금하여 도금층(44)을 형성한다. 이때 리드프레임(36)의 양면을 도금하거나 또는 리드프레임(36)의 일부분만을 도금한다(도 5의 (i) 참조).In ST6, the lead frame 36 is plated to form a plating layer 44. At this time, both surfaces of the lead frame 36 or plate a portion of the lead frame 36 (see Fig. 5 (i)).
ST7에서 리드프레임(36)의 상면에 있는 감광제(38)를 박리한다(도 5의 (j) 참조).In ST7, the photosensitive agent 38 on the upper surface of the lead frame 36 is peeled off (see FIG. 5 (j)).
ST8에서 상면을 에칭하여 패터닝함으로써 다열 리드형 리드프레임(30)을 제조한다(도 5의 (k) 참조).By etching and patterning the upper surface in ST8, the multi-row lead type lead frame 30 is manufactured (refer FIG. 5 (k)).
도 6은 도 4의 다열 리드형 리드프레임의 제조방법의 다른 예를 보인 개념도이다.6 is a conceptual view illustrating another example of the method of manufacturing the multi-lead lead type lead frame of FIG. 4.
이러한 도 6의 도 5와 비교하여 (f'), (g'), (h')의 경우만 다르고, 나머지 제조단계는 동일하다.Compared to FIG. 5 of FIG. 6, only the cases of (f ′), (g ′) and (h ′) are different, and the remaining manufacturing steps are the same.
그래서 도 6의 (f')에서 리드프레임(36)의 타면을 패턴 마스크(40)를 이용하여 노광 및 현상한다.Thus, in FIG. 6F, the other surface of the lead frame 36 is exposed and developed using the pattern mask 40.
또한 도 6의 (g')에서 리드프레임(36)의 에칭된 부분을 경화제(42)로 필링(filling)한다.In addition, in FIG. 6G, the etched portion of the leadframe 36 is filled with a curing agent 42.
그런 다음 도 6의 (h')에서 리드프레임(36)의 하면을 박리한다.Then, the bottom surface of the lead frame 36 is peeled off in FIG.
도 7은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다. 이러한 도 7은 도 5 및 도 6과 비교하여 양면을 동시에 노광하는 예를 보인 것이다.FIG. 7 is a conceptual view illustrating still another example of a method of manufacturing the multi-lead lead type lead frame of FIG. 4. FIG. 7 shows an example of simultaneously exposing both surfaces in comparison with FIGS. 5 and 6.
도 8은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다. 이러한 도 8은 도 7과 비교하여 상면을 먼저 박리한 후 상면 패턴에 경화를 필링하는 예를 보인 것이다.FIG. 8 is a conceptual view illustrating still another example of a method of manufacturing the multi-lead lead type lead frame of FIG. 4. 8 shows an example of peeling the upper surface first and then curing the upper surface pattern compared to FIG.
이처럼 본 발명은 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현하게 되는 것이다.As such, the present invention manufactures a multi-lead lead-type lead frame using a curing agent to produce a multi-lead lead-type lead frame suitable for high integration and implements a process applicable to mass production.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.Although the above has been described as being limited to the preferred embodiment of the present invention, the present invention is not limited thereto and various changes, modifications, and equivalents may be used. Therefore, the present invention can be applied by appropriately modifying the above embodiments, it will be obvious that such application also belongs to the scope of the present invention based on the technical idea described in the claims below.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080027475A KR100975977B1 (en) | 2008-03-25 | 2008-03-25 | Structure and manufacture method for lead frame of multi-row type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080027475A KR100975977B1 (en) | 2008-03-25 | 2008-03-25 | Structure and manufacture method for lead frame of multi-row type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090102187A true KR20090102187A (en) | 2009-09-30 |
| KR100975977B1 KR100975977B1 (en) | 2010-08-13 |
Family
ID=41359692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080027475A KR100975977B1 (en) | 2008-03-25 | 2008-03-25 | Structure and manufacture method for lead frame of multi-row type |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100975977B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378281A (en) * | 2012-04-23 | 2013-10-30 | 长华科技股份有限公司 | Former manufacturing process and structure of light emitting diode lead frame |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101293181B1 (en) * | 2011-11-29 | 2013-08-05 | 엘지이노텍 주식회사 | Method for manufacturing light emitting diode package and lead frame for light emitting diode packages |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3198243B2 (en) * | 1995-12-13 | 2001-08-13 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| JPH10116957A (en) | 1996-10-14 | 1998-05-06 | Dainippon Printing Co Ltd | Lead frame member and its manufacturing method |
| KR100250134B1 (en) | 1997-02-26 | 2000-04-01 | 유무성 | Method for manufacturing lead frame and lead frame thane thereby |
| JP3235606B2 (en) | 1999-11-01 | 2001-12-04 | セイコーエプソン株式会社 | Lead frame, method of manufacturing the same, and semiconductor device |
-
2008
- 2008-03-25 KR KR1020080027475A patent/KR100975977B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378281A (en) * | 2012-04-23 | 2013-10-30 | 长华科技股份有限公司 | Former manufacturing process and structure of light emitting diode lead frame |
| CN103378281B (en) * | 2012-04-23 | 2016-01-20 | 长华科技股份有限公司 | The front processing procedure of LED conducting wire frame and structure thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100975977B1 (en) | 2010-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101609016B1 (en) | Semiconductor device and method of manufacturing substrates for semiconductor elements | |
| US20080285251A1 (en) | Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same | |
| JP2008153622A (en) | Semiconductor package and its manufacturing method | |
| US9269677B2 (en) | Fabrication method of packaging substrate | |
| CN205609512U (en) | Semiconductor package | |
| US20030006501A1 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| KR101648602B1 (en) | Method for manufacturing substrate for semiconductor element, and semiconductor device | |
| JPH10335566A (en) | Resin-sealed semiconductor device and circuit member used therein, and manufacture of resin-sealed semiconductor device | |
| KR100975977B1 (en) | Structure and manufacture method for lead frame of multi-row type | |
| KR20120031681A (en) | Semiconductor package and manufacturing method thereof | |
| JP2014090206A (en) | Resin sealed semiconductor device | |
| KR100629887B1 (en) | Metal chip scale semiconductor package and manufacturing method thereof | |
| KR101036354B1 (en) | Structure and manufacture method for multi-row lead frame and semiconductor package | |
| KR20100033247A (en) | Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof | |
| KR101036351B1 (en) | Structure and manufacture method for multi-row leadless frame of semiconductor package | |
| US20070105270A1 (en) | Packaging methods | |
| KR101187913B1 (en) | Leadframe for semiconductor package and the fabrication method thereof | |
| KR100963578B1 (en) | Structure and manufacture method for multi-row lead frame | |
| JP2014138155A (en) | Semiconductor element mounting substrate and semiconductor device | |
| US8384216B2 (en) | Package structure and manufacturing method thereof | |
| KR101001874B1 (en) | Manufacture method for multi-row leadless lead frame and semiconductor package | |
| KR101250379B1 (en) | Structure and manufacture method for multi-row lead frame of semiconductor package | |
| KR20090131776A (en) | Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof | |
| KR101148100B1 (en) | Manufacture method for multi-row lead frame and semiconductor package | |
| JP4068729B2 (en) | Resin-sealed semiconductor device and circuit member used therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130705 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140708 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150804 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160802 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170801 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 9 |