KR20090095396A - 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 - Google Patents
전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 Download PDFInfo
- Publication number
- KR20090095396A KR20090095396A KR1020080020703A KR20080020703A KR20090095396A KR 20090095396 A KR20090095396 A KR 20090095396A KR 1020080020703 A KR1020080020703 A KR 1020080020703A KR 20080020703 A KR20080020703 A KR 20080020703A KR 20090095396 A KR20090095396 A KR 20090095396A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- blocking layer
- charge trap
- memory device
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 230000005641 tunneling Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 3
- PLEZGBHMSVTPPQ-UHFFFAOYSA-N [O-2].[Ra+2] Chemical compound [O-2].[Ra+2] PLEZGBHMSVTPPQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- PWYYWQHXAPXYMF-UHFFFAOYSA-N strontium(2+) Chemical compound [Sr+2] PWYYWQHXAPXYMF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 230000010354 integration Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- -1 fluorine ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 반도체기판 상에 터널링층, 전하트랩층 및 블로킹층을 차례로 형성하는 단계와, 블로킹층 상에 장벽층을 형성하는 단계와, 블로킹층에 소정의 이온을 주입하여 트랩층을 형성하는 단계와, 장벽층을 제거하는 단계와, 장벽층이 제거된 결과물 상에, 컨트롤게이트전극 및 하드마스크를 형성하는 단계, 및 컨틀로게이트전극, 블로킹층, 전하트랩층 및 터널링층을 식각하는 단계를 포함한다.
전하트랩층, 블로킹층, 전하 누설, 이온주입
Description
본 발명은 반도체 메모리소자의 제조방법에 관한 것으로서, 특히 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법에 관한 것이다.
일반적으로, 데이터를 저장하기 위해 사용되는 반도체 메모리소자는 휘발성(volatile) 메모리소자와 불휘발성(non-volatile) 메모리소자로 구별될 수 있다. 휘발성 메모리소자는 전원 공급이 중단됨에 따라 저장된 데이터를 소실하지만, 불휘발성 메모리소자는 전원 공급이 중단되더라도 저장된 데이터를 유지한다. 따라서 이동전화시스템, 음악 및/또는 영상 데이터를 저장하기 위한 메모리카드 및 그 밖의 다른 응용 장치에서와 같이, 전원을 항상 사용할 수 없거나 종종 중단되거나, 또는 낮은 파워 사용이 요구되는 상황에서는 불휘발성 메모리소자가 폭넓게 사용된다.
통상적으로 불휘발성 메모리소자의 셀 트랜지스터는 플로팅 게이트(floating gate) 구조를 갖는다. 여기서 플로팅 게이트 구조는, 셀 트랜지스터의 채널영역 위에 게이트절연막, 플로팅게이트전극, 게이트간 절연막 및 컨트롤게이트전극이 순차 적으로 적층되는 구조를 의미한다. 그런데 이와 같은 플로팅 게이트 구조로는 집적도 증가에 따른 여러 간섭(interference)현상이 심하게 발생하며, 이로 인하여 소자의 집적도를 증가시키는데 한계를 나타내고 있다. 따라서 최근에는 집적도가 증가해도 간섭현상이 덜 발생하는 전하트랩층을 갖는 불휘발성 메모리소자에 대한 관심이 점점 증대되고 있다.
전하트랩층을 갖는 불휘발성 메모리소자는, 채널영역을 갖는 기판, 터널링층(tunneling layer), 전하트랩층(charge trapping layer), 블로킹층(blocking layer) 및 컨트롤게이트전극이 순차적으로 적층되는 구조를 갖는다. 전하트랩층 위에 배치되는 블로킹층은 전하트랩층에 저장된 전하가 상부의 컨트롤게이트전극 쪽으로 이동하여 손실되는 것을 방지하는 역할을 한다. 따라서, 블로킹층은 유전율이 높은 물질로 형성되는데, 통상 알루미늄옥사이드(Al2O3)가 널리 사용되고 있다.
본 발명이 이루고자 하는 기술적 과제는 블로킹층으로의 전하 누설을 방지할 수 있는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 반도체기판 상에 터널링층, 전하트랩층 및 블로킹층을 차례로 형성하는 단계와, 블로킹층 상에 장벽층을 형성하는 단계와, 블로킹층에 소정의 이온을 주입하여 트랩층을 형성하는 단계와, 장벽층을 제거하는 단계와, 장벽층이 제거된 결과물 상에, 컨트롤게이트전극 및 하드마스크를 형성하는 단계, 및 컨틀로게이트전극, 블로킹층, 전하트랩층 및 터널링층을 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 블로킹층은 알루미늄옥사이드(Al2O3), 지르코늄옥사이드(ZrO3), 하프늄옥사이드(HfO2), 라듐옥사이드(La2O3), 탄탈륨옥사이드(Ta2O5), 스트론튬티타늄옥사이드(SrTiO3) 또는 페로브스카이트(perovskite) 구조의 옥사이드 중의 어느 하나로 형성할 수 있다.
상기 장벽층은 아몰퍼스 카본(amorphous carbon)막 또는 나이트라이드로 형성할 수 있다.
상기 블로킹층은 50 ∼ 350Å의 두께로 형성하고, 상기 장벽층은 50 ∼ 600 Å의 두께로 형성할 수 있다.
상기 블로킹층에 이온을 주입하여 트랩층을 형성하는 단계에서, F 또는 F2 이온을 주입할 수 있다.
상기 F 이온은 1 ∼ 50KeV의 에너지와, 1.0×1012 ∼ 1.0×1016원자/㎠의 도우즈로 주입할 수 있으며, 상기 F2 이온은 2 ∼ 100KeV의 에너지와, 1.0×1012 ∼ 1.0×1016원자/㎠의 도우즈로 주입할 수 있다.
본 발명에 따르면, 블로킹층 내에 플로린 이온을 주입하여 주입된 플로린 이온이 블로킹층 내에 트랩(trap)을 형성함으로써 고집적화에 의해 블로킹층의 두께가 얇아지더라도 전하트랩층으로부터 컨트롤게이트전극으로의 전하의 누출을 더욱 효과적으로 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
도 1 내지 도 3은 본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 1을 참조하면, 불순물 이온주입 및 활성화를 진행하여 반도체기판(100)의 활성영역에 불순물영역(도시되지 않음)과 채널영역(도시되지 않음)을 형성한다. 다음에, 상기 반도체기판(100) 상에 터널링층(110)을 20 ∼ 100Å 정도의 두께로 형성한다. 터널링층(110)은 습식산화 공정, 건식산화 공정 또는 라디컬산화 공정을 이용하여 옥사이드막으로 형성할 수 있다. 터널링층(110)을 형성한 후에는, NO 분위기 또는 N2O 분위기에서 열처리(anneal)를 수행하여 반도체기판(100)과 터널링층(110) 사이의 계면특성을 개선시킬 수 있다.
상기 터널링층(110) 상에 전하 트랩핑을 위한 전하트랩층(120)을 20 ∼ 200Å 정도의 두께로 형성한다. 전하트랩층(120)은 실리콘-리치(Si-rich) 실리콘나이트라이드(SixNy)막 또는 스토이키오메트릭 실리콘나이트라이드(Si3N4)막과 실리콘-리치(Si-rich) 실리콘나이트라이드(SixNy)막이 적층된 구조로 형성할 수 있다. 그리고, 상기 전하트랩층(120)은 물리적기상증착(PVD; Physical Vapor Deposition), 화학기상증착(Chemical Vapor Deposition; CVD), 또는 원자층증착(Atomic Layer Deposition; ALD) 중 어느 한 방법으로 형성할 수 있다.
다음에, 상기 전하트랩층(120) 상에 고유전율을 갖는 물질막을 증착하여 상기 전하트랩층(120)에 트랩된 전자가 컨트롤게이트전극으로 빠져 나가는 것을 방지하기 위한 블로킹층(130)을 형성한다. 블로킹층(130)은 화학기상증착(CVD) 방법으로 산화막을 일정 두께 증착하여 형성할 수 있다. 또는, 소자의 특성을 향상시키기 위하여 고유전율을 갖는 물질, 예를 들어 알루미늄옥사이드(Al2O3), 지르코늄옥사이드(ZrO3), 하프늄옥사이드(HfO2), 라듐옥사이드(La2O3), 탄탈륨옥사이드(Ta2O5), 스트론튬티타늄옥사이드(SrTiO3) 또는 페로브스카이트(perovskite) 구조의 옥사이드로 형성할 수 있다. 블로킹층(130)은 50 ∼ 350Å 정도의 두께로 형성한다.
도 2를 참조하면, 블로킹층(130) 상에 장벽층(140)을 형성한다. 상기 장벽층(140)은 후속 단계에서 블로킹층(130)에 플로린(Fluorine) 이온을 주입할 때 전하트랩층(130)으로 플로린(F) 이온이 주입되는 것을 방지하는 역할을 한다. 상기 장벽층(140)은 100 ∼ 800℃의 온도에서 아몰퍼스 카본(amorphous carbon)막을 50 ∼ 600Å 정도의 두께로 증착하여 형성하거나, 200 ∼ 950℃의 온도에서 나이트라이드를 50 ∼ 600Å 정도의 두께로 증착하여 형성할 수 있다.
장벽층(140)을 형성한 다음에는, 블로킹층(130)에 플로린 이온을 주입한다. 이때, 상기 플로린 이온이 블로킹층(130) 내의 적절한 위치에 주입되도록 주입 에너지와 도우즈(dose)를 조절하는 것이 바람직하다. 플로린 이온으로는 F 또는 F2를 사용할 수 있다. F 이온을 주입할 경우에는 1 ∼ 50KeV의 에너지와, 1.0×1012 ∼ 1.0×1016원자/㎠의 도우즈로 주입하는 것이 바람직하다. F2 이온을 주입할 경우에는 2 ∼ 100KeV의 에너지와, 1.0×1012 ∼ 1.0×1016원자/㎠의 도우즈로 주입하는 것이 바람직하다.
이렇게 블로킹층(130) 내에 플로린 이온을 주입하면 주입된 플로린 이온이 블로킹층(130) 내에 트랩(trap)을 형성함으로써 고집적화에 의해 블로킹층의 두께가 얇아지더라도 전하트랩층(130)으로부터 컨트롤게이트전극으로의 전하의 누츨을 더욱 효과적으로 방지할 수 있다.
도 3을 참조하면, 블로킹층 상에 형성되어 있던 장벽층을 제거한다. 장벽층을 아몰퍼스 카본막으로 형성한 경우에는 포토레지스트 스트립과 동일한 방법으로 제거할 수 있으며, 장벽층을 나이트라이드로 형성한 경우에는 인산용액을 사용하거 제거할 수 있다.
장벽층을 제거한 다음에는, 블로킹층(130) 상에 컨트롤게이트전극(150)을 형성하고, 그 위에 저저항층(160)을 형성한다. 컨트롤게이트전극(150)은 티타늄나이트라이드(TiN) 또는 탄탈륨나이트라이드(TaN)로 형성할 수 있다. 그리고, 상기 저저항층(160)은 게이트 라인의 저항을 감소시키기 위한 것으로, 불순물이 도핑된 폴리실리콘막과 텅스텐실리사이드막(WSi)으로 형성할 수 있다.
상기 저저항층(160) 위에 컨트롤게이트전극을 패터닝하기 위한 하드마스크(170)를 형성한다. 하드마스크(170)는 실리콘나이트라이드를 증착한 다음 이방성식각하여 형성할 수 있다. 하드마스크(170)를 마스크로 사용하여 저저항층(160), 컨트롤게이트전극(150), 블로킹층(130), 전하트랩층(120) 및 터널링층(110)까지 차례로 식각을 진행하여 게이트 스택을 완성한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상 의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 내지 도 3은 본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
Claims (7)
- 반도체기판 상에 터널링층, 전하트랩층 및 블로킹층을 차례로 형성하는 단계;상기 블로킹층 상에 장벽층을 형성하는 단계;상기 블로킹층에 소정의 이온을 주입하여 트랩층을 형성하는 단계;상기 장벽층을 제거하는 단계;장벽층이 제거된 결과물 상에, 컨트롤게이트전극 및 하드마스크를 형성하는 단계; 및상기 하드마스크를 사용하여 상기 컨틀로게이트전극, 블로킹층, 전하트랩층 및 터널링층을 식각하는 단계를 포함하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 블로킹층은 알루미늄옥사이드(Al2O3), 지르코늄옥사이드(ZrO3), 하프늄옥사이드(HfO2), 라듐옥사이드(La2O3), 탄탈륨옥사이드(Ta2O5), 스트론튬티타늄옥사이드(SrTiO3) 또는 페로브스카이트(perovskite) 구조의 옥사이드 중의 어느 하나로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 장벽층은 아몰퍼스 카본(amorphous carbon)막 또는 나이트라이드로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 블로킹층은 50 ∼ 350Å의 두께로 형성하고,상기 장벽층은 50 ∼ 600Å의 두께로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 블로킹층에 이온을 주입하여 트랩층을 형성하는 단계에서,F 또는 F2 이온을 주입하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제5항에 있어서,상기 F 이온을 1 ∼ 50KeV의 에너지와, 1.0×1012 ∼ 1.0×1016원자/㎠의 도우즈로 주입하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제5항에 있어서,상기 F2 이온을 2 ∼ 100KeV의 에너지와, 1.0×1012 ∼ 1.0×1016원자/㎠의 도우즈로 주입하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080020703A KR20090095396A (ko) | 2008-03-05 | 2008-03-05 | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080020703A KR20090095396A (ko) | 2008-03-05 | 2008-03-05 | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090095396A true KR20090095396A (ko) | 2009-09-09 |
Family
ID=41295693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080020703A KR20090095396A (ko) | 2008-03-05 | 2008-03-05 | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090095396A (ko) |
-
2008
- 2008-03-05 KR KR1020080020703A patent/KR20090095396A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100894098B1 (ko) | 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법 | |
| KR100644405B1 (ko) | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 | |
| KR100623177B1 (ko) | 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| JP4901729B2 (ja) | ナノクラスタ電荷蓄積デバイスの形成方法 | |
| US7579646B2 (en) | Flash memory with deep quantum well and high-K dielectric | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR101033222B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| US20090096011A1 (en) | Non-Volatile Memory Device Having Asymmetric Source/Drain Junction and Method for Fabricating the Same | |
| KR101033221B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US20020132416A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8912061B2 (en) | Floating gate device with oxygen scavenging element | |
| KR20100034612A (ko) | 3차원 구조의 플래시 메모리소자의 제조방법 | |
| US8044454B2 (en) | Non-volatile memory device | |
| US20090096012A1 (en) | Flash memory device and method of fabricating the same | |
| US9418864B2 (en) | Method of forming a non volatile memory device using wet etching | |
| US20080093663A1 (en) | Nonvolatile memory device and method for forming the same | |
| US20080009116A1 (en) | Method for fabricating semiconductor device | |
| KR100945923B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100759845B1 (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 | |
| US20080054337A1 (en) | Flash Memory Device and Method for Manufacturing the Flash Memory Device | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100811272B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR20090095396A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| US20240145583A1 (en) | Method for manufacturing sonos memory | |
| KR20110033492A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |