KR20090083779A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20090083779A
KR20090083779A KR1020080009775A KR20080009775A KR20090083779A KR 20090083779 A KR20090083779 A KR 20090083779A KR 1020080009775 A KR1020080009775 A KR 1020080009775A KR 20080009775 A KR20080009775 A KR 20080009775A KR 20090083779 A KR20090083779 A KR 20090083779A
Authority
KR
South Korea
Prior art keywords
semiconductor chips
stack package
porous
stacked
insulating layer
Prior art date
Application number
KR1020080009775A
Other languages
English (en)
Other versions
KR101038313B1 (ko
Inventor
김종훈
서민석
양승택
이승현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080009775A priority Critical patent/KR101038313B1/ko
Publication of KR20090083779A publication Critical patent/KR20090083779A/ko
Application granted granted Critical
Publication of KR101038313B1 publication Critical patent/KR101038313B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 스택 패키지는, 기판; 상기 기판의 상면에 스택되며, 내부에 제1관통 전극들이 구비된 다수의 반도체 칩; 상기 반도체 칩들 간에 배치되고, 상기 제1관통 전극과 전기적으로 연결되는 제2관통 전극이 구비된 다공성 절연층; 상기 스택된 반도체 칩들을 포함한 상기 기판의 상면에 상기 스택된 반도체 칩들의 주위로 공간이 형성되도록 설치된 봉지부; 및 상기 다공성 절연층 내의 기공을 포함하여 상기 봉지부에 의해 형성된 공간 내에 충진된 절연성 냉매를 포함한다.

Description

스택 패키지{Stack package}
본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는, 내부의 각 반도체 칩에서 발생하는 열을 빠르고 효율적으로 방출시킬 수 있는 스택 패키지에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 분류할 수 있다. 상기 스택 패키지들은 스택된 다수의 반도체 칩 들 또는 패키지들 간에 형성된 금속 와이어, 범프 또는 관통 전극 등을 통하여 전기적으로 연결된다.
상기 스택 패키지 중 관통 전극을 이용한 스택 패키지는 기판 상에 내부에 관통 전극이 형성된 반도체 칩들이 상기 각 반도체 칩에 구비된 대응하는 관통 전극들이 전기적 및 물리적으로 연결되도록 스택되어 이루어진다.
상기 관통 전극을 이용한 스택 패키지는 전기적인 연결이 관통 전극을 통하여 이루어짐으로써, 전기적인 열화 방지되어 반도체 칩의 동작 속도를 향상시킬 수 있고 소형화가 가능하다.
그러나, 상기 다양한 형태의 스택 패키지는 다수의 반도체 칩들이 스택되어 이루어지기 때문에 하나의 반도체 칩을 이용한 반도체 패키지에서보다 고온의 열이 발생하게 되고, 상기 고온의 열은 상기 스택된 반도체 칩들은 구동 페일(Fail)을 유발한다.
따라서, 상기 스택 패키지에서 발생하는 열을 빠른 시간 내에 효율적으로 방출시키는 것은 상기 스택 패키지의 신뢰성을 결정하는 중요한 이슈(Issue) 중 하나이며, 최근 스택되는 반도체 칩의 수가 증가됨에 따라 그 중요성은 더욱 증가되고 있다.
본 발명은 내부의 각 반도체 칩에서 발생하는 열을 빠르고 효율적으로 방출시킬 수 있는 스택 패키지를 제공한다.
본 발명에 따른 스택 패키지는, 기판; 상기 기판의 상면에 스택되며, 내부에 제1관통 전극들이 구비된 다수의 반도체 칩; 상기 반도체 칩들 사이에 배치되고, 상기 제1관통 전극과 전기적으로 연결되는 제2관통 전극이 구비된 다공성 절연층; 상기 스택된 반도체 칩들을 포함한 상기 기판의 상면에 상기 스택된 반도체 칩들의 주위로 공간이 형성되도록 설치된 봉지부; 및 상기 다공성 절연층 내의 기공을 포함하여 상기 봉지부에 의해 형성된 공간 내에 충진된 절연성 냉매를 포함한다.
상기 봉지부의 외측에 설치된 히트 싱크를 더 포함한다.
상기 절연성 냉매는 액상의 형태를 갖는다.
상기 액상의 절연성 냉매는 상기 공간 내에 적어도 상기 스택된 반도체 칩을 덮는 높이로 충진된다.
상기 절연성 냉매는 기상의 형태를 갖는다.
상기 스택된 반도체 칩의 상부와 상기 봉지부 사이에 배치된 냉각 모듈을 더 포함한다.
상기 반도체 칩과 상기 다공성 절연층 사이에 개재된 접착제를 더 포함한다.
상기 다공성 절연층은 폴리머로 이루어진다.
상기 다공성 절연층은 실리콘으로 이루어진다.
상기 기판의 하부에 부착된 외부접속단자를 더 포함한다.
또한, 본 발명에 따른 스택 패키지는, 기판; 상기 기판의 상면에 스택되며, 내부에 관통 전극들이 구비된 다수의 반도체 칩; 상기 반도체 칩들 간에 개재되고, 상기 관통 전극이 삽입되어 관통되는 비아홀이 구비된 다공성 절연층; 상기 스택된 반도체 칩들을 포함한 상기 기판의 상면에 상기 스택된 반도체 칩들의 주위로 공간이 형성되도록 설치된 봉지부; 및 상기 다공성 접착제 내의 기공을 포함하여 상기 봉지부에 의해 형성된 공간 내에 충진된 절연성 냉매를 포함한다.
상기 다공성 절연층은 다공성 접착제이다.
본 발명은 스택 패키지를 구성하는 각 반도체 칩들의 사이에 다공성 절연층을 배치시키고 봉지부의 내부 공간으로 절연성 냉매를 충진하여 상기 절연성 냉매로 상기 다공성 절연층의 기공을 포함한 각 반도체 칩과 직접적으로 접촉하여 상기 각 반도체 칩에서 발생하는 열을 제거함으로써 빠르고 효율적으로 스택 패키지에서 발생하는 열을 제거할 수 있다.
따라서, 스택 패키지의 각 반도체 칩에서 발생하는 열을 빠르고 효율적으로 제거함으로써 더 많은 수의 반도체 칩이 스택된 스택 패키지를 형성할 수 있다.
본 발명은 다수의 반도체 칩들이 스택되어 이루어진 스택 패키지에서 발생하는 열을 빠르고 효율적으로 방출하기 위하여 다공성 절연막과 봉지부의 내부에 상기 봉지부 내부를 열에 의한 대류로 순환하는 냉매를 충진하여 스택 패키지를 형성한다.
자세하게, 본 발명은 기판의 상부에 관통 전극을 구비한 다수의 반도체 칩들과 내부에 관통 전극을 구비하고 다공성 기공들을 구비한 다공성 절연막이 교번되 도록 스택하여 스택 패키지를 구성한다.
그리고, 상기 기판의 상부에 상기 스택된 반도체 칩들의 주위로 공간이 형성되도록 봉지부를 설치되고, 상기 봉지부에 의해 형성된 공간에 액상 또는 기상의 절연성 냉매를 충진되며, 상기 봉지부의 외측에 히트 싱크(Heat sink)가 배치된다.
따라서, 상기 스택된 반도체 칩들 간에 구비된 다공성 절연층의 기공들 내에 상기 절연성 냉매가 통과하면서 상기 스택 패키지의 구동시 발생하는 상기 각 반도체 칩의 열을 상기 절연성 냉매가 흡수한다.
이에 따라, 상기 다공성 절연층의 기공들을 통과함과 아울러 상기 반도체 칩들과 직접적으로 접촉하여 상기 절연성 냉매가 상기 각 반도체 칩의 열을 제거함과 아울러 상기 열을 히트 싱크 등을 통하여 외부로 방출시킴으로써 스택 패키지의 열을 빠르고 효율적으로 제거할 수 있다.
이하에서는,본 발명의 실시예에 스택 패키지 및 그의 제조 방법을 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 도시한 도면이고, 도 2는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 도면이며, 도 3은 본 발명의 또 다른 실시예에 따른 스택 패키지를 도시한 도면이다.
도 1을 참조하면, 기판(100)의 상면에 내부에 제1관통 전극(112)들이 구비된 다수의 반도체 칩(110)들과 상기 제1관통 전극(112)들과 대응하는 위치에 제2관통 전극(122)들이 구비되고, 다수의 기공(124)을 갖는 다공성 절연층(120)이 제1 및 제2관통 전극(112, 122)를 통하여 상호 전기적으로 연결되도록 교번적으로 스택된 다.
상기 다공성 절연층(120)은 다수의 기공(124)을 갖는 폴리머로 이루어지거나, 실리콘으로 이루어지며, 상기 반도체 칩(110)들과 상기 다공성 절연층(120)들은 사이에 개재된 접착제(114)를 매개로 상호 물리적으로 부착된다.
상기 기판(100)의 상부에는 상기 스택된 반도체 칩(110)들의 주위로, 즉 상기 스택된 반도체 칩(110)들과의 사이에 공간(S)이 형성되도록 상기 스택된 반도체 칩(110)들의 측면 및 상부에 봉지부(130)가 설치된다.
상기 봉지부(130)의 외측으로는 상기 스택 패키지에서 발생하는 열을 빠르고 효율적으로 방출시키기 위하여 히트 싱크(140)가 부착된다.
상기 기판(100) 상부의 상기 공간(S) 내에는, 즉, 상기 스택된 반도체 칩(110)들과 상기 봉지부(130) 사이에는 상기 공간(S)이 충진되도록 절연성 냉매(150)가 충진된다.
상기 절연성 냉매(150)는 상기 반도체 칩(110)들 간에 배치된 다공성 절연층(120)의 기공들(124) 내에도 충진되며, 상기 각 반도체 칩(110)과 직접적으로 접촉하여 상기 스택 패키지를 구성하는 각 반도체 칩(110)의 열을 흡수한다.
상기 각 반도체 칩(110)으로부터 열을 흡수하여 뜨거워진 절연성 냉매(150)는 상기 봉지부(130)의 외측에 부착된 히트 싱크(140)에 의해 열 방출이 발생하여 상대적으로 차가운 방향으로 이동하게 되고, 다시 차가워진 절연성 냉매(150)는 상기 다공성 절연막(120)의 기공(124) 내부로 이동한다.
따라서, 상기 절연성 냉매(140)는 상술한 바와 같이 상기 봉지부(130)의 내 부 공간(S)에서 계속적으로 순환하면서 상기 각 반도체 칩(110)에서 발생하는 열을 상기 봉지부(130) 외측에 배치된 히트 싱크(140)를 통하여 외부로 방출시킨다.
상기 절연성 냉매(140)는 액상의 형태 또는 기상의 형태로 이루어지며, 기화되는 온도가 낮은 절연성 냉매(140)의 사용으로 상기 봉지부(130)의 내부 공간(S)에는 액상의 형태 및 기상의 형태가 함께 존재할 수 있다.
상기 절연성 냉매(140)가 액상으로 존재하는 경우, 상기 각 반도체 칩(110)의 용이한 열 전달을 위하여 최소한 상기 절연성 냉매(140)는 상기 봉지부(130)의 내부 공간에 상기 스택된 반도체 칩(110)들을 덮는 높이로 충진된다.
상기 스택된 반도체 칩(110)의 상부와 상기 봉지부(130)의 사이 부분에는 상기 절연성 냉매(140)에 의한 열방출을 용이하게 하기 위하여 상기 봉지부(130)와 연결되는 냉각 모듈(160)이 구비된다.
아울러, 상기 기판(100)의 하부에는 외부회로와의 전기적인 연결을 위하여 솔더볼의 형태를 갖는 외부접속단자(170)가 부착된다.
한편, 도 2를 참조하면, 본 발명에 따른 스택 패키지는, 상기 도 1에서와 다르게 다공성 절연층에 제2관통 전극이 구비되지 않고, 스택되는 반도체 칩(210)들에 구비된 관통전극(212)과 대응하는 위치에 비아홀(V)을 갖는 다공성 절연층(220)을 이용하여 구성될 수 있다.
또한, 상기 반도체 칩(210)들에 구비된 관통전극(212)들은 상기 다공성 절연층(220)을 관통하여 하부에 배치되는 반도체 칩(210)의 관통전극(212)과 전기적으로 연결될 수 있는 길이를 갖는다.
상기 다공성 절연층(220)이 상기 반도체 칩(110)에 구비된 관통전극(212)으로 용이하게 관통될 수 있다면 상기 다공성 절연층(220)은 상기 비아홀(V)이 없는 상태로 상기 반도체 칩(210)들의 사이에 개재될 수 있다.
아울러, 도 3을 참조하면, 본 발명에 따른 스택 패키지는 다공성 절연층(350)으로 다공성 접착제를 사용할 수 있다.
상기 다공성 접착제로 이루어진 다공성 절연층(320)는 상기 스택된 각 반도체 칩(310)들의 사이에 상기 도 1에서의 접착제를 대신하여 상기 스택된 반도체 칩(310)들을 물리적으로 연결함과 아울러 상기 각 반도체 칩(310)들의 열을 제거하기 위하여 절연성 냉매(340)가 통과하도록 내부에 다수의 기공(324)들이 구비된다.
상기 반도체 칩(310)들에 구비된 관통전극(212)들은 상기 다공성 접착제로 이루어진 다공성 절연층(320)을 관통하여 하부에 배치되는 반도체 칩(310)의 관통전극(312)과 전기적으로 연결될 수 있는 길이를 갖는다.
상기 다공성 접착제로 이루어진 다공성 절연층이 내부에 관통전극을 형성할 수 있는 경도를 갖는다면, 상기 도 1에서와 같이 상기 다공성 절연층에 관통전극을 형성할 수 있다.
상기 도 2 및 도 3에서 미설명된 도면부호는 상기 도 1에서 도시된 대응하는 도면 부호와 구조 및 기능이 동일하기 때문에 이에 대한 상세한 설명은 생략하도록 한다.
이상에서와 같이, 본 발명은 스택 패키지를 구성하는 각 반도체 칩들 간에 다공성 절연층을 배치시키고 봉지부의 내부 공간으로 절연성 냉매를 충진하여 상기 절연성 냉매로 상기 각 반도체 칩에서 발생하는 열을 제거함으로써 빠르고 효율적으로 스택 패키지에서 발생하는 열을 제거할 수 있다.
따라서, 스택 패키지의 각 반도체 칩에서 발생하는 열을 빠르고 효율적으로 제거함으로써 더 많은 수의 반도체 칩이 스택된 스택 패키지를 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 도시한 도면.
도 2는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 도면.
도 3은 본 발명의 또 다른 실시예에 따른 스택 패키지를 도시한 도면.

Claims (12)

  1. 기판;
    상기 기판의 상면에 스택되며, 내부에 제1관통 전극들이 구비된 다수의 반도체 칩;
    상기 반도체 칩들 사이에 배치되고, 상기 제1관통 전극과 전기적으로 연결되는 제2관통 전극이 구비된 다공성 절연층;
    상기 스택된 반도체 칩들을 포함한 상기 기판의 상면에 상기 스택된 반도체 칩들의 주위로 공간이 형성되도록 설치된 봉지부; 및
    상기 다공성 절연층 내의 기공을 포함하여 상기 봉지부에 의해 형성된 공간 내에 충진된 절연성 냉매;를
    포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서,
    상기 봉지부의 외측에 설치된 히트 싱크를 더 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서,
    상기 절연성 냉매는 액상의 형태를 갖는 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서,
    상기 액상의 절연성 냉매는 상기 공간 내에 적어도 상기 스택된 반도체 칩을 덮는 높이로 충진된 것을 특징으로 하는 스택 패키지.
  5. 제 1 항에 있어서,
    상기 절연성 냉매는 기상의 형태를 갖는 것을 특징으로 하는 스택 패키지.
  6. 제 1 항에 있어서,
    상기 스택된 반도체 칩의 상부와 상기 봉지부 사이에 배치된 냉각 모듈을 더 포함하는 것을 특징으로 하는 스택 패키지.
  7. 제 1 항에 있어서,
    상기 반도체 칩과 상기 다공성 절연층 사이에 개재된 접착제를 더 포함하는 것을 특징으로 하는 스택 패키지.
  8. 제 1 항에 있어서,
    상기 다공성 절연층은 폴리머로 이루어진 것을 특징으로 하는 스택 패키지.
  9. 제 1 항에 있어서,
    상기 다공성 절연층은 실리콘으로 이루어진 것을 특징으로 하는 스택 패키 지.
  10. 제 1 항에 있어서,
    상기 기판의 하부에 부착된 외부접속단자를 더 포함하는 것을 특징으로 하는 스택 패키지.
  11. 기판;
    상기 기판의 상면에 스택되며, 내부에 관통 전극들이 구비된 다수의 반도체 칩;
    상기 반도체 칩들 간에 개재되고, 상기 관통 전극이 삽입되어 관통되는 비아홀이 구비된 다공성 절연층;
    상기 스택된 반도체 칩들을 포함한 상기 기판의 상면에 상기 스택된 반도체 칩들의 주위로 공간이 형성되도록 설치된 봉지부; 및
    상기 다공성 접착제 내의 기공을 포함하여 상기 봉지부에 의해 형성된 공간 내에 충진된 절연성 냉매;를
    포함하는 것을 특징으로 하는 스택 패키지.
  12. 제 11 항에 있어서,
    상기 다공성 절연층은 다공성 접착제인 것을 특징으로 하는 스택 패키지.
KR1020080009775A 2008-01-30 2008-01-30 스택 패키지 KR101038313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080009775A KR101038313B1 (ko) 2008-01-30 2008-01-30 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009775A KR101038313B1 (ko) 2008-01-30 2008-01-30 스택 패키지

Publications (2)

Publication Number Publication Date
KR20090083779A true KR20090083779A (ko) 2009-08-04
KR101038313B1 KR101038313B1 (ko) 2011-06-01

Family

ID=41204515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009775A KR101038313B1 (ko) 2008-01-30 2008-01-30 스택 패키지

Country Status (1)

Country Link
KR (1) KR101038313B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159066B2 (en) 2009-08-10 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having a heat dissipation member
WO2016010707A1 (en) * 2014-07-14 2016-01-21 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
KR20160056456A (ko) * 2014-11-11 2016-05-20 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
US10014278B2 (en) 2011-12-22 2018-07-03 SK Hynix Inc. Semiconductor chip and stacked semiconductor package having the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159066B2 (en) 2009-08-10 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having a heat dissipation member
US10014278B2 (en) 2011-12-22 2018-07-03 SK Hynix Inc. Semiconductor chip and stacked semiconductor package having the same
WO2016010707A1 (en) * 2014-07-14 2016-01-21 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9837396B2 (en) 2014-07-14 2017-12-05 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
KR20160056456A (ko) * 2014-11-11 2016-05-20 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
KR101038313B1 (ko) 2011-06-01

Similar Documents

Publication Publication Date Title
US11688664B2 (en) Semiconductor device assembly with through-mold cooling channel formed in encapsulant
JP6968207B2 (ja) 電気的機能的熱伝達構造体を有する半導体デバイスアセンブリ
EP3373331B1 (en) Semiconductor package with stiffener ring
TWI667756B (zh) 具有高效率熱路徑及模製底部填充之堆置半導體晶粒組件
JP6317028B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリの製造方法
JP6625599B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
KR20120005185A (ko) 스택 패키지
KR101038313B1 (ko) 스택 패키지
KR101096446B1 (ko) 스택 패키지
US20240170364A1 (en) Semiconductor package structure
KR101046393B1 (ko) 반도체 패키지
KR20090093404A (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee