KR20090080395A - 자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법 - Google Patents

자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20090080395A
KR20090080395A KR1020080006308A KR20080006308A KR20090080395A KR 20090080395 A KR20090080395 A KR 20090080395A KR 1020080006308 A KR1020080006308 A KR 1020080006308A KR 20080006308 A KR20080006308 A KR 20080006308A KR 20090080395 A KR20090080395 A KR 20090080395A
Authority
KR
South Korea
Prior art keywords
pattern
composition
self
contact hole
polymer
Prior art date
Application number
KR1020080006308A
Other languages
English (en)
Inventor
김명수
길명군
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080006308A priority Critical patent/KR20090080395A/ko
Publication of KR20090080395A publication Critical patent/KR20090080395A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0047Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/027Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds
    • G03F7/032Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds with binders
    • G03F7/037Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds with binders the binders being polyamides or polyimides

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 블록 공중합체, 열산발생제 및 유기 용매를 포함하는 자기 조립(self-assembled) 패턴용 조성물 및 상기 조성물을 이용한 미세 패턴 형성 방법에 관한 것이다. 구체적으로, 반도체 기판에 형성된 피식각층 상부에 상기 조성물을 이용한 자기 조립된 제1 콘택홀 패턴을 형성하는 단계; 상기 제1 콘택홀 패턴을 포함하는 전면에 패턴 축소용 조성물을 도포하는 단계; 상기 패턴 축소용 조성물을 베이크하여 상기 제1 콘택홀 패턴과 패턴 축소용 조성물의 계면 사이에 가교 결합층을 형성하는 단계; 및 상기 패턴 축소용 조성물을 제거하여, 상기 제1 콘택홀 패턴보다 작은 피치 크기를 가지는 제2 콘택홀 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법을 제공한다.

Description

자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체 소자의 미세 패턴 형성 방법{Composition for Forming Self-Assembled Pattern and Method for Forming Fine Pattern of Semiconductor Device Using the Same}
본 발명은 자기 조립(Self-Assembled) 패턴용 조성물 및 상기 조성물을 이용한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
오늘날 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가져야 한다. 이러한 요구에 부응하기 위하여 제조 원가는 낮으면 집적도, 신뢰도 및 데이터를 액세스(access)하는 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비나 공정 기술의 개발이 절실히 요구된다.
한편, 반도체 소자 크기가 점점 미세화 되어감에 따라, 소자의 집적도를 향상시키기 위한 포토리소그라피 기술에 대한 연구가 다각적으로 이루어지고 있다. 종래 KrF(248nm), ArF(193nm) 또는 VUV(157nm) 등의 단파장 광원을 사용하는 포토리소그라피 기술은 고가의 노광 장비를 개발해야 할 뿐만 아니라, 하프 피치(half pitch) 크기가 30 nm 이하인 패턴을 형성하는데 어려움이 있다.
이를 해결하기 위한 방법으로 최근에는 노광 공정을 포함하는 기존의 “탑 다운(top down)” 방식의 포토리소그라피 방법 대신 블록 공중합체를 이용하여 집적 자기 조립된 미세 패턴을 구현하여 나노포러스 템플레이트 (nano-porous template)를 제조하는 연구가 활발하게 진행되고 있다.
상기 나노포러스 템플레이트 제조 방법은 블록 공중합체가 자기 조립되는 성질을 이용한 것으로, 가공 공정이 간편하고, 기존 포토레지스트나, 고가의 노광 장비의 사용이 불필요하기 때문에, 소자 제조 비용을 절약할 수 있다. 아울러, 상기 블록 공중합체의 분자량이나 블록 공중합체 조성을 제어하여, 미세 상 분리 구조나 형태 및 크기 등을 쉽게 제어할 수 있다. 예를 들면, 40nm이하의 나노 구조를 가지는 물질을 제조하는 경우, 폴리스티렌(PS)과 폴리메틸 메타크릴레이트(PMMA)로 이루어진 블록 공중합체를 1,000Å 두께 이하로 도포하고, 가열함으로써 나노 구조의 배열을 원하는 방향으로 제어하여 패턴을 형성할 수 있다. 아울러, 상기 블록 공중합체를 이루는 중합 단위 성분들의 함량을 적절히 조절하여도 큐빅(cubic), 실린더(cylinder) 또는 판상(lamellar phase) 패턴 등을 형성할 수도 있다(Advances in Resist Technology and Processing XXIII, edited by Qinghuang Lin Proc . of SPIE Vol. 6153, 615302-1∼11, (2006)).
한편, 상기 PS-PMMA 블록 공중합체를 이용해 얻어진 패턴은 선폭 크기를 균일하게 조절하기 어렵다. 예컨대, 콘택홀 패턴을 형성하는 경우, 자기 조립된 콘택홀 패턴을 형성한 다음, 상기 콘택홀에 대한 레지스트 플로우 공정(resist flow process; RFP)을 부가적으로 실시해야 한다. 이때, 블록 공중합체에 포함된 PMMA의 경우 결정화 성질 때문에 고온에서도 플로우 정도가 매우 낮다. 따라서, 종래 KrF 또는 ArF용 포토레지스트에 비하여 다량의 PMMA를 함유하는 블록 공중합체로 이루어진 자기 조립된 패턴은 균일한 플로우가 발생하지 않는다. 더욱이, 블록 공중합체를 1,000Å 두께 이하로 얇게 도포하는 경우, 공중합체의 분자 배열 형태에 의해 일정한 온도에서 균일하게 플로우 되지 못하여, 원하는 특성의 반도체 소자를 제조하기 어렵다.
본 발명에서는 자기 조립 방법으로 콘택홀 패턴을 형성할 때, 균일한 크기로 축소된 패턴을 형성할 수 있는 자기 조립 패턴용 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명에서는 상기 조성물로 이루어진 패턴 상부에 패턴 축소용 조성물을 도포한 다음, 상기 패턴 축소용 조성물과 가교 결합을 형성하여 균일한 크기로 축소된 선폭을 가지는 콘택홀 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는 블록 공중합체, 열산발생제 및 유기 용매를 포함하는 자기 조립형 패턴 조성물을 제공한다.
상기 블록 공중합체는 폴리스티렌계 중합체, 폴리메틸메타아크릴레이트계 중 합체, 폴리히드록시스티렌계 중합체, 폴리노르보넨계 중합체, 폴리아다만틸계 중합체, 폴리이미드계 중합체, 폴리아크릴레이트계 중합체, 폴리플루오린계 중합체, 폴리부타디엔계 중합체 및 이들의 혼합물로 구성된 군으로부터 선택된 것을 사용할 수 있는데, 예컨대 폴리스티렌과 폴리메틸메타아크릴레이트의 디블록 공중합체 또는 폴리스티렌, 폴리메틸메타아크릴레이트 및 폴리부타디엔의 트리블록 공중합체 등을 들 수 있다. 상기 블록 공중합체는 자기 조립 패턴용 조성물 총 중량에 대하여 20∼40 중량부로 포함된다.
상기 열산발생제는 2-니트로벤질 토실레이트, 2,4-디니트로벤질 토실레이트, 2,6-디니트로벤질 토실레이트, 2-트리플루오르 메틸 6-니트로벤질 4-클로로벤젠 설포네이트, 2-트리플루오르 메틸 6-니트로벤질 4-니트로벤젠 설포네이트, 4-메톡시벤젠 설포네이트, 10-캠퍼 술포닉 산의 트리에틸 암모늄염으로 이루어진 군으로부터 선택된 한 가지를 사용할 수 있다, 상기 열산발생제는 상기 조성물 총 100중량부에 대하여 약 0.1∼1.0 중량부를 포함한다.
상기 유기용매는 에틸-3-에톡시프로피오네이트, 메틸-3-메톡시프로피오네이트, 시클로헥사논, 프로필렌글리콜메틸에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 자일렌, 디옥산, 디메틸포름아미드 및 이들의 혼합용매를 제한 없이 사용할 수 있으며, 그 함량은 상기 블록 공중합체를 균일한 두께로 도포할 수 있는 정도의 양이면 특별히 제한하지 않는다.
구체적으로, 본 발명의 자기 조립형 패턴 조성물은 20∼30 함량의 블록 공중합체; 0.4∼0.8 함량의 열산발생제; 및 잔량의 유기용매를 포함한다.
또한, 본 발명에서는
반도체 기판에 형성된 피식각층 상부에 자기 조립 패턴용 조성물을 도포하는 단계;
상기 자기 조립 패턴용 조성물을 어닐링하여 자기 조립된 제1 콘택홀 패턴을 형성하는 단계:
상기 제1 콘택홀 패턴을 포함하는 전면에 패턴 축소용 조성물을 도포하는 단계;
상기 패턴 축소용 조성물을 베이크하여 상기 제1 콘택홀 패턴과 패턴 축소용 조성물의 계면 사이에 가교 결합층을 형성하는 단계; 및
상기 패턴 축소용 조성물을 제거하여, 상기 제1 콘택홀 패턴보다 작은 피치 크기를 갖는 제2 콘택홀 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법을 제공한다.
이때, 상기 제2 콘택홀 패턴은 제1 콘택홀 패턴보다 홀 폭이 40∼60% 감소된 것을 특징으로 한다.
상기 피식각층은 산화막, 폴리실리콘막, 질화막, 알루미늄, 텅스텐, 코발트 또는 티타늄과 같은 금속막, 유기 난반사 방지막 또는 무기 난반사 방지막을 제한 없이 적용할 수 있다.
상기 자기 조립 패턴용 조성물은 1,000Å 두께 이하, 구체적으로 500 내지 1,000Å 두께로 도포한다. 즉, 본 발명에서는 자기 조립 패턴용 조성물을 이용하여 콘택홀 패턴을 형성한 다음, 선폭을 축소하기 위한 레지스트 플로우 공정 수행하는 대신, 상기 패턴 축소용 조성물을 도포한다.
또한, 본 발명은 상기 자기 조립 패턴용 조성물에 대한 어닐링 공정 이전에 블록 공중합체층 내의 유기 용매를 제거하기 위한 베이크 공정 단계를 더 포함할 수도 있다.
상기 자기 조립된 제1 콘택홀 패턴을 형성하기 위한 어닐링 공정은 50 내지 150℃, 바람직하게는 100 내지 130℃에서, 5분 내지 30분, 바람직하게는 15 내지 30분간 수행한다.
상기 패턴 축소용 조성물은 조성물 총 100중량부에 대하여 20∼40 중량부의 수용성 폴리머(water-soluble polymer)와 0.1∼2중량부의 가교제 및 잔량의 유기용매를 포함한다. 이때, 상기 수용성 폴리머는 수용성 아크릴레이트계 화합물을 들 수 있으며, 상기 가교제는 메틸 에테르 또는 에틸 에테르와 같은 멀티-펑션 에테르(multi-function ether) 또는 알킬 클로로 화합물, 알킬 브로모 화합물 또는 알킬 로도(lodo) 화합물과 같은 멀티-펑션 알킬 할로 화합물 등을 들 수 있다. 본 발명에서는 상기 패턴 축소용 조성물로 릴락스(RELACS) 물질을 사용한다.
또한, 본 발명에서는 상기 패턴 축소용 조성물을 도포한 후, 상부 평탄화를 위한 연마 공정(CMP 공정) 단계를 더 포함할 수 있다.
상기 패턴 축소용 조성물에 대한 베이크 공정 시에 제1 콘택홀 패턴 내부에 포함되어 있는 산이 촉매 작용을 하여, 상기 패턴 축소용 조성물층과 제1 콘택홀 패턴 사이 계면에 물에 용해되지 않는, 소정 두께의 가교 결합층이 형성된다. 이때, 상기 가교 결합층은 베이크 공정의 온도 및 시간에 따라 두께 조절이 가능한 데, 구체적으로 제1 콘택홀 일측에 제1 콘택홀 간의 패턴 선폭의 약 10∼25%의 가교 결합층이 형성된다. 더욱 구체적으로 상기 베이크 공정은 100∼130℃에서 20∼70초간 믹싱 베이크(mixing bake)를 실시한다.
상기 패턴 축소용 조성물 제거 단계는 20∼25℃에서 기판을 증류수에 침지한 다음, 50∼100초 동안 실시한다. 이때 제1 콘택홀 패턴이나, 가교 결합층은 전혀 손상되지 않는다.
그 결과, 가교 결합층을 제외한 패턴 축소용 조성물은 제거되고, 제1 콘택홀 패턴보다 작은 피치, 구체적으로 제1 콘택홀 패턴보다 40∼60% 감소된 홀 폭을 가지는 제2 콘택홀 패턴이 형성된다.
이와 같이, 본 발명에서는 블록 공중합체와 열산발생제를 포함하는 자기 조립 패턴용 조성물을 이용하여 자기 조립된 제1 콘택홀 패턴을 형성한 다음, 그 전면에 패턴 축소용 조성물을 코팅하고, 베이크하여 패턴 표면을 따라 가교 결합층을 형성함으로써, 제1 콘택홀 패턴 크기보다 작은 피치 크기로 균일하게 축소된 제2 콘택홀 패턴을 형성할 수 있다.
상기에서 살펴본 바와 같이, 본 발명의 방법은 블록 공중합체를 이용한 자기 조립 방법에 의해, 포토레지스트 및 노광 장비를 사용하지 않고 저장 미디어, 광학 및 정보 전자 물질에 필수적인 나노 크기의 미세 패턴을 형성할 수 있을 뿐만 아니라, 반도체 소자의 수율을 극대화할 수 있다.
이하, 본 발명에 따른 반도체소자의 미세 패턴 형성 방법에 관하여 첨부 도면 1a 내지 1e를 참조하여 상세히 설명한다.
도 1a를 참조하면, 반도체 기판의 피식각층(11) 상부에 자기 조립 패턴용 조성물(13)을 도포한다.
상기 피식각층은 산화막, 폴리실리콘막, 질화막, 알루미늄, 텅스텐, 코발트 또는 티타늄과 같은 금속막, 유기 난반사 방지막 또는 무기 난반사 방지막을 제한 없이 적용할 수 있다.
상기 자기 조립 패턴용 조성물은 1,000Å 이하, 구체적으로 500 내지 1,000Å 두께로 도포한다.
상기 자기 조립 패턴용 조성물은 블록 공중합체, 열산발생제 및 유기 용매를 포함한다. 이때, 상기 블록 공중합체는 폴리스티렌계 중합체, 폴리메틸메타아크릴레이트계 중합체, 폴리히드록시스티렌계 중합체, 폴리노르보넨계 중합체, 폴리아다만틸계 중합체, 폴리이미드계 중합체, 폴리아크릴레이트계 중합체, 폴리플루오린계 중합체, 폴리부타디엔계 중합체 및 이들의 혼합물로 구성된 군으로부터 선택된 것을 사용할 수 있는데, 예컨대 폴리스티렌과 폴리메틸메타아크릴레이트의 디블록 공중합체 또는 폴리스티렌, 폴리메틸메타아크릴레이트 및 폴리부타디엔의 트리블록 공중합체 등을 들 수 있다. 상기 블록 공중합체는 자기 조립 패턴용 조성물 총 중량에 대하여 20∼40 중량부로 포함된다.
또한, 상기 열산발생제는 2-니트로벤질 토실레이트, 2,4-디니트로벤질 토실레이트, 2,6-디니트로벤질 토실레이트, 2-트리플루오르 메틸 6-니트로벤질 4-클로 로벤젠 설포네이트, 2-트리플루오르 메틸 6-니트로벤질 4-니트로벤젠 설포네이트, 4-메톡시벤젠 설포네이트, 10-캠퍼 술포닉 산의 트리에틸 암모늄염으로 이루어진 군으로부터 선택된 한 가지를 사용할 수 있다, 상기 열산발생제는 상기 조성물 총 100중량부에 대하여 약 0.1∼1.0 중량부를 포함한다.
상기 유기용매는 에틸-3-에톡시프로피오네이트, 메틸-3-메톡시프로피오네이트, 시클로헥사논, 프로필렌글리콜메틸에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 자일렌, 디옥산, 디메틸포름아미드 및 이들의 혼합용매를 제한 없이 사용할 수 있으며, 그 함량은 상기 블록 공중합체를 균일한 두께로 도포할 수 있는 정도의 양이면 특별히 제한하지 않는다.
구체적으로, 본 발명의 자기 조립형 패턴 조성물은 20∼30 함량의 블록 공중합체; 0.4∼0.8 함량의 열산발생제; 및 잔량의 유기용매를 포함한다.
도 1b를 참조하면, 상기 자기 조립 패턴용 조성물(13)에 대한 어닐링 공정을 실시하여 자기 조립된 제1 콘택홀 패턴(13-1)을 형성한다.
이때, 상기 어닐링 공정 이전에 블록 공중합체층 내의 유기 용매를 제거하기 위하여 100 내지 180℃에서 30 내지 180초간 베이크하는 단계를 더 포함할 수도 있다.
상기 어닐링 공정은 50 내지 150℃, 바람직하게는 100 내지 130℃에서, 5분 내지 30분, 바람직하게는 15 내지 30분간 수행한다.
일반적으로 폴리스티렌이나 폴리메틸메타아크릴레이트와 같은 중합체들로 이 루어진 공중합체는 이들 물질의 유리 전이 온도 부근에서 일정시간 어닐링을 할 경우 고분자 사슬들이 일정한 형태의 특정한 분자 배열을 하게 된다(L.H. Sperling, " Introduction to Physical Polymer Science", QD.381.S635, 1992). 이러한 분자 배열 현상은 특히 폴리스티렌이나 폴리메틸메타아크릴레이트처럼 결정형 중합체 특성이 적은 무정형(amorphous) 중합체에서 매우 효과적으로 일어나는데, 이는 결정형 중합체와는 달리 무정형 중합체들의 경우 필름 상태에서 소량 잔류하게 되는 용매가 가소제 역할을 하게 되어 중합체의 유리 전이 온도를 고유의 온도 이하로 낮춰주게 되며, 따라서 실제 공정을 진행할 수 있는 100 내지 140℃ 내외의 온도에서 일정시간 어닐링을 함으로써 무정형 중합체는 특정한 분자 배열을 형성할 수 있다. 예를 들어, 폴리스티렌과 폴리메틸메타아크릴레이트의 중량비를 70:30으로 할 경우에는 콘택홀 형태에 가까운 상(phase)이 형성되는 경향이 있다. 따라서, 본 발명의 자기 조립 패턴은 이미 공지된 다양한 자기 조립 패턴 형성 방법에 의해 용이하게 콘택홀 패턴을 형성할 수 있다[(a) Unyoung Jeong; Jin Kon Kim; Thomas P. Russell Adv , Mater. 2003, 15, No. 15, August 5, (b) Joona Bang; Thomas P. Russell J. Am. CHEM . SOC. 2006, 128, 7622∼7629].
도 1c를 참조하면, 상기 제1 콘택홀 패턴(13-1)을 포함하는 전면에 패턴 축소용 조성물(15)을 도포한다.
상기 패턴 축소용 조성물은 조성물 총 100중량부에 대하여 20∼40 중량부의 수용성 폴리머와 0.1∼2중량부의 가교제 및 잔량의 유기용매를 포함한다. 이때, 상 기 수용성 폴리머는 수용성 아크릴레이트계 화합물을 들 수 있으며, 상기 가교제는 메틸 에테르 또는 에틸 에테르와 같은 멀티-펑션 에테르 또는 알킬 클로로 화합물, 알킬 브로모 화합물 또는 알킬 로도 화합물과 같은 멀티-펑션 알킬 할로 화합물 등을 들 수 있다. 본 발명에서는 상기 패턴 축소용 조성물로 AZ-EM사의 602 또는 607의 릴락스 물질을 사용한다.
또한, 본 발명에서는 상기 패턴 축소용 조성물을 도포한 후, 상부 평탄화를 위하여 연마 공정(CMP 공정) 단계를 더 포함할 수 있다.
도 1d를 참조하면, 상기 패턴 축소용 조성물(15)을 베이크하여 제1 콘택홀 패턴(13-1)과 패턴 축소용 조성물(15)의 계면에 소정 두께의 가교 결합층(17)을 형성한다.
상기 베이크 공정에 의해 제1 콘택홀 패턴 내부에 포함되어 있는 산이 촉매 작용을 하여, 상기 패턴 축소용 조성물 층과 제1 콘택홀 패턴 사이 계면에 가교 결합층이 형성된다. 이때, 상기 가교 결합층은 열공정의 온도 및 시간에 따라 두께의 조절이 가능한데, 구체적으로는 제1 콘택홀 패턴 일측에 제1 콘택홀 간의 패턴 선폭의 약 10∼25%로 형성된다. 구체적으로 상기 베이크 공정은 100∼130℃에서 20∼70초간 믹싱 베이크 한다.
도 1e를 참조하면, 상기 패턴 축소용 조성물(15)을 제거한다.
이때, 상기 패턴 축소용 조성물 제거 단계는 증류수를 이용하여 실시한다. 구체적으로 상기 제거 단계는 20∼25℃에 기판을 증류수에 침지하여 50∼100초 동안 실시한다.
그 결과, 제1 콘택홀 패턴보다 작은 피치, 구체적으로 제1 콘택홀 패턴보다 40∼60% 감소된 홀 폭을 가지는 제2 콘택홀 패턴이 형성된다.
이하, 본 발명을 실시예에 의해 상세히 설명한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 의해 한정되는 것은 아니다.
실시예 1.
70중량%의 PS 및 30중량%의 PMMA로 이루어진 블록 공중합체(21g)와 열산발생제인 2-니트로벤질 토실레이트(0.5g) 및 프로필렌글리콜메틸에테르 아세테이트(78.5g)를 포함하는 자기 조립 패턴용 조성물을 웨이퍼에 코팅하고, 용매를 제거하기 위하여 125℃에서 90초간 베이크한 다음, 150℃에서 20분간 어닐링하여 46nm의 콘택홀 형태의 패턴을 형성하였다(도 2a 참조).
이어서, 상기 콘택홀 패턴 상부에 패턴 축소용 조성물(AZ-EM사의 R602)을 코팅한 후, 110℃에서 60초 동안 베이킹하여 가교 결합층을 형성하였다. 증류수를 이용하여 미반응된 패턴 축소용 조성물을 제거하여 25nm로 축소된 콘택홀 패턴을 형성하였다(도 2b 참조).
실시예 2.
70중량%의 PS 및 30중량%의 PMMA로 이루어진 블록 공중합체(22g)와 열산발생제인 2,4-디니트로벤질 토실레이트(0.5g) 및 프로필렌글리콜메틸에테르 아세테이트(77.5g)를 포함하는 자기 조립 패턴용 조성물을 웨이퍼에 코팅하고, 용매를 제거하기 위하여 130℃에서 90초간 베이크한 다음, 140℃에서 20분간 어닐링하여 56nm의 콘택홀 형태의 패턴을 형성하였다(도 3a 참조).
이어서, 상기 콘택홀 패턴 상부에 패턴 축소용 조성물(AZ-EM사의 R602)을 코팅한 후, 120℃에서 60초 동안 베이킹하여 가교 결합층을 형성하였다. 증류수를 이용하여 미반응된 패턴 축소용 조성물을 제거하여 22nm로 축소된 콘택홀 패턴을 형성하였다(도 3b 참조).
실시예 3.
70중량%의 PS 및 30중량%의 PMMA로 이루어진 블록 공중합체(24g)와 열산발생제인 2,6-디니트로벤질 토실레이트(0.6g) 및 메틸에틸케톤(75.4g)을 포함하는 자기 조립 패턴용 조성물을 웨이퍼에 코팅하고, 용매를 제거하기 위하여 130℃에서 80초간 베이크한 다음, 150℃에서 20분간 어닐링하여 46nm의 콘택홀 형태의 패턴을 형성하였다(도 4a 참조).
이어서, 상기 콘택홀 패턴 상부에 패턴 축소용 조성물(AZ-EM사의 R607)을 코팅한 후, 120℃에서 60초 동안 베이킹하여 가교 결합층을 형성하였다. 증류수를 이용하여 미반응된 패턴 축소용 조성물을 제거하여 25nm로 축소된 콘택홀 패턴을 형성하였다(도 4b 참조).
실시예 4.
75중량%의 PS 및 25중량%의 PMMA로 이루어진 블록 공중합체(23g)와 열산발생제인 2-트리플루오르 메틸 6-니트로벤질 4-니트로벤젠 설포네이트(0.5g) 및 메틸에틸케톤(76.5g)을 포함하는 자기 조립 패턴용 조성물을 웨이퍼에 코팅하고, 용매를 제거하기 위하여 130℃에서 100초간 베이크한 다음, 150℃에서 15분간 어닐링하여 64nm의 콘택홀 형태의 패턴을 형성하였다(도 5a 참조).
이어서, 상기 콘택홀 패턴 상부에 패턴 축소용 조성물(AZ-EM사의 R607)을 코팅한 후, 130℃에서 60초 동안 베이킹하여 가교 결합층을 형성하였다. 증류수를 이용하여 미반응된 패턴 축소용 조성물을 제거하여 23nm로 축소된 콘택홀 패턴을 형성하였다(도 5b 참조).
실시예 5.
75중량%의 PS 및 25중량%의 PMMA로 이루어진 블록 공중합체(27g)와 열산발생제인 2-트리플루오르 메틸 6-니트로벤질 4-니트로벤젠 설포네이트( 0.7g) 및 메틸-3-메톡시프로피오네이트(72.3g)를 포함하는 자기 조립 패턴용 조성물을 웨이퍼에 코팅하고, 용매를 제거하기 위하여 125℃에서 90초간 베이크한 다음, 150℃에서 20분간 어닐링하여 43nm의 콘택홀 형태의 패턴을 형성하였다(도 6a 참조).
이어서, 상기 콘택홀 패턴 상부에 패턴 축소용 조성물(AZ-EM사의 R607)을 코팅한 후, 140℃에서 60초 동안 베이킹하여 가교 결합층을 형성하였다. 증류수를 이 용하여 미반응된 패턴 축소용 조성물을 제거하여 22nm로 축소된 콘택홀 패턴을 형성하였다(도 6b 참조).
도 1a 내지 도 1e는 본 발명의 일 실시예에 의한 패턴 형성 과정을 도시한 공정 개략도.
도 2a 및 도 2b는 실시예 1에 따른 패턴 사진이다.
도 3a 및 도 3b는 실시예 2에 따른 패턴 사진이다.
도 4a 및 도 4b는 실시예 3에 따른 패턴 사진이다.
도 5a 및 도 5b는 실시예 4에 따른 패턴 사진이다.
도 6a 및 도 6b는 실시예 5에 따른 패턴 사진이다.
<도면의 주요 부분에 대한 부호 설명>
11: 피식각층 13: 자기 조립 패턴용 조성물
13-2: 자기 조립된 제1 콘택홀 패턴 15: 패턴 축소용 조성물
17: 가교 결합층 19: 제2 콘택홀 패턴

Claims (17)

  1. 블록 공중합체, 열산발생제 및 유기 용매를 포함하는 것을 특징으로 하는 자기 조립형 패턴 조성물.
  2. 청구항 1에 있어서,
    상기 블록 공중합체는 폴리스티렌계 중합체, 폴리메틸메타아크릴레이트계 중합체, 폴리히드록시스티렌계 중합체, 폴리노르보넨계 중합체, 폴리아다만틸계 중합체, 폴리이미드계 중합체, 폴리아크릴레이트계 중합체, 폴리플루오린계 중합체, 폴리부타디엔계 중합체 및 이들의 혼합물로 구성된 군으로부터 선택된 것을 특징으로 하는 자기 조립형 패턴 조성물.
  3. 청구항 1에 있어서,
    상기 블록 공중합체는 자기 조립 패턴용 조성물 총 100중량부에 대하여 20∼40중량부인 것을 특징으로 하는 자기 조립형 패턴 조성물.
  4. 청구항 1에 있어서,
    상기 열산발생제는 2-니트로벤질 토실레이트, 2,4-디니트로벤질 토실레이트, 2,6-디니트로벤질 토실레이트, 2-트리플루오르 메틸 6-니트로벤질 4-클로로벤젠 설포네이트, 2-트리플루오르 메틸 6-니트로벤질 4-니트로벤젠 설포네이트, 4-메톡시 벤젠 설포네이트 또는 10-캠퍼 술포닉 산의 트리에틸 암모늄염인 것을 특징으로 하는 자기 조립형 패턴 조성물.
  5. 청구항 1에 있어서,
    상기 열산발생제는 자기 조립 패턴용 조성물 총 100중량부에 대하여 0.1∼1.0 중량부인 것을 특징으로 하는 자기 조립형 패턴 조성물.
  6. 청구항 1에 있어서,
    상기 유기용매는 에틸-3-에톡시프로피오네이트, 메틸-3-메톡시프로피오네이트, 시클로헥사논, 프로필렌글리콜메틸에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 자일렌, 디옥산, 디메틸포름아미드 및 이들의 조합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 자기 조립형 패턴 조성물.
  7. 청구항 1에 있어서,
    상기 조성물은 조성물 총 100중량부에 대하여 20∼40 중량부의 블록 공중합체; 0.1∼1.0 중량부의 열산발생제; 및 잔량의 유기용매를 포함하는 것을 특징으로 하는 자기 조립형 패턴 조성물.
  8. 기판의 피식각층 상부에 청구항 1의 조성물을 도포하는 단계;
    상기 자기 조립 패턴용 조성물을 어닐링하여 자기 조립된 제1 콘택홀 패턴을 형성하는 단계:
    상기 제1 콘택홀 패턴을 포함하는 전면에 패턴 축소용 조성물을 도포하는 단계;
    상기 패턴 축소용 조성물을 베이크하여 상기 제1 콘택홀 패턴과 패턴 축소용 조성물의 계면에 가교 결합층을 형성하는 단계; 및
    상기 패턴 축소용 조성물을 제거하여, 상기 제1 콘택홀 패턴보다 작은 피치 크기를 갖는 제2 콘택홀 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  9. 청구항 8에 있어서,
    상기 피식각층은 산화막, 폴리실리콘막, 질화막, 금속막, 유기 난반사 방지막 또는 무기 난반사 방지막인 것을 특징으로 하는 방법.
  10. 청구항 8에 있어서,
    상기 방법은 자기 조립 패턴용 조성물에 대한 어닐링 공정 이전에 블록 공중합체층 내의 유기 용매를 제거하는 베이크 공정 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 청구항 8에 있어서,
    상기 패턴 축소용 조성물은 조성물 총 100중량부에 대하여 20∼40중량부의 수용성 중합체와 0.1∼2중량부의 가교제 및 잔량의 유기용매를 포함하는 것을 특징으로 하는 방법.
  12. 청구항 11에 있어서,
    상기 수용성 중합체는 수용성 아크릴레이트계 화합물인 것을 특징으로 하는 방법.
  13. 청구항 11에 있어서,
    상기 가교제는 멀티-펑션 에테르 물질 또는 멀티-펑션 알킬 할로 화합물인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  14. 청구항 8에 있어서,
    상기 방법은 패턴 축소용 조성물 도포 후, 상부 평탄화를 위하여 연마 공정단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  15. 청구항 8에 있어서,
    상기 패턴 축소용 조성물에 대한 베이크 공정에 의해 제1 콘택홀 패턴 일측에 제1 콘택홀 간의 패턴 선폭의 10∼25%의 가교 결합층이 형성되는 것을 특징으로 하는 방법.
  16. 청구항 8에 있어서,
    상기 패턴 축소용 조성물 제거 단계는 증류수에 기판을 침지하여 실시하는 것을 특징으로 하는 방법.
  17. 청구항 8에 있어서,
    상기 제2 콘택홀 패턴은 제1 콘택홀 패턴보다 홀 폭이 40∼60% 감소된 것을 특징으로 하는 방법.
KR1020080006308A 2008-01-21 2008-01-21 자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법 KR20090080395A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080006308A KR20090080395A (ko) 2008-01-21 2008-01-21 자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006308A KR20090080395A (ko) 2008-01-21 2008-01-21 자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20090080395A true KR20090080395A (ko) 2009-07-24

Family

ID=41291496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006308A KR20090080395A (ko) 2008-01-21 2008-01-21 자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20090080395A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086986A2 (ko) * 2010-12-20 2012-06-28 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법 및 이 방법에 의해 제조된 세라믹 템플릿
US8481429B2 (en) 2011-05-12 2013-07-09 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
KR20150067239A (ko) * 2012-10-09 2015-06-17 스미또모 가가꾸 가부시끼가이샤 필름 표면 상에 나노-구조를 갖는 필름의 제조 방법
US9099399B2 (en) 2013-10-10 2015-08-04 Samsung Electronics Co., Ltd. Methods of forming fine patterns for semiconductor devices
KR20160061971A (ko) * 2013-09-27 2016-06-01 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 자기 조립 촉진용 하지층 조성물 및 제조 및 사용 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086986A2 (ko) * 2010-12-20 2012-06-28 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법 및 이 방법에 의해 제조된 세라믹 템플릿
WO2012086986A3 (ko) * 2010-12-20 2012-08-23 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법 및 이 방법에 의해 제조된 세라믹 템플릿
KR101235360B1 (ko) * 2010-12-20 2013-02-20 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법
US8481429B2 (en) 2011-05-12 2013-07-09 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
KR20150067239A (ko) * 2012-10-09 2015-06-17 스미또모 가가꾸 가부시끼가이샤 필름 표면 상에 나노-구조를 갖는 필름의 제조 방법
KR20160061971A (ko) * 2013-09-27 2016-06-01 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 자기 조립 촉진용 하지층 조성물 및 제조 및 사용 방법
US9099399B2 (en) 2013-10-10 2015-08-04 Samsung Electronics Co., Ltd. Methods of forming fine patterns for semiconductor devices

Similar Documents

Publication Publication Date Title
TWI482201B (zh) Pattern forming method and high molecular alloy base material
US8486489B2 (en) Methods for aligning polymer films and related structures
EP2981985B1 (en) Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
JP6284925B2 (ja) 誘導自己組織化用のケイ素系ハードマスク層
KR101350072B1 (ko) 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
JP5524228B2 (ja) パターン形成方法
JP6810782B2 (ja) 誘導自己集合体施与のためのケイ素含有ブロックコポリマー
TW201247521A (en) Method of producing substrate provided with nanostructure on surface thereof
TWI754661B (zh) 用於自組裝應用之聚合物組合物
JP2014507795A (ja) 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス
JP6039028B1 (ja) 自己組織化材料及びパターン形成方法
KR20090080395A (ko) 자기 조립 패턴용 조성물 및 상기 조성물을 이용한 반도체소자의 미세 패턴 형성 방법
JP6249714B2 (ja) 相分離構造を含む構造体の製造方法
KR20140103570A (ko) 블록 코폴리머 층의 패턴 형성 방법 및 패턴화된 폴리머 구조물
Pound-Lana et al. Dry-etching processes for high-aspect-ratio features with sub-10 nm resolution high-χ block copolymers
KR20180033085A (ko) 블록 공중합체를 이용한 미세 패턴의 형성 방법
US10802402B2 (en) Material composition and process for substrate modification
JP5881763B2 (ja) 半導体装置または記録媒体の製造方法
US20230377883A1 (en) System and method for directed self-assembly with high boiling point solvent
KR20090036031A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination