KR20090076144A - 오버레이 버니어 - Google Patents

Abstract

본 발명은 각 사각형 패턴(20)에 대해 스캐닝 신호를 측정하여 평균(average)하면 측정 오류를 개선할 수 있다. 따라서, 본 발명은 하부 층에 대한 열처리 공정에 의해 모 버니어가 공격(attack)에 의한 왜곡(distortion) 등이 발생하여 측정 오류가 발생하더라도 오버레이 오정렬(misalign)에 따른 반도체 소자 특성이 저하되거나 성능이 열화되는 것을 방지할 수 있다.

스크라이브 라인, 오버레이 버니어, 사각형 패턴, 왜곡, 모 버니어

Description

오버레이 버니어{Overlay vernier}

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 사각형 패턴을 이용하여 모 버니어를 형성하기 때문에 마스크 공정 시 CMP 또는 열 축적(thermal budget) 등에 의한 공격이 발생하더라도 오버레이 측정 정확도를 높일 수 있는 오버레이 버니어에 관한 것이다.

일반적으로 리소그라피 공정(lithography process)은 웨이퍼 상에 감광막(photo resist)을 도포한 후 노광 및 현상을 수행하는 공정으로서 노광 마스크(exposure mask)를 필요로 하는 식각 공정이나 이온 주입 공정을 수행하기 전에 수행된다.

집적 소자의 제조 공정은 리소그라피 공정 등을 적용하여 다층 패턴(multi layer pattern)을 형성하는 과정으로 이루어지기 때문에 상하 층 패턴 간의 정확한 정렬(alignment)이 요구된다.

공정의 전후 단계에서 형성된 하부 층과 상부 층 패턴 사이의 정렬 상태를 나타내는 지수가 오버레이 정확도(overlay accuracy)이다. 이러한 오버레이 정확도는 반도체 소자의 고집적화에 따라 중요한 변수로써 작용한다.

여기서, 오버레이 정확도는 웨이퍼의 스크라이브 라인(scribe line)에 형성되는 오버레이 버니어(overlay vernier)를 이용하여 측정한다.

오버레이 버니어는 이전 공정에서 하부 층에 형성된 모 버니어(어미자)와 현재 공정에서 상부 층에 형성되는 자 버니어(아들자)로 구성하여 두 층 사이의 정렬 상태를 측정하기 위해 어긋난(misalignment) 정도를 측정한다.

통상적으로 모 버니어는 실제 패턴과 동일한 물질의 정사각형 모양의 띠 모양으로 패턴을 형성하고, 자 버니어는 감광막 패턴으로 정사각형 박스 형태(box type)의 트랜치를 형성한다.

또한, 모 버니어는 하부 층의 공정에 따라 트랜치 형태(trench type) 또는 메사 형태(mesa type)의 패턴을 형성하고, 자 버니어는 현재 공정에서 이전 공정의 모 버니어를 측정할 수 있도록 트랜치 형태의 패턴을 형성하는 방법을 주로 사용하고 있다.

일반적인 오버레이 버니어는 모 버니어와 자 버니어의 모양에 따라 바 인 바(bar in bar), 박스 인 박스(box in box), 바 인 박스(bar in box) 또는 다수의 사각형 패턴으로 구현되는 AIM(Application Interpreted Model) 등으로 구분한다.

종래의 버니어의 경우 하부 층의 열처리 공정 시 버니어 변형 등의 공격(attack)을 받아 오버레이 측정 시 측정 오류를 일으키는 문제가 발생할 수 있다.

이러한 열공정에서 취약한 문제는 박스 타입이나 바 타입의 경우 좌우 에지(edge)(x 방향 오버레이), 상하 에지(y 방향 오버레이) 만을 사용하여 x, y 중첩도를 측정하기 때문에 측정할 수 있는 부분에 왜곡(distortion) 등 버니어가 공격(attack) 받으면 측정상의 오류를 야기할 수 있고, 오버레이 측정값의 신뢰성이 떨어질 수 있다.

예를 들어, 메인 칩 영역에 콘택 홀을 형성하면서 절연막에 모 버니어 패턴을 형성하고, 메인 칩 영역의 콘택 홀이 완전히 매립되도록 전면에 텅스텐막을 증착한 다음 메인 칩 영역의 콘택 홀 외부의 텅스텐막을 제거하기 위한 CMP(Chemical Mechanical Polishing) 공정 시 모 버니어 패턴 외부의 텅스텐막도 같이 제거하여 형성한다.

그런데 모 버니어 패턴이 메인 칩 영역의 콘택 홀에 비해 넓은 폭을 갖는 경우 메인 칩 영역의 콘택 홀은 텅스텐막에 의해 완전히 매립되지만 메인 칩 영역의 콘택 홀을 매립하기 위한 텅스텐막 두께로 폭이 넓은 모 버니어 패턴을 매립시킬 수 없어 모 버니어 패턴의 내부 표면을 따라 텅스텐막이 형성된다. 따라서, 하부 층이 단차를 갖는 경우 텅스텐막에도 단차가 발생한다.

이러한 텅스텐막의 단차는 알루미늄(Al) 증착(deposition)에 의해 형성되는 상부 층에 단차를 유발하여 오버레이 신호를 변형시켜 오버레이 측정 오류를 유발하여 층 사이 정렬 상태를 불량하게 하고, 결론적으로 소자의 수율이 떨어진다.

본 발명은 하부 층에 대한 열처리 공정에 의해 모 버니어가 공격(attack)에 의한 왜곡(distortion) 등이 발생하여 측정 오류가 발생하더라도 오버레이 오정렬(misalign)에 따른 반도체 소자 특성이 저하되거나 성능이 열화되는 것을 방지할 수 있는 오버레이 버니어를 제공하는 것을 목적으로 한다.

본 발명에 따른 오버레이 버니어는

상하좌우 대칭으로 배열된 다수의 사각형 패턴으로 구현된 모 버니어; 및

상기 모 버니어의 중심부에 형성된 자 버니어를 포함한다.

또한, 상기 사각형 패턴의 한 변의 크기는 2~3㎛ 이고,

상기 사각형 패턴은 크롬을 사용하지 않고(No Cr),

상기 사각형 패턴은 트랜치 형(trench type) 또는 메사 형(mesa type) 패턴으로 형성하고,

상기 각 사각형 패턴에 대해 스캐닝 신호를 측정하여 평균(average)하는 방법으로 오버레이 정확도를 측정할 수 있고,

상기 각각의 사각형 패턴에서의 중심 신호(center signal)를 중첩한 후 임계값(threshold)을 벗어난 상기 특정 사각형 패턴의 측정값을 제외하고, 나머지 상기 다른 사각형 패턴들에서의 중심 신호를 중첩하여 평균(average)하는 방법으로 오버 레이 정확도를 측정할 수 있는 것을 특징으로 한다.

본 발명은 하부 층에 대한 열처리 공정에 의해 모 버니어가 공격(attack)에 의한 왜곡(distortion) 등이 발생하여 측정 오류가 발생하더라도 오버레이 오정렬(misalign)에 따른 반도체 소자 특성이 저하되거나 성능이 열화되는 것을 방지할 수 있는 효과가 있다.

또한, 본 발명은 기존 버니어와 동일한 공정에 의해 형성할 수 있기 때문에 제조 공정이 용이한 효과가 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.

도 1은 본 발명에 따른 오버레이 버니어를 나타낸 평면도이다. 여기서는 모 버니어(22)는 상하좌우 방향으로 각각 2개씩의 사각형 패턴(20)을 서로 대칭적으로 형성하고, 자 버니어는 박스형으로 구현한 경우를 예를 들어 설명하지만 이에 한정 되지 않는다.

도 1을 참조하면, 다수의 사각형(square) 패턴(10)으로 모 버니어(12)를 형성하고, 중심부에 박스형 자 버니어(14)를 형성한다. 여기서, 모 버니어(12)는 상하좌우 방향으로 각각 2개씩의 사각형 패턴(10)을 십자 모양으로 상하 및 좌우가 서로 대칭으로 배열한다. 사각형 패턴(10)의 한 변의 크기는 스크라이브 라인(scribe line)의 크기 및 스캐닝 장비를 고려하여 적당한 크기로 설정하는데, 대체로 2~3㎛ 정도로 형성하는 것이 바람직하다. 또한, 사각형 패턴(10)은 크롬을 사용하지 않는(No Cr) 트랜치 형(trench type)(또는 오목형) 또는 메사 형(mesa type)(또는 볼록형) 패턴으로 형성할 수 있다. 자 버니어(14)는 통상적인 자 버니어 형성 공정에 의해 모 버니어(12)의 중심부에 박스형 감광막 패턴으로 형성한다.

상기한 바와 같은 본 발명은 각 사각형 패턴(10)에 대해 스캐닝 신호를 측정하여 평균(average)하면 측정 오류를 개선할 수 있다. 즉, 하부 층에 대한 열처리 공정에 의해 모 버니어(12)를 구성하는 어느 특정 사각형 패턴(10)이 공격(attack)에 의한 왜곡(distortion) 등이 발생하여 측정 오류가 발생하더라도 나머지 다른 사각형 패턴들(10)에 대한 스캐닝 신호를 평균하기 때문에 왜곡에 의한 측정 오류를 상쇄시킬 수 있다. 또한, 각각의 사각형 패턴(10)에서의 중심 신호(center signal)를 중첩한 후 임계값(threshold)을 벗어난 경우, 즉 왜곡(distortion)이 있는 사각형 패턴(10)의 측정값을 제외하고, 나머지 다른 사각형 패턴들(10)에서의 중심 신호를 중첩하여 평균(average)하면 측정 정확도(accuracy) 향상이 가능하여 측정 오류를 줄일 수 있다.

따라서, 본 발명은 하부 층에 대한 열처리 공정에 의해 모 버니어(12)가 공격(attack)에 의한 왜곡(distortion) 등이 발생하여 측정 오류가 발생하더라도 오버레이 오정렬(misalign)에 따른 반도체 소자 특성이 저하되거나 성능이 열화되는 것을 방지할 수 있다.

도 2는 도 1에 도시된 오버레이 버니어의 측정 알고리즘(algorithm)을 나타낸 개념도이다.

도 2를 참조하면, 모 버니어(12)에 공격(attack)이 발생했다고 가정하고, 각각의 사각형 패턴(10)에서의 중심 신호(center signal)를 중첩한 후 임계값(threshold)을 벗어난 경우, 즉 왜곡(distortion)이 있는 사각형 패턴(10)의 측정값을 제외하고, 나머지 다른 사각형 패턴들(10)에서의 중심 신호를 중첩하여 측정 정확도(accuracy) 향상이 가능하여 측정 오류를 줄일 수 있다.

상기한 바와 같은 본 발명은 사각형 패턴을 이용하여 모 버니어를 형성하기 때문에 마스크 공정 시 CMP 또는 열 축적(thermal budget) 등에 의한 공격이 발생하더라도 오버레이 측정 정확도를 높일 수 있는 오버레이 버니어에 관한 것이다. 기존 버니어와 동일한 공정에 의해 형성할 수 있기 때문에 제조 공정이 용이하다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명에 따른 오버레이 버니어를 나타낸 평면도이다.

도 2는 도 1에 도시된 오버레이 버니어의 측정 알고리즘(algorithm)을 나타낸 개념도이다.

<도면의 주요 부분에 대한 부호 설명>

10: 사각형 패턴

12: 모 버니어

14: 자 버니어

Claims (6)

1. 상하좌우 대칭으로 배열된 다수의 사각형 패턴으로 구현된 모 버니어; 및

   상기 모 버니어의 중심부에 형성된 자 버니어를 포함하는 오버레이 버니어.
2. 제 1 항에 있어서,

   상기 사각형 패턴의 한 변의 크기는 2~3㎛ 인 것을 특징으로 하는 오버레이 버니어.
3. 제 1 항에 있어서,

   상기 사각형 패턴은 크롬을 사용하지 않는 것을 특징으로 하는 오버레이 버니어.
4. 제 1 항에 있어서,

   상기 사각형 패턴은 트랜치 형(trench type) 또는 메사 형(mesa type) 패턴으로 형성하는 것을 특징으로 하는 오버레이 버니어.
5. 제 1 항에 있어서,

   상기 각 사각형 패턴에 대해 스캐닝 신호를 측정하여 평균(average)하는 방법으로 오버레이 정확도를 측정할 수 있는 것을 특징으로 하는 오버레이 버니어.
6. 제 1 항에 있어서,

   상기 각각의 사각형 패턴에서의 중심 신호(center signal)를 중첩한 후 임계값(threshold)을 벗어난 상기 특정 사각형 패턴의 측정값을 제외하고, 나머지 상기 다른 사각형 패턴들에서의 중심 신호를 중첩하여 평균(average)하는 방법으로 오버레이 정확도를 측정할 수 있는 것을 특징으로 하는 오버레이 버니어.

Images