KR20090074902A - 비휘발성 반도체 메모리 장치의 제조 방법 - Google Patents
비휘발성 반도체 메모리 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20090074902A KR20090074902A KR1020080000603A KR20080000603A KR20090074902A KR 20090074902 A KR20090074902 A KR 20090074902A KR 1020080000603 A KR1020080000603 A KR 1020080000603A KR 20080000603 A KR20080000603 A KR 20080000603A KR 20090074902 A KR20090074902 A KR 20090074902A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- gate layer
- film
- layer
- oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 11
- 239000010948 rhodium Substances 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 239000011572 manganese Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 229910052790 beryllium Inorganic materials 0.000 claims description 6
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052702 rhenium Inorganic materials 0.000 claims description 6
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052714 tellurium Inorganic materials 0.000 claims description 6
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 5
- 229910010421 TiNx Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 5
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- -1 tungsten nitride Chemical class 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 239000002159 nanocrystal Substances 0.000 claims description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 49
- 239000010410 layer Substances 0.000 description 98
- 230000014759 maintenance of location Effects 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 반도체 메모리 장치의 제조 방법에 있어서, 폴리실리콘 및 금속을 포함하는 플로팅 게이트에 대해 열처리 공정을 수행하여 플로팅 게이트로부터 불순물들을 효과적으로 제거함으로써, 유전막 및/또는 컨트롤 게이트의 리프팅 현상을 방지할 수 있고, 비휘발성 반도체 메모리 장치의 동작 특성 및 리텐션 특성을 향상시킬 수 있다.
Description
본 발명은 비휘발성 반도체 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 금속을 포함하는 게이트를 구비하는 비휘발성 반도체 메모리 장치의 제조 방법에 관한 것이다
반도체 메모리 장치의 디자인 룰이 감소함에 따라, 다층 및 복잡한 구조의 비휘발성 반도체 장치들이 제조되고 있다. 상기 불휘발성 반도체 메모리 장치는 한번 데이터를 입력하면 그 상태를 유지할 수 있지만 데이터의 입력/출력이 느린 ROM(read only memory) 제품으로, 전기적으로 데이터의 입력/출력이 가능한 EEPROM(electrically erasable and programmable ROM) 또는 플래시 메모리 장치를 포함한다. 플래시 메모리 장치는 고속으로 전기적 소거가 가능한 EEPROM의 진보된 형태로서, F-N 터널링(Fowler-Nordheim tunneling) 또는 열전자 주입(hot electron injection)에 의해 전기적으로 데이터의 입력/출력을 제어하는 장치이다.
반도체 장치가 고용량, 고속화됨에 따라 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate) 간에 IPD(Inter-Poly Dielectric) 구조의 유전막을 갖 는 비휘발성 반도체 메모리 장치에서는, 고유전율을 갖는 유전막을 이용하여 프로그래밍/소거(programming/erase) 성능을 향상시키며, 리텐션(retention) 특성을 양호하게 유지하기 위한 연구가 진행되고 있다.
하지만, 2차원적인 구조의 알루미늄 산화물을 포함하는 유전막을 적용한 IPD 구조에서는, 폴리실리콘과 알루미늄 산화물 사이에서 유전율의 차이로 인하여 적절한 스토리지 용량의 확보가 어려운 계면 문제를 유발시킨다. 이를 조절하기 위하여 저유전율을 갖는 실리콘 산질화물 계열의 계면막이 도입되었으나, 이러한 계면막에 의해 알루미늄 산화물로 구성된 유전막의 물리적 두께를 충분히 늘리는 것이 제한되며, 결국 브레이크다운(breakdown) 전압이 낮아지는 문제가 발생하게 되며, IPD 구조의 유전막의 확장(scalability)도 제한될 것으로 예상된다.
따라서, 폴리실리콘과 알루미늄 산화물 사이의 계면 문제를 해결하기 위하여, 금속을 포함하는 플로팅 게이트(floating gate)를 적용한 MIM IPD 구조가 주목을 받고 있다. 이러한 MIM IPD 구조에 있어서, 실리콘과 고유전(high-k) 물질 사이에 금속막을 개재하여 종래의 실리콘 질화물을 형성하지 않을 수 있기 때문에, 유전막의 불필요한 등가 산화막 두께 손실을 줄일 수 있다. 또한, 균일한 두께의 알루미늄 산화물로 이루어진 유전막에 동일한 프로그래밍/소거 전압을 인가할 경우, 유전막의 누설 전류가 감소하고 터널 산화막에 걸리는 전계가 증가하여 장치의 프로그래밍/소거 성능의 향상을 기대할 수 있다.
그러나, 금속을 플로팅 게이트에 적용한 MIM IPD 구조의 비휘발성 반도체 장치에서도, 금속을 포함하는 플로팅 게이트 내부에 잔류하는 탄소 등의 불순물들에 의하여 유전막과의 계면 열화 문제가 발생되고 있다. 즉, 탄소를 포함하는 불순물들이 유전막의 형성 후에 수행되는 고온 열처리 공정 동안 디개싱(degassing)되어 유전막이나 컨트롤 게이트에 버블 형태의 리프팅(lifting)을 발생되며, 이에 따라 비휘발성 반도체 메모리 장치의 프로그래밍/소거 성능, 리텐션 성능 등의 동작 특성이 저하되어 신뢰성을 낮추는 요인이 되고 있다.
본 발명의 목적은 금속을 포함하는 플로팅 게이트로부터 불순물들을 효과적으로 제거하여 향상된 프로그래밍/소거 성능 및 리텐션 특성을 확보할 수 있는 비휘발성 반도체 메모리 장치의 제조 방법을 제공하는 데 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치의 제조 방법에 있어서, 기판 상에 터널 절연막을 형성한 후, 상기 터널 절연막 상에 폴리 실리콘을 포함하는 제1 플로팅 게이트막을 형성한다. 상기 제1 플로팅 게이트막 상에 제1 금속을 포함하는 예비 제2 플로팅 게이트막을 형성한 다음, 상기 예비 제2 플로팅 게이트막을 열처리하여 제2 플로팅 게이트막을 형성한다. 상기 제2 플로팅 게이트막 상에 유전막과 컨트롤 게이트층을 형성한다. 여기서, 상기 예비 제2 플로팅 게이트막은 수소(H2), 질소(N2), 암모니아(NH3) 및/또는 아르곤(Ar)을 포함하는 가스 분위기 하에서 열처리될 수 있다. 예를 들면, 상기 제2 플로팅 게이트막은 금(Au), 백금(Pt), 코발트(Co), 베릴륨(Be), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 텔루르(Te), 레늄(Re), 몰리브덴(Mo), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WNx), 알루미늄(Al), 하프늄(Hf), 티타늄(Ti), 탄탈륨(Ta), 망간(Mn), 아연(Zn), 지르코늄(Zr), 인듐(In), 납(Pb), 비스무트(Bi) 등을 포함할 수 있다.
본 발명의 실시예들에 따른 상기 컨트롤 게이트층을 형성하는 과정에 있어서, 상기 유전막 상에 순차적으로 제2 금속을 포함하는 제1 컨트롤 게이트막 및 폴리실리콘을 포함하는 제2 컨트롤 게이트막을 형성할 수 있다. 여기서, 상기 제1 금속과 상기 제2 금속은 실질적으로 동일할 수 있다. 상기 금속막 증착은 수소 또는 질소 분위기에서의 표면처리를 통해 형성한다. 예를 들면, 상기 제1 컨트롤 게이트막은 금, 백금, 코발트, 베릴륨, 니켈, 로듐, 팔라듐, 텔루르, 레늄, 몰리브덴, 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 알루미늄, 하프늄, 티타늄, 탄탈륨, 망간, 아연, 지르코늄, 인듐, 납, 비스무트 등을 포함할 수 있다.
본 발명에 의하면, 폴리실리콘 및 금속을 포함하는 플로팅 게이트의 형성 이후, 열처리 공정으로 상기 플로팅 게이트로부터 불순물들을 효과적으로 제거하여, 유전막 및/또는 컨트롤 게이트가 리프팅(lifting)되는 문제를 해결할 수 있다. 또한, 이러한 요소들을 구비하는 비휘발성 반도체 메모리 장치의 동작 특성과 리텐션 특성 등을 향상시킬 수 있다.
이하, 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지는 않는다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
예비, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 또는 "~에 인접하는" 등도 마찬가지로 해석될 것이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하 는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 막(층), 영역, 패턴 또는 구조물의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막(층), 영역, 패턴 또는 구조물이 기판, 막(층), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "아래쪽에", "하부에" 형성되는 것으로 언급되는 경우에는 각 막(층), 영역, 패턴 또는 구조물이 직접 기판, 각 막(층), 영역 또는 패턴 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막(층), 다른 영역, 다른 패턴 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다.
비휘발성 반도체 메모리 장치의 제조 방법
도 1 내지 도 6은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 2 및 도 6은 X 방향(액티브 영역에 대해 수직한 방향)을 따라 절단한 단면도들이며, 도 1, 도 3, 도 4 및 도 5는 상기 X 방향에 실질적으로 수직한 Y 방향으로 절단한 단면도들이다.
도 1 및 도 2는 기판(10) 상에 터널 절연막(18), 제1 플로팅 게이트막(20) 및 제2 플로팅 게이트막(22)을 형성하는 단계들을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 기판(10) 상에 버퍼 산화막(도시되지 않음)을 형성한 다음, 상기 버퍼 산화막 상에 트렌치의 형성을 위한 제1 마스크(도시되지 않음)를 형성한다. 기판(10)은 실리콘 기판이나 게르마늄 기판 등의 반도체 기판을 포함할 수 있으며, 상기 버퍼 산화막은 실리콘 산화물로 이루어질 수 있다. 또한, 상기 제1 마스크는 실리콘 질화물이나 실리콘 산질화물을 사용하여 형성될 수 있다.
상기 제1 마스크를 식각 마스크로 이용하여 상기 버퍼 산화막 및 기판(10)을 선택적으로 식각함으로써, 기판(10)에 상기 X 방향을 따라 트렌치를 형성한다. 이러한 트렌치의 측벽과 저면 상에 기판(10)의 식각 손상을 큐어링하기 위한 내벽 산화막(14)을 형성한다. 기판(10)이 실리콘을 포함하는 경우, 내벽 산화막(14)은 실리콘 산화물로 이루어질 수 있다.
내벽 산화막(14) 상에 상기 트렌치를 채우는 소자 분리막(16)을 형성한다. 예를 들면, 소자 분리막(16)은 TEOS(tetraethylorthosilicate), USG(undoped silicate glass), SOG(silicon-on-glass) 또는 HDP-CVD(high density plasma-chemical vapor deposition) 산화물 등과 같은 산화물을 사용하여 형성될 수 있다. 소자 분리막(16)의 형성 후, 상기 제1 마스크 및 상기 버퍼 산화막을 기판(10)으로부터 제거한다.
소자 분리막(16)을 갖는 기판(10) 상에 터널 절연막(18)을 형성한다. 터널 절연막(18)은 실리콘 산화물을 포함할 수 있으며, 열산화 공정이나 화학 기상 증착 공정을 통해 기판(10) 상에 형성될 수 있다. 본 발명의 실시예들에 있어서, 터널 절연막(18)은 실리콘 산질화물(SiONx), 실리콘 산화물/실리콘 질화물/실리콘 산화물(SiOx/SiNx/SiOx) 또는 실리콘 산화물/실리콘 나노크리스탈/실리콘 산화물을 사용하여 형성될 수 있다.
터널 절연막(18) 상에 제1 플로팅 게이트막(20) 및 예비 제2 플로팅 게이트막(22)을 순차적으로 형성한다. 제1 플로팅 게이트막(20)은 불순물들이 도핑된 폴리실리콘을 사용하여 형성될 수 있으며, 예비 제2 플로팅 게이트막(22)은 제1 금속을 포함할 수 있다.
본 발명의 실시예들에 있어서, 제1 플로팅 게이트막(20)은 N형 또는 P형 불순물들이 도핑된 폴리실리콘으로 이루어질 수 있다. 여기서, 제1 플로팅 게이트막(20)은 실란(SiH4) 가스 및 포스핀(PH3) 가스를 사용하는 화학 기상 증착(CVD) 공정을 적용하여 약 450℃ 내지 약 550℃ 정도의 온도에서 형성될 수 있다. 예비 제2 플로팅 게이트막(22)은 폴리실리콘보다 큰 일 함수를 갖는 상기 제1 금속을 포함한다. 예를 들면, 예비 제2 플로팅 게이트막(22)은 금(Au), 백금(Pt), 코발트(Co), 베릴륨(Be), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 텔루르(Te), 레늄(Re), 몰리브덴(Mo), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WNx), 알루미늄(Al), 하프늄(Hf), 티타늄(Ti), 탄탈륨(Ta), 망간(Mn), 아연(Zn), 지르코늄(Zr), 인듐(In), 납(Pb), 비스무트(Bi) 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 예를 들면, 예비 제2 플로팅 게이트막(22)은 상기 금속 또는 금속 화합물로 구성된 단일막 구조 혹은 다층막 구조를 가질 수 있다. 예비 제2 플로팅 게이트막(22)은 제1 플로팅 게이트막(20)의 상면으로부터 약 150 내지 약 250 정도의 얇은 두께로 형성될 수 있다. 또한, 예비 제2 플로팅 게이트막(22)은 원자층 적층(ALD) 공정, 화학 기상 증착(CVD) 공정, 스퍼터링 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다.
본 발명의 실시예들에 따라 폴리실리콘의 일함수(약 3.9eV 정도)보다 큰 일 함수를 갖는 금속이나 금속 화합물을 사용하여 예비 제2 플로팅 게이트막(22)을 형성할 경우, 후속하여 형성되는 유전막(24)(도 4 참조)으로의 누설 전류를 감소시킬 수 있다. 또한, 상기 비휘발성 반도체 메모리 장치의 프로그래밍 동작 및 소거 동작 시에 컨트롤 게이트(29a)(도 5 참조)에 동일한 전압을 인가할 경우, 터널 절연막(18) 내에 흐르는 FN 터널 전류량을 유지시키면서 유전막(24)으로 흐르는 누설 전류를 감소시킬 수 있다. 이에 따라, 상기 비휘발성 반도체 메모리 장치의 프로그래밍/소거 동작 특성을 개선할 수 있다.
도 2에 도시한 바와 같이, 예비 제2 플로팅 게이트막(22)과 제1 플로팅 게이트막(20) 을 상기 X 방향을 따라 패터닝함으로써, 기판(10) 상에 각기 라인 구조의 예비 제2 플로팅 게이트막(22)과 제1 플로팅 게이트막(20)을 형성한다.
도 3은 기판(10) 상에 형성된 예비 제2 플로팅 게이트막(22)을 열처리하는 단계를 설명하기 위한 단면도이다.
도 3을 참조하면, 상기 제1 금속을 포함하는 예비 제2 폴로팅 게이트막 패턴(22)에 대하여열처리 공정을 수행한다. 이러한 열처리 공정에 의해 예비 제2 플로팅 게이트막(22) 내에 존재하는 탄소 디개싱(degassing)에 의해 생성된 탄소를 포함하는 불순물들과 같은 불순물들을 활성화시킨다. 이와 같이 활성화된 불순물들은 예비 제2 플로팅 게이트막(22)의 상부로 확산된 후, 예비 제2 플로팅 게이트막(22)으로부터 제거되며, 이에 따라, 예비 제2 플로팅 게이트막(22)은 제2 플로팅 게이트막(22a)으로 변화된다. 전술한 열처리 공정 동안, 제1 플로팅 게이트막(20) 을 구성하는 물질도 결정화될 수 있다.
본 발명의 실시예들에 있어서, 상기 열처리 공정은 수소(H2), 질소(N2), 암모니아(NH3), 아르곤(Ar) 등의 불활성 가스 분위기 하에서 수행될 수 있다. 또한, 상기 열처리 공정은 약 400~900℃ 정도의 온도에서 약 3~30분 동안 수행될 수 있다. 상술한 열처리 공정에 의해, 제2 플로팅 게이트막(22a) 내의 불순물들을 완전히 제거할 수 있기 때문에, 후속하는 유전막(24)에 대한 고온 열처리 공정에서 제2 플로팅 게이트막(22a)으로부터 불순물들이 디개싱되어 제2 플로팅 게이트막(22a)과 유전막(24) 사이의 계면에 리프팅이 발생되는 현상을 방지할 수 있다.
도 4는 유전막(24) 및 컨트롤 게이트층(29)을 형성하는 단계들을 설명하기 위한 단면도이다.
도 4를 참조하면, 제2 플로팅 게이트막(22a) 상에 유전막(24) 및 컨트롤 게이트층(29)을 형성한다. 유전막(24)은 커플링 비의 향상을 위하여 얇은 두께로 형성되는 것이 유리하다. 예를 들면, 유전막(24)은 제2 플로팅 게이트막(22a)의 상면으로부터 약 50Å 내지 약 150Å 정도의 두께로 형성될 수 있다. 이러한 유전막(24)은 원자층 적층(ALD) 공정, 화학 기상 증착(CVD) 공정, 펄스 레이저 증착(PLD) 공정, 스퍼터링 공정, 진공 증착 공정 등을 통해 형성될 수 있다.
본 발명의 실시예들에 있어서, 유전막(24)은 얇은 등가 산화막 두께(EOT)를 유지하면서 유전막(24)으로부터의 누설 전류의 발생을 방지할 수 있도록 고유전율을 갖는 금속 산화물을 사용하여 형성될 수 있다. 예를 들면, 유전막(24)은 알루미 늄 산화물(AlOx), 하프늄 산화물(HfOx), 란탄 산화물(LaOx), 이트륨 산화물(YOx), 세륨 산화믈(CeOx), 티타늄 산화물(TiOx), 지르코늄 산화물(ZrOx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)등을 사용하여 형성될 수 있다. 이들 금속 산화물들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
본 발명의 다른 실시예들에 따르면, 유전막(24)은 실리콘 산화물(SiOx)로 이루어진 산화막, 실리콘 질화물(SiNx)로 구성된 질화막 및/또는 상기 금속 산화물로 구성된 금속 산화막을 포함하는 다층막 구조를 가질 수 있다. 예를 들면, 유전막(24)은 실리콘 산화막, 실리콘 질화막 및 고유전율을 갖는 물질로 이루어지는 금속 산화막이 순차적으로 적층된 다층 구조로 형성될 수 있다.
컨트롤 게이트층(29)은 유전막(24) 상에 순차적으로 형성된 제1 컨트롤 게이트막(26)과 제1 컨트롤 게이트막(29)을 포함한다. 제1 컨트롤 게이트막(26)은 제2 금속을 포함하며, 제2 컨트롤 게이트막(28)은 불순물들이 도핑된 폴리실리콘으로 이루어질 수 있다. 제1 컨트롤 게이트막(26)은 제2 컨트롤 게이트막(28) 내의 도핑된 불순물들의 확산을 방지하는 확산 방지막의 역할을 수행할 수 있다. 예를 들면, 제1 컨트롤 게이트막(26)은 약 180Å 내지 약 230Å 정도의 두께로 형성될 수 있다. 또한, 제1 컨트롤 게이트막(26)은 원자층 적층(ALD) 공정, 화학 기상 증착(CVD) 공정, 펄스 레이저 증착(PLD) 공정, 스퍼터링 공정, 진공 증착 공정 등을 통해 형성될 수 있다.
본 발명의 실시예들에 있어서, 제1 컨트롤 게이트막(26)에 포함되는 제2 금속과 제2 플로팅 게이트막(22a)에 포함되는 제1 금속은 실질적으로 동일할 수 있 다. 예를 들면, 제1 컨트롤 게이트막(26)은 금(Au), 백금(Pt), 코발트(Co), 베릴륨(Be), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 텔루르(Te), 레늄(Re), 몰리브덴(Mo), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WNx), 알루미늄(Al), 하프늄(Hf), 티타늄(Ti), 탄탈륨(Ta), 망간(Mn), 아연(Zn), 지르코늄(Zr), 인듐(In), 납(Pb), 비스무트(Bi) 등을 포함할 수 있다. 이들은 단독으로 사용될 수 있으며, 경우에 따라 둘 이상을 혼합하여 사용할 수도 있다.
제2 컨트롤 게이트막(28) 상에 제2 마스크(30)를 형성한다. 제2 마스크(30)는 중온 산화물(MTO), 플라즈마 증대 산화물(PE-OX), 실리콘 질화물 등을 사용하여 형성될 수 있다.
도 5 및 도 6은 기판(10) 상에 게이트 구조물을 형성하는 단계를 설명하기 위한 단면도들이다.
도 5 및 도 6을 참조하면, 제2 마스크(30)를 식각 마스크로 이용하는 식각 공정을 통해 컨트롤 게이트층(29), 유전막(24), 제2 플로팅 게이트막(22a), 제1 플로팅 게이트막(20) 및 터널 절연막(18)을 패터닝하여, 기판(10) 상에 터널 절연막 패턴(18a), 플로팅 게이트(27), 유전막 패턴(24a) 및 컨트롤 게이트(29a)를 포함하는 게이트 구조물을 완성한다. 여기서, 컨트롤 게이트(29a)는 유전막 패턴(24a) 상에 형성된 제1 컨트롤 게이트막 패턴(26a)과 제2 컨트롤 게이트막 패턴(28a)을 구비한다. 또한, 플로팅 게이트(27)은 터널 절연막 패턴(18a) 상에 형성된 제1 플로팅 게이트막 패턴(20a)과 제2 플로팅 게이트막 패턴(22b)을 구비한다. 이 경우, 컨트롤 게이트(29a) 및 플로팅 게이트(27)의 측벽들 상에 스페이서(도시되지 않음)를 추가적으로 형성할 수 있다.
본 발명의 다른 실시예들에 있어서, 제2 마스크(30)를 식각 마스크로 이용하여 제2 컨트롤 게이트막(28)과 제1 컨트롤 게이트막(26)을 유전막(24)이 노출될 때까지 순차적으로 식각하여 유전막(24) 상에 제1 컨트롤 게이트막 패턴(26a) 및 제2 컨트롤 게이트막 패턴(28a)을 구비하는 예비 게이트 구조물(도시되지 않음)을 형성할 수도 있다. 이어서, 상기 예비 게이트 구조물 및 유전막(24) 상에 실리콘 질화물 또는 실리콘 산화물을 포함하는 스페이서 형성막(도시되지 않음)을 형성한 후, 이방성 식각 공정을 통해 상기 예비 게이트 구조물의 측벽에 스페이서(도시되지 않음)를 형성한 다음, 패터닝 공정을 수행하여 기판(10) 상에 터널 절연막 패턴(18a), 플로팅 게이트(27), 유전막 패턴(24a), 컨트롤 게이트(29a) 및 상기 스페이서를 구비하는 게이트 구조물을 형성할 수도 있다.
도시하지는 않았으나, 상기 게이트 구조물에 인접하는 기판(10)에 소스/드레인 영역 형성 공정 및 배선 형성 공정을 수행하여 상기 비휘발성 반도체 메모리 장치를 완성한다.
종래의 MIM IPD 구조의 비휘발성 반도체 메모리 장치를 제조하는 방법에 따르면, 플로팅 게이트에 대한 열처리 공정 없이 불순물들이 도핑된 폴리실리콘과 탄탈륨 질화물로 이루어진 플로팅 게이트, 알루미늄 산화물로 이루어진 유전막, 그리고 불순물들이 도핑된 폴리실리콘으로 이루어진 컨트롤 게이트를 형성하였다. 이 경우, 상기 유전막의 형성 후에 고온 열처리 공정을 수행하는 동안 탄탈륨 질화물 내에 함유된 불순물들이 디개싱(degassing)되어 상기 유전막과 플로팅 게이트 사이 의 계면에서 버블 형태의 리프팅이 발생되는 문제점이 있다. 그러나, 본 발명에 따르면, 플로팅 게이트에 대한 열처리공정을 통해 내부에 잔류하는 탄소를 포함하는 불순물들을 효과적으로 제거함으로써, 이러한 불순물들에 의한 버블 형태의 리프팅(lifting) 현상을 방지할 수 있으며, 이에 따라 상기 비휘발성 반도체 메모리 장치의 프로그래밍/소거 성능과 같은 동작 특성 및 고온 스토리지 리텐션 특성을 개선시킬 수 있다.
도 7a 및 도 7b는 종래의 MIM IPD 구조의 비휘발성 반도체 메모리 장치를 제조하는 동안 유전막의 고온 열처리 공정 시에 불순물들이 디개싱되어 유전막의 일부가 리프팅된 상태를 나타내는 평면 및 단면 전자 현미경 사진들을 도시한 것이다. 도 7b에 있어서, 참조 부호 "100"은 불순물들이 도핑된 폴리실리콘막을 나타내며, "110"은 탄탈륨 질화막을 나타내고, "120"은 유전막을 나타내며, "130"은 탄탈륨 질화막을 나타낸다.
도 7a를 참조하면, 종래의 비휘발성 반도체 메모리 장치의 제조 방법에 있어서, 유전막(120)을 형성한 후 고온 열처리 공정을 수행하여 MIM IPD 구조의 비휘발성 반도체 메모리 장치를 형성하는 경우에는, 기판 상에 형성되는 유전막(120)과 탄탈륨 질화막(130)이 리프팅되는 현상이 심하게 유발되며, 탄탈륨 질화막(130)의 표면에는 버블 형태의 불순물들이 생성되는 것을 확인할 수 있다. 즉, 도 7a에 나타낸 바와 같이 다양한 사이즈들을 갖는 불순물들을 관찰할 수 있으며, 탄탈륨 질화막(130)이나 유전막(120)이 부분적으로 리프팅되는 현상은 도 7b를 통해 보다 확연하게 확인할 수 있다.
그러나, 본 발명에 따라 수소(H2), 질소(N2), 암모니아(NH3) 또는 아르곤(Ar) 가스 분위기 하에서 약 400℃ 내지 약 900℃의 온도로 열처리 공정을 수행하여 형성된 비휘발성 반도체 메모리 장치에서는, 유전막 및/또는 컨트롤 게이트의 리프팅 현상을 효과적으로 방지할 수 있다. 즉, 상술한 열처리 공정에 의해 플로팅 게이트 내부에 잔류하는 불순물들이 거의 완전히 제거될 수 있기 때문에, 후속하는 유전막에 대한 고온 열처리 공정에서 디개싱되는 불순물들이 현저하게 감소될 수 있다. 이에 따라, 플로팅 게이트와 유전막 사이의 계면에서 버블 형태의 리프팅 현상이 발생하는 것을 효과적으로 방지할 수 있다.
비휘발성 반도체 메모리 장치의 프로그래밍/소거 윈도우 특성
도 8은 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치들의 프로그래밍/소거 윈도우 특성을 나타내는 그래프이다.
본 발명의 일 실시예에 따라 제1 비휘발성 반도체 메모리 장치를 제조하였다. 상기 제1 비휘발성 반도체 메모리 장치는, 약 75Å 정도의 두께를 가지며 터널 절연막으로서 기능하는 실리콘 산화막 패턴, 제1 플로팅 게이트막 패턴으로 기능하는 제1 폴리실리콘막 패턴, 제2 플로팅 게이트막 패턴으로 기능하고, 약 200Å의 두께를 가지며 질소(N2) 가스 분위기 하에서 약 400℃ 내지 약 900℃의 온도로 열처리된 제1 탄탈륨 질화막 패턴, 알루미늄 산화물로 이루어지며 약 800℃ 정도의 온도로 열처리된 유전막 패턴, 약 200Å 정도의 두께를 가지며 제1 컨트롤 게이트막 패턴으로 기능하는 제2 탄탈륨 질화막 패턴, 제2 컨트롤 게이트막 패턴으로 기능하는 제2 폴리실리콘막 패턴, 그리고 버퍼막으로 기능하는 마스크를 구비하였다. 또한, 본 발명의 다른 실시예에 따라 제2 비휘발성 반도체 메모리 장치를 제조하였다. 상기 제2 비휘발성 반도체 메모리 장치는, 제2 플로팅 게이트막 패턴으로 기능하는 제1 탄탈륨 질화막을 암모니아(NH3) 가스 분위기 하에서 열처리하는 것을 제외하고는 상기 제1 비휘발성 반도체 메모리 장치와 실질적으로 동일한 공정들을 통해 제조되었다.
도 8에 있어서, 제1 탄탈륨 질화막을 약 400℃, 약 550℃, 약 650℃, 약 750℃ 및 약 850℃의 온도에서 약 3분 내지 약 30분 동안 열처리하여 상기 제1 및 제2 비휘발성 반도체 메모리 장치들을 형성한 후, 프로그래밍 전압 및 소거 전압을 인가하면서 각각의 문턱 전압(threshold voltage)을 측정한 다음, 이들의 범위로 프로그래밍/소거 윈도우(program/erase window)들을 수득하였다. 또한, 도 8에 있어서, 질소(N2) 가스 분위기 하에서 제1 탄탈륨 질화막을 열처리하여 상기 제1 비휘발성 반도체 메모리 장치를 형성한 후, 프로그래밍 동작을 수행한 다음, 문턱 전압을 측정한 결과를 "▼"로 나타내었고, 암모니아(NH3) 가스 분위기 하에서 제1 탄탈륨 질화막을 열처리하여 상기 제2 비휘발성 반도체 메모리 장치를 형성한 후 소거 동작을 수행한 다음 문턱 전압을 측정한 결과를 "▲"로 나타내었다. 여기서, "Ⅰ"는 상기 제1 비휘발성 반도체 메모리 장치의 프로그래밍/소거 윈도우 특성을 측정한 결과이며, "Ⅱ"는 상기 제2 비휘발성 반도체 메모리 장치의 프로그래밍/소거 윈도 우 특성을 측정한 결과이다.
도 8을 참조하면, 질소 가스 분위기 하에서 열처리한 상기 제1 비휘발성 반도체 메모리 장치의 경우, 약 400℃ 내지 약 850℃ 정도의 열처리 온도 범위에서 프로그래밍/소거 윈도우 값이 약 8.5V 내지 약 9.5V 정도였다. 또한, 암모니아 가스 분위기 하에서 열처리한 상기 제2 비휘발성 반도체 메모리 장치의 경우에는, 약 550℃ 내지 약 750℃ 정도의 열처리 온도 범위에서 프로그래밍/소거 윈도우 값이 약 8.5V 내지 약 9.5V 정도였다.
반면, 종래의 열처리 공정을 수행하지 않은 비휘발성 반도체 메모리 장치에 대하여 상술한 온도 범위와 동일한 온도 범위에서서 측정한 결과, 프로그래밍/소거 윈도우 값이 약 5V 내지 약 6V 정도로 측정되었다. 이에 따라, 본 발명에 따른 비휘발성 반도체 메모리 장치는 종래의 비휘발성 반도체 메모리 장치에 비해 프로그래밍/소거 윈도우 값이 약 3V 내지 약 4V 정도 증가되어, 프로그래밍/소거의 동작 특성이 개선되었음을 알 수 있다.
비휘발성 반도체 메모리 장치의 고온 스토리지 리텐션 특성
도 9 및 도 10은 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치의 문턱 전압 윈도우 특성들을 나타내는 그래프이다.
도 9에 있어서, 상술한 제1 및 제2 비휘발성 반도체 메모리 장치의 열처리 온도에 따른 프로그래밍 및 소거 전압을 인가시의 문턱 전압 윈도우를 측정하고 이들을 초기값과 비교한 다음, 고온 스토리지(high temperature storage) 리텐션 시 험을 수행하였다. 이러한 고온 스토리지 리텐션 시험을 수행하기 위하여, 상기 제1 및 제2 비휘발성 반도체 메모리 장치를 약 200℃의 온도로 약 2시간 동안 베이킹(baking)한 후, 프로그래밍/소거 전압을 인가하여 측정된 문턱 전압 윈도우와 초기값을 비교하였다. 도 9에 있어서, 상기 제1 비휘발성 반도체 메모리 장치의 열처리 온도를 각기 약 400℃, 약 550℃, 약 650℃ 및 약 750℃ 정도로 하여 약 3분 내지 약 30분 동안 열처리한 후, 프로그래밍/소거 전압 인가시의 문턱 전압 윈도우를 측정한 결과를 "Ⅲ"으로 나타내었으며, 상기 베이킹을 수행한 후 프로그램/소거 전압을 약 1,200회 정도 반복적으로 인가한 후의 문턱 전압 윈도우를 측정한 결과를 "Ⅳ"로 나타내었다. 도 10에 있어서, 상기 제2 비휘발성 반도체 메모리 장치의 열처리 온도를 각기 약 550℃, 약 650℃ 및 약 750℃로 하여 약 3분 내지 약 5분 동안 열처리한 경우 프로그래밍/소거 전압 인가시의 문턱 전압 윈도우를 측정한 결과를 "Ⅴ"로 나타내었으며, 계속하여 베이킹 처리를 수행한 후 프로그래밍/소거 전압을 약 1,200회 정도 반복적으로 인가한 후의 문턱 전압 윈도우를 측정한 결과를 "Ⅵ"로 나타내었다. 여기서, 상기 측정 시험들은 각기 2회 내지 3회에 걸쳐 반복적으로 수행되었다.
도 9 및 도 10을 참조하면, 상기 제1 비휘발성 반도체 메모리 장치에 있어서, 베이킹 처리 후의 문턱 전압 윈도우 값은 약 0.4V 내지 약 1.0V 정도로 양호한 리텐션 특성을 보임을 알 수 있다. 또한, 상기 제2 비휘발성 반도체 메모리 장치에서도, 베이킹 처리 후의 문턱 전압 윈도우 값이 약 0.4V 내지 약 0.7V 정도로 양호한 리텐션 특성을 보임을 알 수 있다. 더욱이, 질소 가스 분위기 하에서 약 650℃ 의 열처리 온도로 약 5분 동안 열처리하여 제1 비휘발성 반도체 메모리 장치를 형성한 경우, 베이킹 처리 후의 문턱 전압 윈도우 값이 가장 작기 때문에 가장 우수한 고온 스토리지 리텐션 특성을 갖는 것을 확인할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 제1 및 제2 비휘발성 반도체 메모리 장치의 고온 스토리지 리텐션 특성은 약 400℃ 내지 약 900℃의 열처리 온도 범위에서 열처리한 경우에 문턱 전압 윈도우 값의 큰 변화가 없으며, 모두 양호한 값을 갖는 것을 확인할 수 있다.
본 발명에 따르면, 플로팅 게이트로 사용되는 폴리실리콘막 및 금속막을 형성한 후, 적절한 열처리 공정을 수행하여 금속막 내부에 잔류하는 불순물들을 효과적으로 제거시킬 수 있으므로 후속 열처리 공정에 의해 잔류된 불순물들이 버블 형태로 리프팅(lifting)되는 문제를 방지할 수 있다. 또한, 이러한 플로팅 게이트를 구비하는 비휘발성 반도체 메모리 장치의 프로그래밍/소거 특성과 같은 동작 특성을 개선할 수 있으며, 고온 스토리지 리텐션 특성을 양호하게 유지하여 상기 비휘발성 반도체 메모리 장치의 신뢰성을 향상시킬 수 있다
상술한 바에 있어서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 6은 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7a 및 도 7b는 종래의 MIM IPD 구조의 비휘발성 반도체 메모리 장치를 제조하는 동안 유전막의 고온 열처리 공정 시에 불순물들이 디개싱되어 유전막의 일부가 리프팅된 상태를 나타내는 평면 및 단면 전자 현미경 사진들이다.
도 8은 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치의 프로그래밍/소거 윈도우 특성을 나타내는 그래프이다.
도 9 및 도 10은 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치의 문턱 전압 윈도우 특성들을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10：기판 18：터널 절연막
18a：터널 절연막 패턴 20：제1 플로팅 게이트막
20a：제1 플로팅 게이트막 패턴 22：예비 제2 플로팅 게이트막
22a：제2 플로팅 게이트막 22b：제2 플로팅 게이트막 패턴
24：유전막 24a：유전막 패턴
26：제1 컨트롤 게이트막 26a：제1 컨트롤 게이트막 패턴
27：플로팅 게이트 28：제2 컨트롤 게이트막
28a：제2 컨트롤 게이트막 패턴 29：컨트롤 게이트층
29a：컨트롤 게이트
Claims (10)
- 기판 상에 터널 절연막을 형성하는 단계;상기 터널 절연막 상에 폴리실리콘을 포함하는 제1 플로팅 게이트막을 형성하는 단계;상기 제1 플로팅 게이트막 상에 제1 금속을 포함하는 예비 제2 플로팅 게이트막을 형성하는 단계;상기 예비 제2 플로팅 게이트막을 열처리하여 제2 플로팅 게이트막을 형성하는 단계;상기 제2 플로팅 게이트막 상에 유전막을 형성하는 단계; 및상기 유전막 상에 컨트롤 게이트층을 형성하는 단계를 포함하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 예비 제2 플로팅 게이트막은 수소(H2), 질소(N2), 암모니아(NH3) 및 아르곤(Ar)으로 이루어진 그룹으로부터 선택된 하나를 포함하는 가스 분위기 하에서 열처리되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 예비 제2 플로팅 게이트막은 400℃~900℃의 온도에서 3~30분 동안 열처리되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 열처리를 통해 상기 예비 제2 플로팅 게이트막으로부터 탄소를 포함하는 불순물들을 제거하여 상기 제2 플로팅 게이트막을 형성하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 터널 절연막은 실리콘 산화물, 실리콘 산질화물, 실리콘 산화물/실리콘 질화물/실리콘 산화물 또는 실리콘 산화물/실리콘 나노 크리스탈/실리콘 산화물을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 제1 금속은 금(Au), 백금(Pt), 코발트(Co), 베릴륨(Be), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 텔루르(Te), 레늄(Re), 몰리브덴(Mo), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WNx), 알루미늄(Al), 하프늄(Hf), 티타늄(Ti), 탄탈륨(Ta), 망간(Mn), 아연(Zn), 지르코늄(Zr), 인듐(In), 납(Pb) 및 비스무트(Bi)로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 유전막은 알루미늄 산화물(AlOx), 하프늄 산화 물(HfOx), 란탄 산화물(LaOx), 이트륨 산화물(YOx), 세륨 산화물(CeOx), 티타늄산화물(TiOx), 지르코늄 산화물(ZrOx), 실리콘산화물(SiOx) 및 실리콘 질화물(SiNx)로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 컨트롤 게이트층을 형성하는 단계는,상기 유전막 상에 제2 금속을 포함하는 제1 컨트롤 게이트막을 형성하는 단계; 및상기 제1 컨트롤 게이트막 상에 폴리실리콘막을 포함하는 제2 컨트롤 게이트막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제8항에 있어서, 상기 제1 금속과 상기 제2 금속은 동일한 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
- 제8항에 있어서, 상기 제2 금속은 금(Au), 백금(Pt), 코발트(Co), 베릴륨(Be), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 텔루르(Te), 레늄(Re), 몰리브덴(Mo), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WN), 알루미늄(Al), 하프늄(Hf), 티타늄(Ti), 탄탈륨(Ta), 망간(Mn), 아연(Zn), 지르코늄(Zr), 인듐(In), 납(Pb) 및 비스무트(Bi)로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것 을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080000603A KR20090074902A (ko) | 2008-01-03 | 2008-01-03 | 비휘발성 반도체 메모리 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080000603A KR20090074902A (ko) | 2008-01-03 | 2008-01-03 | 비휘발성 반도체 메모리 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090074902A true KR20090074902A (ko) | 2009-07-08 |
Family
ID=41332158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080000603A KR20090074902A (ko) | 2008-01-03 | 2008-01-03 | 비휘발성 반도체 메모리 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090074902A (ko) |
-
2008
- 2008-01-03 KR KR1020080000603A patent/KR20090074902A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6917072B2 (en) | Semiconductor memory device | |
| US7456466B2 (en) | NAND flash memory device and method of manufacturing the same | |
| CN107408558B (zh) | 具有高k电荷俘获层的存储器单元 | |
| US7737488B2 (en) | Blocking dielectric engineered charge trapping memory cell with high speed erase | |
| JP5466421B2 (ja) | ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子 | |
| US8482053B2 (en) | Nonvolatile semiconductor memory device with high-K insulating film | |
| US8044454B2 (en) | Non-volatile memory device | |
| US9514946B2 (en) | Semiconductor memory incorporating insulating layers of progressively decreasing band gaps and method of manufacturing the same | |
| KR20090052682A (ko) | 비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
| KR100819003B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| JP5361294B2 (ja) | 不揮発性半導体記憶装置 | |
| US7800162B2 (en) | Nonvolatile memory device and method of fabricating the same | |
| US8330207B2 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP6875188B2 (ja) | 半導体装置の製造方法 | |
| KR20090074902A (ko) | 비휘발성 반도체 메모리 장치의 제조 방법 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| KR100885797B1 (ko) | 비휘발성 메모리 및 그의 소자의 제조 방법 | |
| KR100807228B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR101327500B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| KR100831976B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100615098B1 (ko) | 부유게이트형 비휘발성 메모리 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |