KR20090070234A - 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법 - Google Patents
액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법 Download PDFInfo
- Publication number
- KR20090070234A KR20090070234A KR1020070138167A KR20070138167A KR20090070234A KR 20090070234 A KR20090070234 A KR 20090070234A KR 1020070138167 A KR1020070138167 A KR 1020070138167A KR 20070138167 A KR20070138167 A KR 20070138167A KR 20090070234 A KR20090070234 A KR 20090070234A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- electrode
- pixel electrode
- common
- pixel
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 230000008439 repair process Effects 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 40
- 238000002161 passivation Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- -1 molybdenum (Mo) Chemical class 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241001085205 Prenanthella exigua Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
본 발명은 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법에 관한 것으로 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와, 상기 화소 영역에 형성되고 상기 박막 트랜지스터와 접속된 화소 전극과, 상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중첩되어 형성되는 차폐 전극과, 상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 형성되는 공통 라인을 포함하며, 상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 한다.
차폐 전극, 노멀리 화이트, 리페어
Description
본 발명은 액정표시패널에 관한 것으로 특히, 휘점을 암점화함과 아울러 액정 패널의 얼룩 불량을 방지할 수 있는 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법에 관한 것이다.
일반적인 액정표시장치는 액정의 전기적 및 광학적 특성을 이용하여 화상을 표시하는 액정 패널과, 액정 패널에 구동 신호를 인가하는 구동부로 구분된다.
액정 패널은 일정 간격을 갖고 합착된 제 1, 제 2 기판과, 제 1, 제 2 기판 사이에 형성된 액정층으로 구성된다. 액정 패널의 제조공정은 크게 제 1 기판에 박막 트랜지스터를 형성하는 박막 트랜지스터 어레이 공정과, 제 2 기판에 컬러 필터를 형성하는 컬러 필터 어레이 공정으로 구분된다. 액정 패널은 박막 트랜지스터 어레이가 형성된 제 1 기판과, 컬러 필터 어레이가 형성된 제 2 기판은 셀공정을 거쳐 액정층을 사이에 두고 서로 합착되어 완성된다.
완성된 액정 패널은 검사 공정을 통해 불량 여부를 판단하고, 양품으로 선별 된 액정 패널은 외측에 각각 편광판을 부착한 후, 구동회로를 연결하면 액정표시장치가 완성된다.
여기서, 액정 패널의 검사 공정은 액정 패널에 테스트 화면을 표시하여 불량 화소의 유무를 검출한다. 또한, 박막 트랜지스터 어레이 공정 후 검사 장비를 통해 박막 트랜지스터 기판의 불량 여부를 검출한다. 이때, 제조 공정상 불량으로 인해 일부 화소에 휘점이 발생하는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 휘점을 암점화함과 아울러 액정 패널의 얼룩 불량을 방지할 수 있는 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 한 특징에 따른 액정표시패널은 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와, 상기 화소 영역에 형성되고 상기 박막 트랜지스터와 접속된 화소 전극과, 상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중첩되어 형성되는 차폐 전극과, 상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 형성되는 공통 라인을 포함하며, 상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 액정표시패널의 제조방법은 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인을 형성하는 단계와, 상기 게이트 라인과 데이터 라인의 교차영역에 박막 트랜지스터를 형성하는 단계와, 상기 화소 영역에 상기 박막 트랜지스터와 접속되도록 화소 전극을 형성하는 단계와, 상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중 첩되도록 차폐 전극을 형성하는 단계와, 상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 공통 라인을 형성하는 단계를 포함하며, 상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 액정표시패널의 리페어 방법은 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와, 상기 화소 영역에 형성되고 상기 박막 트랜지스터와 접속된 화소 전극과, 상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중첩되어 형성되는 차폐 전극과, 상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 형성되는 공통 라인을 포함하는 액정표시패널을 마련하는 단계와, 상기 액정표시패널을 검사하는 단계와, 상기 검사시 불량으로 검출된 화소의 상기 공통 라인과 중첩된 화소 전극 상에 레이저를 조사하여 상기 화소 전극과 상기 공통 라인을 전기적으로 연결시키는 단계를 포함하며, 상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 한다.
본 발명에 따른 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법은 다음과 같은 효과가 있다.
첫째, 데이터 라인 및 화소 전극 사이에서 데이터 라인 및 화소 전극과 중첩 되도록 차폐 전극을 형성함으로써, 데이터 라인과 화소 전극 사이의 기생 캐패시터에 의한 전압 스윙 현상을 방지할 수 있다. 따라서, 불순물의 이동을 최소화하여 액정의 이상배향에 의한 얼룩 불량을 방지할 수 있으므로 개구율 개선 및 고화질을 구현하며, 데이터 라인 및 화소 전극 사이의 빛샘을 차단한다.
둘째, 휘점이 발생한 화소의 화소 전극과 공통 라인을 전기적으로 연결함으로써, 컬러 필터 기판의 공통 전극과 공통 라인을 통해 스토리지 전압이 인가된 화소 전극 사이에 전계가 형성되므로 노멀리 화이트 구조의 휘점이 발생된 화소를 암점화할 수 있다.
셋째, 컬러 필터 기판의 공통 전극과 차폐 전극에 동일한 공통 전압이 인가됨으로써, 데이터 라인을 기준으로 전기장이 대칭성을 이루어 휘도 얼룩을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법을 상세히 설명하면 다음과 같다.
도 1a은 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)을 나타낸 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 내지 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 1a 및 도 1b에 도시된 박막 트랜지스터 기판(100) 상에 형성된 복수의 게이트 라인(102)과, 게이트 절연막(106)을 사이에 두고 게이트 라인(102)과 교차하게 형성되어 화소 영역을 정의하는 복수의 데이터 라인(112)과, 게이트 라인(102)과 데이터 라인(112)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)와, 각 화소 영역에 형성되어 박막 트랜지스터(TFT)와 접속된 화소 전극(122)으로 구성된다.
박막 트랜지스터(TFT)는 게이트 라인(102)에서 분기된 게이트 전극(104)과, 게이트 전극(104)이 형성된 기판(100)의 전면에 형성된 게이트 절연막(106)과, 게이트 절연막(106) 상에 게이트 전극(104)과 중첩되게 형성된 반도체층(108)과, 데이터 라인(112)에서 분기되어 반도체층(108) 상에 형성되는 소스 전극(110a), 반도체층(108) 상에 소스 전극(110a)과 마주하게 형성된 드레인 전극(110b)으로 구성된다.
화소 전극(122)은 보호막(120) 상에 형성되고, 보호막(120)을 관통하는 콘택홀(124)을 통해 드레인 전극(110b)과 접속된다.
그리고, 박막 트랜지스터 기판(100)은 공통 라인(116)과, 차폐 전극(114) 및 차폐 라인(115)을 더 구비한다.
차폐 전극(114)은 화소 전극(122) 좌, 우 및 하단 각각과, 화소 전극(122) 및 데이터 라인(112) 가장자리와 중첩되어 제 1 스토리지 캐패시터를 형성한다.
이와 같은 차폐 전극(114)은 데이터 라인(112)과 화소 전극(122) 사이의 기생 캐패시터에 의한 전압 스윙 현상을 방지함으로써 불순물(이온 등)의 이동을 최소화하여 액정의 이상배향에 의한 얼룩 불량을 방지할 수 있으므로 개구율 개선 및 고화질을 구현하며, 데이터 라인(112) 및 화소 전극(122) 사이의 빛샘을 차단한다.
또한, 차폐 라인(115)은 게이트 라인(102)과 나란하게 형성되며, 화소 전극(122)들 사이에서 차폐 전극(114)에 차폐 전압 즉, 컬러 필터 기판(도시하지 않음)의 공통 전극(도시하지 않음)과 동일한 공통 전압을 인가한다. 따라서, 도 2a 및 도 2b와 같이, 좌측의 화소 전극(A)과 우측의 화소 전극(A)에 인가된 전압은 차폐 전극(C)에 의해 데이터 라인(B)을 기준으로 대칭을 이루게 된다. 이에 따라, 컬러 필터 기판(도시하지 않음)의 공통 전극(도시하지 않음)과 박막 트랜지스터 기판(100)의 차폐 전극(114)의 전압 차이에 의해 데이터 라인(112)을 기준으로 전기장의 비대칭성으로 인한 휘도 얼룩을 방지할 수 있다.
공통 라인(116)은 게이트 절연막(106) 및 보호막(120)을 사이에 두고 화소 전극(122)과 중첩되어 제 2 스토리지 캐패시터를 형성한다. 공통 라인(116)은 게이트 라인(102)과 나란하게 형성되며, 스토리지 전압이 인가된다. 스토리지 전압은 공통 전압과 다른 레벨의 전압 즉, 0V 전압이 인가된다.
도면에서는 생략하였으나, 박막 트랜지스터 기판(100)은 컬러 필터 기판과 액정층을 사이에 두고 합착된다. 컬러 필터 기판은 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과, 컬러 필터층 상에 전압을 공급하는 공통 전극을 구비한다.
도 3a 내지 도 3b는 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)의 제조방법 중 제 1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 3a 및 도 3b를 참조하면, 기판(100) 상에 게이트 라인(102), 게이트 전극(104), 공통 라인(116), 차폐 전극(114) 및 차폐 라인(115)을 포함하는 게이트 패턴이 형성된다.
구체적으로, 기판(100) 상에 스퍼터링 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제 1 마스크를 이용한 포토리쏘그래피 공정 및 습식 식각 공정으로 게이트 금속층을 패터닝하여 게이트 라인(102), 게이트 전극(104), 공통 라인(116), 차폐 전극(114) 및 차폐 라인(115)을 포함하는 게이트 패턴이 형성된다.
게이트 금속층의 재료로는 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(Mo alloy), 구리(Cu) 등이 이용된다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)의 제조방법 중 제 2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b를 참조하면, 게이트 패턴 상에 게이트 절연막(106), 반도체층(108), 데이터 라인(112), 소스 및 드레인 전극(110a, 110b)이 형성된다.
구체적으로, 게이트 패턴을 포함하는 기판(100) 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(106), 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질실리콘층이 순차적으로 형성된다. 이어서, 소스/드레인 금속층을 스퍼터링 등의 증착 방법으로 형성한 후, 제 2 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 오믹 콘택층(108a) 및 활성층(108b)으로 구성된 반도체층(108)과, 데이터 라인(112)과, 소스 및 드레인 전극(110a, 110b)이 형성된다. 반도체층(108)과, 소스 및 드레인 전극(110a, 110b)을 동시에 패터닝하기 위해 하프톤 마스크 또는 슬릿 마스크가 이용된다. 이때, 소스 및 드레인 전극(110a, 110b) 사이의 채널부는 하프톤 마스크의 반투과부 또는 슬릿 마스크의 회절 슬릿부와 대응된다.
게이트 절연막(106)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)의 제조방법 중 제 3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 5a 및 도 5b를 참조하면, 데이터 라인(112), 소스 및 드레인 전극(110a, 110b)이 형성된 기판(100) 상에 콘택홀(142)을 포함하는 보호막(120)이 형성된다.
구체적으로, 소스 및 드레인 전극(110a, 110b) 상에 보호막(120)을 형성한 후, 제 3 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 드레인 전극(110b)을 노출시키는 콘택홀(124)을 형성한다. 보호막(120)은 게이트 절연막(106)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전 상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)의 제조방법 중 제 4 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 6a 및 도 6b를 참조하면, 보호막(120) 상에 드레인 전극(110b)과 전기적으로 연결되는 화소 전극(122)이 형성된다.
구체적으로, 보호막(120) 상에 투명 도전 물질을 증착한 후 제 4 마스크를 이용한 포토리쏘그리피 공정 및 식각 공정에 의해 패터닝되어 드레인 전극(110b)과 전기적으로 연결되는 화소 전극(122)을 형성한다. 화소 전극(122)은 게이트 절연막(106) 및 보호막(120)을 사이에 두고 차폐 전극(114)과 중첩되어 제 1 스토리지 캐패시터를 형성하고, 게이트 절연막(106) 및 보호막(120)을 사이에 두고 공통 라인(116)과 중첩되어 제 2 스토리지 캐패시터를 형성한다.
투명 도전 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO) 등이 있다.
이와 같이, 데이터 라인(112)과 화소 전극(122) 사이에 차폐 전극(114)을 형성함으로써, 데이터 라인(112)과 화소 전극(122) 사이의 기생 캐패시터에 의한 전압 스윙 현상을 방지함으로써 불순물의 이동을 최소화하여 액정의 이상배향에 의한 얼룩 불량을 방지할 수 있으므로 개구율 개선 및 고화질을 구현하며, 데이터 라인(112) 및 화소 전극(122) 사이의 빛샘을 차단한다.
또한, 차폐 전극(114)에 컬러 필터 기판의 공통 전극과 동일한 공통 전압을 인가함으로써, 데이터 라인(112)을 기준으로 전기장이 대칭성을 이루어 휘도 얼룩을 방지할 수 있다.
이와 같이, 완성된 박막 트랜지스터 기판(100)의 불량 검사시, 화소에 휘점이 발생하게 되면 이에 따른 리페어 공정이 필요하다.
도 7a는 휘점이 발생한 화소를 암점화하기 위한 리페어 공정을 나타낸 평면도이고, 도 7b는 도 7a의 Ⅲ-Ⅲ' 선상의 단면도이다.
도 7a 및 도 7b를 참조하면, 휘점이 발생한 화소의 공통 라인(116)과 중첩되는 화소 전극(122)의 적어도 한개 이상의 용접 포인트(200)에 레이저를 조사함으로써, 화소 전극(122)과 공통 라인(116)을 전기적으로 연결한다. 따라서, 컬러 필터 기판(도시하지 않음)의 공통 전극(도시하지 않음)과 공통 라인(116)을 통해 스토리지 전압이 인가된 화소 전극(122) 사이에 전계가 형성되므로 노멀리 화이트 구조의 휘점이 발생된 화소는 암점화된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a은 본 발명의 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 내지 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 차폐 전극으로 인한 데이터 라인과 화소 전극 사이의 전기장을 설명하기 위한 도면이다.
도 3a 내지 도 3b는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조방법 중 제 1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조방법 중 제 2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조방법 중 제 3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조방법 중 제 4 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 7a는 휘점이 발생한 화소를 암점화하기 위한 리페어 공정을 나타낸 평면도이고, 도 7b는 도 7a의 Ⅲ-Ⅲ' 선상의 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 기판 102 : 게이트 라인
104 : 게이트 전극 106 : 게이트 절연막
108 : 반도체층 110a, 110b : 소스, 드레인 전극
112 : 데이터 라인 114 : 차폐 전극
115 : 차폐 라인 116 : 공통 라인
120 : 보호막 122 : 화소 전극
Claims (9)
- 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과,상기 게이트 라인과 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와,상기 화소 영역에 형성되고 상기 박막 트랜지스터와 접속된 화소 전극과,상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중첩되어 형성되는 차폐 전극과,상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 형성되는 공통 라인을 포함하며,상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 하는 액정표시패널.
- 제 1 항에 있어서,상기 화소 전극들 사이에서 상기 게이트 라인과 나란하게 형성되며, 상기 차폐 전극을 연결하는 차폐 라인을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
- 제 1 항에 있어서,상기 공통 라인은 OV 전압이 인가되는 것을 특징으로 하는 액정표시패널.
- 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인을 형성하는 단계와,상기 게이트 라인과 데이터 라인의 교차영역에 박막 트랜지스터를 형성하는 단계와,상기 화소 영역에 상기 박막 트랜지스터와 접속되도록 화소 전극을 형성하는 단계와,상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중첩되도록 차폐 전극을 형성하는 단계와,상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 공통 라인을 형성하는 단계를 포함하며,상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 하는 액정표시패널의 제조방법.
- 제 4 항에 있어서,상기 화소 전극들 사이에서 상기 게이트 라인과 나란하게 형성되며, 상기 차폐 전극을 연결하는 차폐 라인을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
- 제 4 항에 있어서,상기 공통 라인은 OV 전압이 인가되는 것을 특징으로 하는 액정표시패널의 제조방법.
- 기판 상에 화소 영역을 정의하는 복수의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와, 상기 화소 영역에 형성되고 상기 박막 트랜지스터와 접속된 화소 전극과, 상기 데이터 라인 및 상기 화소 전극 사이에서 상기 데이터 라인 및 상기 화소 전극과 중첩되어 형성되는 차폐 전극과, 상기 화소 전극과 중첩되고, 상기 게이트 라인과 나란하게 형성되는 공통 라인을 포함하는 액정표시패널을 마련하는 단계와,상기 액정표시패널을 검사하는 단계와,상기 검사시 불량으로 검출된 화소의 상기 공통 라인과 중첩된 화소 전극 상에 레이저를 조사하여 상기 화소 전극과 상기 공통 라인을 전기적으로 연결시키는 단계를 포함하며,상기 차폐 전극은 상기 기판과 마주보는 제 2 기판의 공통 전극과 동일한 공통 전압이 인가되며, 상기 공통 라인은 상기 공통 전압과 다른 레벨의 전압이 인가되는 것을 특징으로 하는 액정표시패널의 리페어 방법.
- 제 7 항에 있어서,상기 공통 라인은 OV 전압이 인가되는 것을 특징으로 하는 액정표시패널의 리페어방법.
- 상기 7 항에 있어서,상기 액정표시패널을 검사시 상기 액정표시패널의 화소들 중 휘점이 발생된 화소를 검출하며,상기 화소 전극 및 공통 라인을 전기적으로 연결시키는 단계는, 상기 휘점이 발생한 화소를 암점화하는 단계인 것을 특징으로 하는 액정표시패널의 리페어 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138167A KR101441387B1 (ko) | 2007-12-27 | 2007-12-27 | 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138167A KR101441387B1 (ko) | 2007-12-27 | 2007-12-27 | 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090070234A true KR20090070234A (ko) | 2009-07-01 |
| KR101441387B1 KR101441387B1 (ko) | 2014-09-17 |
Family
ID=41321797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138167A KR101441387B1 (ko) | 2007-12-27 | 2007-12-27 | 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101441387B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160128510A (ko) * | 2015-04-28 | 2016-11-08 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 리페어 방법 |
| CN115407567A (zh) * | 2022-08-30 | 2022-11-29 | Tcl华星光电技术有限公司 | 驱动基板和显示面板 |
| US20240036414A1 (en) * | 2021-10-25 | 2024-02-01 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and liquid crystal display panel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3150365B2 (ja) * | 1991-07-22 | 2001-03-26 | 株式会社東芝 | 液晶表示装置 |
| KR100312753B1 (ko) * | 1998-10-13 | 2002-04-06 | 윤종용 | 광시야각액정표시장치 |
| JP2001332742A (ja) * | 2000-05-25 | 2001-11-30 | Casio Comput Co Ltd | 薄膜トランジスタ基板 |
| KR100759968B1 (ko) * | 2000-11-27 | 2007-09-18 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 |
-
2007
- 2007-12-27 KR KR1020070138167A patent/KR101441387B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160128510A (ko) * | 2015-04-28 | 2016-11-08 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 리페어 방법 |
| KR20210134268A (ko) * | 2015-04-28 | 2021-11-09 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 리페어 방법 |
| US20240036414A1 (en) * | 2021-10-25 | 2024-02-01 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and liquid crystal display panel |
| CN115407567A (zh) * | 2022-08-30 | 2022-11-29 | Tcl华星光电技术有限公司 | 驱动基板和显示面板 |
| CN115407567B (zh) * | 2022-08-30 | 2024-04-12 | Tcl华星光电技术有限公司 | 驱动基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101441387B1 (ko) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7522227B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR101182322B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7764349B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| US7220611B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| KR20080044645A (ko) | 액정표시패널 및 이의 제조방법 | |
| GB2415542A (en) | Thin film transistor array substrate | |
| US9252161B2 (en) | Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof | |
| US20100020257A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| US7253851B2 (en) | Pixel and method for pixel repair | |
| KR101802935B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| US10134776B2 (en) | Display substrate and method of repairing defects thereof | |
| US20150138481A1 (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
| CN110133925B (zh) | 显示面板亮点修补方法及其主动矩阵基板和显示面板 | |
| US20070152219A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR101441387B1 (ko) | 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법 | |
| US8351015B2 (en) | Liquid crystal display panel and method for testing the same | |
| US8174637B2 (en) | Thin-film transistor substrate comprising a repair pattern | |
| KR20070001792A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20050105591A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20120051964A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101604273B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20120011671A (ko) | 액정표시장치와 그 리페어 방법 | |
| KR20080017732A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR101086474B1 (ko) | 수평전계인가형 액정표시패널과 그 제조방법 | |
| KR20040026859A (ko) | 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 5 |