KR20090068466A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
KR20090068466A
KR20090068466A KR1020070136092A KR20070136092A KR20090068466A KR 20090068466 A KR20090068466 A KR 20090068466A KR 1020070136092 A KR1020070136092 A KR 1020070136092A KR 20070136092 A KR20070136092 A KR 20070136092A KR 20090068466 A KR20090068466 A KR 20090068466A
Authority
KR
South Korea
Prior art keywords
trench
sacrificial
forming
interlayer insulating
layer
Prior art date
Application number
KR1020070136092A
Other languages
Korean (ko)
Inventor
류상욱
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070136092A priority Critical patent/KR20090068466A/en
Publication of KR20090068466A publication Critical patent/KR20090068466A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조방법이 개시되어 있다. 반도체 소자의 제조방법은 반도체 기판상에 층간 절연막을 형성하는 단계, 층간 절연막에 제 1 트렌치 및 제 1 트렌치보다 좁은 폭을 가지는 제 2 트렌치를 형성하는 단계, 제 1 트렌치 및 제 2 트렌치 내측에 희생 스페이서를 형성하는 단계, 희생 스페이서, 제 1 트렌치의 바닥면 및 제 2 트렌치의 바닥면을 덮는 희생막을 형성하는 단계, 희생막의 일부를 제거하여, 제 1 트렌치의 바닥면의 일부를 노출하는 단계 및 제 1 트렌치와 연결되며, 층간 절연막을 관통하는 홀을 형성하는 단계를 포함한다.A method for manufacturing a semiconductor device is disclosed. A method of manufacturing a semiconductor device includes forming an interlayer insulating film on a semiconductor substrate, forming a first trench and a second trench in the interlayer insulating film, the second trench having a narrower width than the first trench, and sacrificing inside the first trench and the second trench. Forming a spacer, forming a sacrificial film covering the sacrificial spacer, the bottom surface of the first trench and the bottom surface of the second trench, removing a portion of the sacrificial film to expose a portion of the bottom surface of the first trench; and And forming a hole connected to the first trench and penetrating the interlayer insulating film.

Description

반도체 소자의 제조방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE}Manufacturing Method of Semiconductor Device {METHOD OF FABRICATING SEMICONDUCTOR DEVICE}

실시예는 반도체 소자의 제조방법에 관한 것이다.The embodiment relates to a method of manufacturing a semiconductor device.

정보처리 기술이 발달함에 따라서, 반도체 소자의 고집적화 및 고성능화가 가속되고 있다.As information processing technology has developed, high integration and high performance of semiconductor devices have been accelerated.

이때, 반도체 소자는 다수 개의 구리 배선들을 포함하며, 반도체 소자가 고집적화됨에 따라서 구리 배선의 폭이 좁아지고, 구리 배선을 형성하는 과정에서 적층오류, 포이즈닝 등의 문제가 발생되고 있다.At this time, the semiconductor device includes a plurality of copper wires, and as the semiconductor device is highly integrated, the width of the copper wire is narrowed, and problems such as stacking error and poisoning occur in the process of forming the copper wire.

실시예에는 비아의 직경을 조절할 수 있고, 적층오류를 방지하는 반도체 소자의 제조방법을 제공하고자 한다.Embodiments provide a method of manufacturing a semiconductor device capable of adjusting the diameter of a via and preventing a stacking error.

실시예에 따른 반도체 소자의 제조방법은 반도체 기판상에 층간 절연막을 형성하는 단계, 상기 층간 절연막에 제 1 트렌치 및 상기 제 1 트렌치보다 더 폭이 좁은 제 2 트렌치를 형성하는 단계, 상기 제 1 트렌치 및 상기 제 2 트렌치 내측에 희생 스페이서를 형성하는 단계, 상기 희생 스페이서, 상기 제 1 트렌치의 바닥면 및 상기 제 2 트렌치의 바닥면을 덮는 희생막을 형성하는 단계, 상기 희생막의 일부를 제거하여, 상기 제 1 트렌치의 바닥면의 일부를 노출하는 단계 및 상기 제 1 트렌치와 연결되며, 상기 층간 절연막을 관통하는 홀을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment may include forming an interlayer insulating film on a semiconductor substrate, forming a first trench and a second trench narrower than the first trench in the interlayer insulating film, and forming the first trench. And forming a sacrificial spacer inside the second trench, forming a sacrificial layer covering the sacrificial spacer, the bottom surface of the first trench and the bottom surface of the second trench, and removing a portion of the sacrificial film. Exposing a portion of a bottom surface of the first trench and forming a hole connected to the first trench and penetrating the interlayer insulating film.

실시예에 따른 반도체 소자의 제조방법은 희생 스페이서를 형성하고, 희생막을 적층한 후, 제 1 트렌치의 바닥면을 노출하고, 층간 절연막을 식각하여, 홀을 형성한다.In the method of manufacturing a semiconductor device according to the embodiment, a sacrificial spacer is formed, a sacrificial layer is stacked, a bottom surface of the first trench is exposed, and an interlayer insulating layer is etched to form holes.

이후, 홀 내측에 금속이 채워지고, 비아가 형성된다.Thereafter, metal is filled in the hole and vias are formed.

이때, 희생 스페이서의 크기를 조절하여, 비아의 직경을 조절할 수 있다.In this case, the diameter of the via may be adjusted by adjusting the size of the sacrificial spacer.

또한, 희생 스페이서 및 희생막에 의해서 제 1 트렌치의 바닥면의 중앙부분이 노출되고, 노출된 층간 절연막이 식각되어 홀이 형성되고, 홀 내측에 금속이 채 워져서 비아가 형성된다.In addition, the center portion of the bottom surface of the first trench is exposed by the sacrificial spacer and the sacrificial layer, the exposed interlayer insulating layer is etched to form holes, and metal is filled in the holes to form vias.

따라서, 실시예에 따른 반도체 소자의 제조방법에 따르면, 미스 얼라인되어 홀이 형성될 염려가 없고, 금속 배선은 종래의 마스크 공정보다 정확하게 형성될 수 있다.Therefore, according to the method of manufacturing the semiconductor device according to the embodiment, there is no fear of misalignment and formation of holes, and the metal wires can be formed more accurately than the conventional mask process.

도 1a 및 도 2 내지 도 6은 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도들이다. 도 1b는 트렌치가 형성된 층간 절연막을 도시한 평면도이다.1A and 2 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment. 1B is a plan view illustrating an interlayer insulating film having trenches formed therein.

도 1a을 참조하면, 반도체 기판(100)상에 게이트 전극 또는 소오스/드레인 전극과 같은 전극(110)이 형성되고, 상기 반도체 기판(100) 및 상기 전극(110)을 덮는 층간 절연막(200)이 형성된다.Referring to FIG. 1A, an electrode 110 such as a gate electrode or a source / drain electrode is formed on a semiconductor substrate 100, and the interlayer insulating layer 200 covering the semiconductor substrate 100 and the electrode 110 is formed. Is formed.

이후, 상기 층간 절연막(200)을 덮는 제 1 질화막(300)이 형성된 후, 상기 제 1 질화막(300) 상에 포토레지스트 필름이 스핀 코팅 등의 공정에 의해서 도포된다.Thereafter, after the first nitride film 300 covering the interlayer insulating film 200 is formed, a photoresist film is applied on the first nitride film 300 by a spin coating process or the like.

이후, 노광 공정 및 현상 공정에 의해서, 상기 포토레지스트 필름은 패터닝되고, 상기 제 1 질화막(300) 상에 포토레지스트 패턴이 형성된다.Thereafter, the photoresist film is patterned by an exposure process and a developing process, and a photoresist pattern is formed on the first nitride film 300.

이후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여, 상기 층간 절연막(200)의 일부가 식각되고, 제 1 트렌치(210) 및 제 2 트렌치(220)가 형성된다.Subsequently, a portion of the interlayer insulating layer 200 is etched using the photoresist pattern as an etch mask, and a first trench 210 and a second trench 220 are formed.

상기 제 1 트렌치(210)의 폭은 상기 제 2 트렌치(220)의 폭보다 크다.The width of the first trench 210 is greater than the width of the second trench 220.

도 1b를 참조하면, 예를 들어, 상기 제 1 트렌치(210)는 평면에서 보았을 때, 도그본 형태로 형성될 수 있다. 또한, 상기 제 1 트렌치(210)는 평면에서 보았 을 때, 정사각형 형상을 가질 수 있다.Referring to FIG. 1B, for example, the first trench 210 may be formed in a dogbone shape when viewed in a plan view. In addition, the first trench 210 may have a square shape when viewed in a plan view.

예를 들어, 상기 제 2 트렌치(220)는 일 방향으로 길게 형성될 수 있다.For example, the second trench 220 may be formed long in one direction.

도 2를 참조하면, 상기 제 1 트렌치(210) 및 상기 제 2 트렌치(220) 내측면 및 상기 제 1 질화막(300) 상에 제 2 질화막이 형성되고, 상기 제 2 질화막은 에치 백 공정과 같은 이방성 식각공정에 의해서 식각되어, 희생 스페이서(400)가 형성된다.Referring to FIG. 2, a second nitride film is formed on the inner side of the first trench 210, the second trench 220, and the first nitride film 300, and the second nitride film is formed by an etch back process. The sacrificial spacer 400 is formed by etching by an anisotropic etching process.

상기 희생 스페이서(400)는 상기 제 1 트렌치(210) 및 상기 제 2 트렌치(220)의 내측에 형성되며, 더 자세하게, 상기 희생 스페이서(400)는 상기 제 1 트렌치(210) 및 상기 제 2 트렌치(220)의 내측면을 따라서 형성된다.The sacrificial spacer 400 is formed inside the first trench 210 and the second trench 220. In detail, the sacrificial spacer 400 includes the first trench 210 and the second trench. It is formed along the inner side of 220.

도 3을 참조하면, 상기 희생스페이서가 형성된 후, 상기 제 1 질화막(300), 상기 희생스페이서, 상기 제 1 트렌치(210)의 바닥면(211) 및 상기 제 2 트렌치(220)의 바닥면(221) 상에 희생막(510a)이 형성된다.Referring to FIG. 3, after the sacrificial spacer is formed, the first nitride layer 300, the sacrificial spacer, the bottom surface 211 of the first trench 210 and the bottom surface of the second trench 220 are formed. The sacrificial film 510a is formed on the 221.

예를 들어, 상기 희생막(510a)은 유기물질 등이 상기 제 1 질화막(300)상, 상기 제 1 트렌치(210) 내측 및 상기 제 2 트렌치(220) 내측에 스핀코팅 등의 공정에 의해서 도포되어 형성될 수 있다.For example, the sacrificial layer 510a may be coated with an organic material on the first nitride layer 300 by a spin coating process on the inside of the first trench 210 and the inside of the second trench 220. Can be formed.

예를 들어, 상기 희생막(510a)은 폴리머 및 유기 솔벤트를 포함하는 유기 BARC막 일 수 있다.For example, the sacrificial layer 510a may be an organic BARC layer including a polymer and an organic solvent.

상기 유기물질은 소정의 두께를 가지고 도포되고, 상기 제 2 트렌치(220) 내측에 형성된 희생 스페이서(400)들 사이의 간격이 좁기 때문에, 희생 스페이서(400) 상에 형성되는 희생막(510a)은 겹쳐지게 된다.Since the organic material is applied to have a predetermined thickness and the spacing between the sacrificial spacers 400 formed inside the second trench 220 is narrow, the sacrificial layer 510a formed on the sacrificial spacers 400 is Overlap.

따라서, 상기 제 2 트렌치(220) 내측에 형성되는 희생막(510a)의 두께(T2)는 상기 제 1 트렌치(210) 내측에 형성되는 희생막(510a)의 두께(T1)보다 크다.Therefore, the thickness T2 of the sacrificial layer 510a formed inside the second trench 220 is greater than the thickness T1 of the sacrificial layer 510a formed inside the first trench 210.

더 자세하게, 상기 제 2 트렌치(220)의 바닥면(221) 상에 형성되는 희생막(510a)의 두께(T2)는 상기 제 1 트렌치(210)의 바닥면(211) 상에 형성되는 희생막(510a)의 두께(T1)보다 크다.In more detail, the thickness T2 of the sacrificial film 510a formed on the bottom surface 221 of the second trench 220 is a sacrificial film formed on the bottom surface 211 of the first trench 210. It is larger than the thickness T1 of 510a.

도 4를 참조하면, 상기 희생막(510a)은 상기 제 2 트렌치(220) 내측에 형성된 희생막의 일부(500)를 남기고 제거된다. 즉, 상기 희생막(510a)은 상기 제 1 트렌치(210)의 바닥면(211)이 노출되도록 제거되고, 상기 제 2 트렌치(220)의 바닥면(221)은 노출되지 않는다.Referring to FIG. 4, the sacrificial layer 510a is removed leaving a portion 500 of the sacrificial layer formed inside the second trench 220. That is, the sacrificial layer 510a is removed to expose the bottom surface 211 of the first trench 210, and the bottom surface 221 of the second trench 220 is not exposed.

예를 들어, 상기 희생막(510a)은 상기 반도체 기판(100)에 수직한 방향으로 식각될 수 있다. 이때, 상기 제 1 트렌치(210) 내측에 형성된 희생막의 두께(T1)보다, 상기 제 2 트렌치(220)의 내측에 형성된 희생막의 두께(T2)가 더 크다.For example, the sacrificial layer 510a may be etched in a direction perpendicular to the semiconductor substrate 100. In this case, the thickness T2 of the sacrificial layer formed inside the second trench 220 is greater than the thickness T1 of the sacrificial layer formed inside the first trench 210.

따라서, 상기 제 1 트렌치(210)의 바닥면(211)을 노출하도록 상기 희생막(510a)을 식각하더라도, 상기 제 2 트렌치(220) 내측에는 희생막(510a)이 남아 있어서, 상기 제 2 트렌치(220)의 바닥면(221)을 노출하지 않는다.Therefore, even when the sacrificial layer 510a is etched to expose the bottom surface 211 of the first trench 210, the sacrificial layer 510a remains inside the second trench 220, so that the second trench is formed. The bottom surface 221 of the 220 is not exposed.

도 5를 참조하면, 상기 제 1 질화막(300), 상기 희생 스페이서(400) 및 상기 희생막(510a)을 식각 마스크로 사용하여, 상기 노출된 제 1 트렌치(210)의 바닥면(211)에 대응하는 층간 절연막이 건식 식각 공정 등에 의해서 식각되고, 홀(230)이 형성된다.Referring to FIG. 5, the first nitride layer 300, the sacrificial spacer 400, and the sacrificial layer 510a are used as etch masks, and are formed on the bottom surface 211 of the exposed first trench 210. The corresponding interlayer insulating film is etched by a dry etching process or the like to form a hole 230.

이후, 상기 제 1 질화막(300), 상기 희생 스페이서(400) 및 상기 희생 막(510a)은 제거된다.Thereafter, the first nitride film 300, the sacrificial spacer 400, and the sacrificial film 510a are removed.

이때, 상기 홀(230)에 의해서, 상기 반도체 소자(110)가 노출되며, 상기 홀(230) 및 상기 제 1 트렌치(210)는 연결되어 형성된다.In this case, the semiconductor device 110 is exposed by the hole 230, and the hole 230 and the first trench 210 are connected to each other.

도 6을 참조하면, 상기 홀(230), 상기 제 1 트렌치(210) 및 상기 제 2 트렌치(220) 내측에 금속이 채워지고, 화학적 기계적 연마 공정에 의해서, 상기 금속 및 상기 층간 절연막(200)의 상면은 평평해진다.Referring to FIG. 6, a metal is filled in the hole 230, the first trench 210, and the second trench 220, and the metal and the interlayer insulating layer 200 are formed by a chemical mechanical polishing process. The top surface of is flattened.

이로써, 상기 제 1 트렌치(210) 내측 및 상기 제 2 트렌치(220) 내측에 금속 배선(240, 250)이 형성되고, 상기 홀(230) 내측에 상기 전극(110)과 접촉하는 비아(260)가 형성된다.As a result, metal wires 240 and 250 are formed in the first trench 210 and the second trench 220, and the via 260 is in contact with the electrode 110 inside the hole 230. Is formed.

실시예에 따른 반도체 소자의 제조방법은 희생 스페이서(400)의 크기에 따라서, 상기 제 1 트렌치(210)의 바닥면(211)의 노출되는 면적을 조절할 수 있다.In the method of manufacturing a semiconductor device according to the embodiment, the exposed area of the bottom surface 211 of the first trench 210 may be adjusted according to the size of the sacrificial spacer 400.

이후, 상기 제 1 트렌치(210)의 노출되는 바닥면에 대응하는 층간 절연막(200)이 제거되어 상기 홀(230)이 형성되고, 상기 홀(230) 내측에 금속이 채워지고, 상기 비아(260)가 형성된다. 따라서, 상기 희생 스페이서(400)의 크기를 조절하여, 상기 비아(260)의 직경을 조절할 수 있다.Thereafter, the interlayer insulating layer 200 corresponding to the exposed bottom surface of the first trench 210 is removed to form the hole 230, a metal is filled in the hole 230, and the via 260 is formed. ) Is formed. Accordingly, the diameter of the via 260 may be adjusted by adjusting the size of the sacrificial spacer 400.

또한, 상기 희생 스페이서(400) 및 상기 희생막(510a)에 의해서 상기 제 1 트렌치(210)의 바닥면(211)의 중앙부분이 노출되고, 노출된 층간 절연막(200)이 식각되어 상기 홀(230)이 형성되고, 상기 홀(230) 내측에 금속이 채워져서 상기 비아(260)가 형성된다.In addition, the center portion of the bottom surface 211 of the first trench 210 is exposed by the sacrificial spacer 400 and the sacrificial layer 510a, and the exposed interlayer insulating layer 200 is etched to form the hole ( 230 is formed, and the via 260 is formed by filling a metal inside the hole 230.

따라서, 실시예에 따른 반도체 소자의 제조방법에 따르면, 미스 얼라인되어 홀(230)이 형성될 염려가 없고, 금속 배선(240, 250)은 종래의 마스크 공정보다 정확하게 형성될 수 있다.Therefore, according to the method of manufacturing the semiconductor device according to the embodiment, there is no fear of misalignment and formation of the holes 230, and the metal wires 240 and 250 may be formed more accurately than the conventional mask process.

또한, 상기 홀(230)을 형성한 이후에, 상기 희생 스페이서(400)가 제거되므로, 상기 트렌치(210, 220) 내측의 모서리 부분에 부산물이 적층되는 현상을 방지할 수 있다.In addition, since the sacrificial spacer 400 is removed after the hole 230 is formed, a phenomenon in which the by-products are stacked in the corner portions of the trenches 210 and 220 may be prevented.

도 1a 및 도 2 내지 도 6은 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도들이다.1A and 2 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment.

도 1b는 트렌치가 형성된 층간 절연막을 도시한 평면도이다.1B is a plan view illustrating an interlayer insulating film having trenches formed therein.

Claims (5)

반도체 기판상에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간 절연막에 제 1 트렌치 및 상기 제 1 트렌치보다 더 폭이 좁은 제 2 트렌치를 형성하는 단계;Forming a first trench and a second trench narrower in width than the first trench in the interlayer insulating film; 상기 제 1 트렌치 및 상기 제 2 트렌치 내측에 희생 스페이서를 형성하는 단계;Forming a sacrificial spacer inside the first trench and the second trench; 상기 희생 스페이서, 상기 제 1 트렌치의 바닥면 및 상기 제 2 트렌치의 바닥면을 덮는 희생막을 형성하는 단계;Forming a sacrificial layer covering the sacrificial spacer, the bottom surface of the first trench and the bottom surface of the second trench; 상기 희생막의 일부를 제거하여, 상기 제 1 트렌치의 바닥면의 일부를 노출하는 단계; 및Removing a portion of the sacrificial layer to expose a portion of the bottom surface of the first trench; And 상기 제 1 트렌치와 연결되며, 상기 층간 절연막을 관통하는 홀을 형성하는 단계를 포함하는 반도체 소자의 제조방법.Forming a hole connected to the first trench and penetrating the interlayer insulating layer. 제 1 항에 있어서, 상기 희생 스페이서를 형성하는 단계는,The method of claim 1, wherein forming the sacrificial spacers, 상기 제 1 트렌치 및 상기 제 2 트렌치 내측에 질화막을 형성하는 단계; 및Forming a nitride film inside the first trench and the second trench; And 상기 질화막을 이방성 식각 공정에 의해서 식각하는 단계를 포함하는 반도체 소자의 제조방법.And etching the nitride film by an anisotropic etching process. 제 1 항에 있어서, 상기 희생막을 형성하는 단계에서, 상기 희생막은 유기물 질을 포함하여 형성하는 반도체 소자의 제조방법.The method of claim 1, wherein in the forming of the sacrificial layer, the sacrificial layer includes an organic material. 제 1 항에 있어서, 상기 제 1 트렌치, 상기 제 2 트렌치 및 상기 홀 내측에 금속층을 형성하는 단계; 및The method of claim 1, further comprising: forming a metal layer inside the first trench, the second trench, and the hole; And 상기 금속층 및 상기 층간 절연막의 상면을 평평하게 하는 단계를 포함하는 반도체 소자의 제조방법.And planarizing an upper surface of the metal layer and the interlayer insulating layer. 제 1 항에 있어서, 상기 제 2 트렌치 내측에 형성되는 희생막의 두께는 상기 제 1 트렌치 내측에 형성되는 희생막의 두께보다 두꺼운 반도체 소자의 제조방법.The method of claim 1, wherein a thickness of the sacrificial film formed inside the second trench is thicker than a thickness of the sacrificial film formed inside the first trench.
KR1020070136092A 2007-12-24 2007-12-24 Manufacturing method of semiconductor device KR20090068466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136092A KR20090068466A (en) 2007-12-24 2007-12-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136092A KR20090068466A (en) 2007-12-24 2007-12-24 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090068466A true KR20090068466A (en) 2009-06-29

Family

ID=40995858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136092A KR20090068466A (en) 2007-12-24 2007-12-24 Manufacturing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090068466A (en)

Similar Documents

Publication Publication Date Title
US11211255B2 (en) Semiconductor structure
KR100842753B1 (en) Pattern formation method of semiconductor device using spacer
KR100822581B1 (en) Manufacturing Method of Flash Memory Device
KR100924611B1 (en) Method of forming fine pattern of semiconductor device
KR20130023747A (en) Method for manufacturing semiconductor device
US20080026542A1 (en) Method of Manufacturing Semiconductor Device
KR20090068466A (en) Manufacturing method of semiconductor device
KR100318270B1 (en) Method for forming overlay vernier of semiconductor device
KR100972674B1 (en) Pattern formation method of semiconductor device
TWI798771B (en) Photomask and manufacturing method of interconnect
JP4376500B2 (en) Resist embedding method and semiconductor device manufacturing method
TWI449085B (en) Process for semiconductor device
KR100976663B1 (en) Pattern formation method of semiconductor device
KR100715600B1 (en) Micro pattern formation method of semiconductor device
KR20100042925A (en) Method of fabricating semiconductor device using damascene process
CN101005026A (en) Manufacturing method of contact window opening
KR100691131B1 (en) Semiconductor device and manufacturing method thereof
KR100390999B1 (en) A method for forming of a semiconductor device
KR100905181B1 (en) Method of forming a semiconductor device
KR20050080705A (en) Flash memory device having gate contact plug and fabrication method thereof
KR100820782B1 (en) Storage node formation method of semiconductor device
CN118610160A (en) Method for making contact hole in semiconductor process
KR20080060349A (en) Method of forming fine pattern of semiconductor device
KR20060131135A (en) Method of forming a semiconductor device
KR20100053897A (en) Method for fabricating contact hole in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071224

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090325

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20090713

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090325

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I