KR20090051468A - 요철면을 갖는 발광 다이오드 및 그 제조 방법 - Google Patents

요철면을 갖는 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20090051468A
KR20090051468A KR20070117871A KR20070117871A KR20090051468A KR 20090051468 A KR20090051468 A KR 20090051468A KR 20070117871 A KR20070117871 A KR 20070117871A KR 20070117871 A KR20070117871 A KR 20070117871A KR 20090051468 A KR20090051468 A KR 20090051468A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
light emitting
emitting diode
Prior art date
Application number
KR20070117871A
Other languages
English (en)
Other versions
KR101406788B1 (ko
Inventor
강중서
김용천
심현욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070117871A priority Critical patent/KR101406788B1/ko
Publication of KR20090051468A publication Critical patent/KR20090051468A/ko
Application granted granted Critical
Publication of KR101406788B1 publication Critical patent/KR101406788B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

발광 효율을 향상시키기 위해 측면을 포함한 발광측으로 요철면을 갖는 발광 소자 및 그 제조 방법에 관한 것이다.
본 발명의 실시예에 따른 발광 다이오드는, 기판의 상부 방향으로 n형 질화물 반도체층, 활성층(active layer) 및 p형 질화물 반도체층을 순차적으로 포함하는 발광 다이오드로서, 상기 p형 질화물 반도체층의 상부면에 해당하는 제1 면과 상기 n형 질화물 반도체층의 하부면에 해당하여 상기 기판과 접하는 제2 면을 포함하고, 상기 제1 면과 제2 면 사이에서 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층까지의 측면이 다수의 요철이 형성된 요철면인 것을 특징으로 한다.
본 발명의 실시예에 따른 발광 다이오드 및 그 제조 방법에 따라서, n형 질화물 반도체층으로부터 p형 질화물 반도체층까지의 측면이 균등 간격 또는 비균등 간격으로 굴곡진 패턴으로 형성하여 발광 면적이 최대로 증대되고, 요철면으로 형성된 측면에 의해 발광의 임계각이 증가하여, 이에 따라 발광 효율이 향상된 발광 다이오드를 획득할 수 있다.
주형 패턴, 요철면, 발광 다이오드, 발광 효율

Description

요철면을 갖는 발광 다이오드 및 그 제조 방법{Light emitting diode with uneven surface and method of manufacturing the same}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히 발광 효율을 향상시키기 위해 측면을 포함한 발광측으로 요철면을 갖는 발광 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode, LED)는 전자와 홀의 재결합을 기초로 발광하는 반도체소자로서, 광통신, 전자기기 등에서 광원으로 널리 사용되는 것이다.
상기 발광다이오드에 있어서, 발광되는 광의 주파수(혹은 파장)은 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생한다.
예를 들어, AlGaInP 물질은 적색 파장의 광을 발생시키고, 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 GaN는 청색 또는 자외선 파장의 광을 발생시킨다.
그 중에서, 갈륨계 발광다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사파이어 기판이 사용된다.
도 1a와 도1b는 종래의 플립-칩 구조의 발광 다이오드의 상면도 및 그 발광다이오드의 A-A 단면도를 각각 도시한 도면으로서, 종래의 발광 다이오드(20)는 예를 들어 사파이어기판(21)의 상면에 순차적으로 버퍼층(22), n형 GaN 클래드층(23a), 활성층(23b), p형 GaN 클래드층(23c)이 형성되며, 이와 같이 형성된 활성층(23b)과 p형 GaN 클래드층(23c)를 건식 에칭하여, n형 GaN 클래드층(23a)의 일부를 노출시킨 후, 노출된 n형 GaN 클래드층(23a)의 상부에는 n측 전극(26), 에칭되지 않은 p형 GaN 클래드층(23c)의 상부에는 투명전극(24)을 개재한 후 p측 전극(25)을 형성한다.
이후, p측 전극(25)과 n측 전극(26) 상에 각각 Au 또는 Au 합금으로 된 마이크로범퍼(microbump)(27,28)을 형성한다.
상기 발광 다이오드(20)는 도 1b에서 뒤집힌 상태에서 마운트 기판 또는 리드 프레임 등에 마이크로 범퍼(27,28)를 본딩 공정을 통해 장착한다.
이와 같은 종래의 발광 다이오드는 발광 효율을 높이기 위하여 활성층의 표면을 불규칙하게 만들어 발광 면적을 넓히거나, 전극 면적을 줄여 발광면적을 넓혔지만, 이는 어느 정도 한계가 있어 공정을 진행하는데 어려움이 따르게 된다.
특히, 종래의 발광 다이오드에서 발광 효율을 향상시키기 위해 상부 표면 방향의 발광 효율을 향상시키는데 주안점을 두고 있으나, 이와 같이 상부 표면 방향 의 발광 효율을 향상시키는 것으로는 발광 다이오드의 전체 발광 효율을 향상시키는데 한계가 있다는 문제점이 있다.
본 발명은 발광 효율을 향상시키기 위해, 측면을 포함한 발광 방향의 면이 다수의 요철 구조를 가진 요철면으로 형성된 발광 다이오드를 제공하는데 목적이 있다.
본 발명의 다른 목적은 발광 효율을 향상시키기 위해, 측면을 포함한 발광 방향의 면이 다수의 요철 구조를 가진 요철면으로 형성된 발광 다이오드의 제조 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일실시예는 기판의 상부 방향으로 n형 질화물 반도체층, 활성층(active layer) 및 p형 질화물 반도체층을 순차적으로 포함하는 발광 다이오드로서, 상기 p형 질화물 반도체층의 상부면에 해당하는 제1 면과 상기 n형 질화물 반도체층의 하부면에 해당하여 상기 기판과 접하는 제2 면을 포함하고, 상기 제1 면과 제2 면 사이에서 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층까지의 측면이 다수의 요철이 형성된 요철면인 것을 특징으로 하는 발광 다이오드에 관한 것이다.
본 발명의 일실시예에서 상기 측면은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면으로 형성하고, 상기 패턴면에 다수의 요철이 형성된 것을 특징으로 한다.
본 발명의 일실시예에서 상기 기판은 GaN 계열의 재질로 이루어진 재질층을 구비한 템플레이트(template) 기판을 포함하는 것을 특징으로 한다.
본 발명의 일실시예에서 상기 템플레이트 기판의 재질층은 GaN, InGaN, AlGaN 및 AlGaInN 중 어느 하나로 이루어지는 것을 특징으로 한다.
본 발명의 일실시예에서 상기 기판은 상기 n형 질화물 반도체층에 접하는 상부면이 광산란을 위한 요철면으로 형성되는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예는 기판을 마련하는 단계; 상기 기판의 상부면에 내부면은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면을 가지고 상부 방향으로 소정의 패턴 형태를 가지는 주형 패턴을 형성하는 단계; 상기 주형 패턴의 내부면, 상부면 및 외부면을 포함한 노출면을 요철면으로 형성하는 단계; 상기 주형 패턴의 내부에 대해 상부 방향으로 n형 질화물 반도체층, 활성층(active layer) 및 p형 질화물 반도체층을 순차적으로 형성하는 단계; 상기 p형 질화물 반도체층 및 n형 질화물 반도체층에 대해 p측 전극과 n측 전극을 각각 형성하는 단계; 및 상기 주형 패턴을 제거하는 단계를 포함하는 발광 다이오드의 제조 방법에 관한 것이다.
본 발명의 다른 실시예에 따라 상기 기판을 마련하는 단계에서 상기 기판은 GaN 계열의 재질로 이루어진 재질층을 포함한 템플레이트(template) 기판이고, 상기 n형 질화물 반도체층에 접하는 상부면이 광산란을 위한 요철면으로 형성되는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 주형 패턴을 형성하는 단계는 상기 기판의 상부면에 실리콘 산화물로 이루어진 층을 형성하는 단계; 및 상기 실리콘 산화물로 이루어진 층에 대해 균등 간격 또는 비균등 간격으로 굴곡진 패턴면을 가진 내부면 과 폐곡선 형태의 상부면을 가지도록 패터닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 요철면으로 형성하는 단계는 상기 주형 패턴의 노출면에 대해 상기 주형 패턴의 재질을 반구형의 그레인 상태로 성장시키는 HSG(Hemi-Spherical Grain) 성장 방법으로 성장시켜 요철면으로 형성하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 요철면으로 형성하는 단계는 상기 주형 패턴의 노출면에 대해 이방성 건식 에칭을 수행하여 상기 주형 패턴의 노출면에 다수의 홈이 패인 요철면으로 형성하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 p측 전극과 n측 전극을 각각 형성하는 단계는 상기 활성층과 p형 질화물 반도체층의 일측을 에칭하여 상기 n형 질화물 반도체층을 노출시키는 단계; 및 상기 p형 질화물 반도체층의 상부면과 상기 노출된 n형 질화물 반도체층 영역에 대해 전기 전도성의 금속 재질을 PVD(Physical Vapor Deposition) 방법으로 증착하고 패터닝하여 각각 상기 p측 전극과 n측 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 p측 전극과 n측 전극을 각각 형성하는 단계는 상기 p형 질화물 반도체층의 상부면을 에칭하여 불규칙한 요철면으로 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 p측 전극과 n측 전극을 각각 형성하는 단계는 레이저를 이용한 리프트 오프(lift off) 또는 에칭 공정을 수행하여 상기 기판 을 제거하는 단계; 및 상기 기판이 제거된 n형 질화물 반도체층과 p형 질화물 반도체층에 대해 전기 전도성의 금속 재질을 PVD(Physical Vapor Deposition) 방법으로 증착하고 패터닝하여 각각 상기 n측 전극과 p측 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 또 다른 실시예는 n형 질화물 반도체층 및 p형 질화물 반도체층과 그 사이에 개재된 활성층(active layer)을 포함하는 발광 다이오드로서, 상기 p형 질화물 반도체층의 상부면에 해당하여 p측 전극이 일측에 형성된 제1 면과 상기 n형 질화물 반도체층의 하부면에 해당하여 n측 전극이 형성된 제2 면을 포함하고, 상기 제1 면과 제2 면 사이에서 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층까지의 측면이 다수의 요철이 형성된 요철면인 것을 특징으로 하는 발광 다이오드에 관한 것이다.
본 발명의 또 다른 실시예에서 상기 제 1 면과 제 2 면은 에칭에 의해 불규칙한 요철면으로 형성되고, 상기 측면은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면으로 형성하고, 상기 패턴면에 다수의 요철이 형성된 것을 특징으로 한다.
상기한 바와 같이 본 발명은 n형 질화물 반도체층으로부터 p형 질화물 반도체층까지의 측면이 균등 간격 또는 비균등 간격으로 굴곡진 패턴으로 형성하여 발광 면적이 최대로 증대되고, 요철면으로 형성된 측면에 의해 발광의 임계각이 증가하여, 이에 따라 발광 효율이 향상된 발광 다이오드를 획득할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2a는 본 발명의 일실시예에 따른 발광 다이오드의 사시도이고, 도 2b는 본 발명의 일실시예에 따른 발광 다이오드의 구조를 도시한 단면도이며, 도 3a 내지 도 3 는 본 발명의 일실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 공정 사시도이다. 여기서, 발광 다이오드의 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 그 상세한 설명은 생략한다.
먼저, 도 2a와 도 2b에 도시된 바와 같이 본 발명의 실시예에 따른 발광 다이오드는 기판(100) 상에서 n측 전극(162)이 일측에 형성된 n형 질화물 반도체층(110), 활성층(active layer: 120) 및 p형 질화물 반도체층(130)을 포함하고, p형 질화물 반도체층(130)의 상부면에 해당하여 p측 전극(161)이 형성된 제 1 면(131) 및 n형 질화물 반도체층(110)의 하부면에 해당하여 기판(100)과 접하는 제 2 면(112)과 그 사이에 n형 질화물 반도체층(110)으로부터 p형 질화물 반도체층(130) 까지 다수의 요철이 형성된 측면을 갖는 구조의 발광 적층부(150)를 포함하여 구성된다.
기판(100)은 발광 다이오드를 제조하기 위한 일반적인 기판으로, 예를 들어 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AIN 및 GaN 중 어느 하나의 재질로 이루어진 기판을 이용할 수 있고, 투명하고 평탄한 면을 가지도록 랩핑(Lapping)과 폴리싱(polishing)을 거쳐 구비되거나, 또는 n형 질화물 반도체층(110)의 제 2 면(112)이 요철면으로 형성되도록 기판(100)의 상부면이 요철면으로 형성될 수 있다.
또한, 선택적으로 기판(100)의 상부면이 요철면으로 형성된 경우, 기판(100)은 n형 질화물 반도체층(110)과의 사이에 예를 들어, GaN, InGaN, AlGaN, AlGaInN 등의 GaN 계열의 재질 중 어느 하나의 재질층을 가지는 템플레이트(template) 기판을 마련하여 구비할 수 있다.
n형 질화물 반도체층(110) 내지 p형 질화물 반도체층(130)의 발광 적층부(150)는 제 1 면(131), 제 2 면(112) 및 측면을 포함한 면이 다수의 요철을 가진 요철면으로 형성하되, 특히 n형 질화물 반도체층(110) 내지 p형 질화물 반도체층(130)까지의 측면이 균등 간격 또는 비균등 간격으로 굴곡진 패턴으로 형성하여 발광 면적이 최대로 증대되고, 요철면으로 형성된 측면에 의해 발광의 임계각이 증가하며, 이에 따라 발광 다이오드의 발광 효율을 향상시킬 수 있다.
이하, 이와 같은 본 발명의 일실시예에 따른 발광 다이오드를 제조하는 방법을 도 3a 내지 도 3e를 참조하여 설명한다.
본 발명의 일실시예에 따른 발광 다이오드를 제조하는 방법은 도 3a에 도시된 바와 같이, 기판(100)의 상부면에 n형 질화물 반도체층(110), 활성층(active layer: 120) 및 p형 질화물 반도체층(130)을 포함하는 발광 적층부(150)를 형성하기 위한 주형 패턴(101)을 형성한다.
여기서, 기판(100)은 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AIN 및 GaN 중 어느 하나의 재질로 이루어진 기판일 수 있고, 기판(100)과 접하게 될 n형 질화물 반도체층(110)의 제 2 면(112)이 요철면으로 형성되도록 기판(100)의 상부면이 요철면으로 형성될 수 있으며, 기판(100)의 상부면이 요철면으로 형성된 경우에 기판(100)의 상부면에 예를 들어, GaN, InGaN, AlGaN, AlGaInN 등의 GaN 계열의 재질 중 어느 하나의 재질로 이루어진 버퍼층(도시하지 않음)을 구비할 수도 있다.
또한, 기판(100)의 상부면에 형성된 주형 패턴(101)은 예를 들어, SiO2 등과 같은 실리콘 산화물을 재질로 하여 이후 형성될 발광 적층부(150)의 형태에 따라 원형링 또는 사각링의 패턴 등과 같은 다양한 형태로 형성되어, 내부면(101-1)은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면으로 형성되고, 발광 적층부(150)의 높이에 따라 발광 적층부(150)의 높이 이내로 패터닝(patterning)하여 형성할 수 있다.
기판(100)의 상부면에 주형 패턴(101)을 형성한 후, 도 3b에 도시된 바와 같이 주형 패턴(101)의 내부면(101-1), 상부면 및 외부면을 포함한 노출면을 요철면으로 형성하기 위한 공정을 수행한다.
주형 패턴(101)의 노출면을 요철면으로 형성하기 위한 공정은 예를 들어, 도 3b의 "A" 부분을 확대 도시한 도 4에서처럼, SiO2의 실리콘 산화물을 반구형의 그레인 상태로 성장시키는 HSG(Hemi-Spherical Grain) 성장 방법으로 주형 패턴(101)의 노출면에 SiO2의 실리콘 산화물을 반구형의 돌출 형태로 다수 형성하여 평평한 면보다 표면적이 넓어진 요철면으로 형성할 수 있다.
또는, 주형 패턴(101)의 노출면을 요철면으로 형성하기 위한 다른 공정은 예를 들어, 출력을 조절한 이방성 스퍼터링 에칭, 이방성 RIE(Reactive Ion Etching) 또는 이방성 RF 스퍼터링 에칭과 같은 이방성 건식 에칭을 수행하여 주형 패턴(101)의 노출면에 다수의 패인 홈을 형성하여, 평평한 면보다 표면적이 넓어진 스폰지 형태와 같은 요철면으로 형성할 수 있다.
물론, SiO2의 실리콘 산화물을 반구형의 그레인 상태로 성장시키는 HSG(Hemi-Spherical Grain) 성장 방법과 출력을 조절한 이방성 건식 에칭을 동시에 또는 반복적으로 수행하여, 주형 패턴(101)의 노출면을 요철면으로 형성할 수도 있다.
주형 패턴(101)의 노출면을 요철면으로 형성한 후, 도 3c에 도시된 바와 같이 주형 패턴(101)의 내부를 포함한 상부측에 n형 질화물 반도체층(110), 활성층(120) 및 p형 질화물 반도체층(130)을 포함하는 발광 적층부(150)를 형성한다.
구체적으로, 주형 패턴(101)의 내부를 포함한 상부측으로 n형 질화물 반도체층(110), 활성층(120) 및 p형 질화물 반도체층(130)을 포함하는 발광 적층부(150)를 예컨대, MOCVD(metal organic chemical vapor deposition) 등과 같은 방법으로 순차적으로 형성하되, n형 질화물 반도체층(110)이 주형 패턴(101)의 내부에서 기판(100)상에 증착 형성되고, 이러한 n형 질화물 반도체층(110) 상에 활성층(120)을 주형 패턴(101)의 내부에 형성하며, 활성층(120) 상에 p형 질화물 반도체층(130)을 주형 패턴(101)의 상부면까지 형성할 수 있다.
또한, 활성층(120)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 층으로 예를 들어, InGaN, AlGaN 또는 AlGaN을 포함하여 형성될 수 있고, 특히 활성층(120)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화되므로, 원하는 발광 파장에 따라 활성층(120)을 이루는 재질을 조절하는 것이 바람직하다.
주형 패턴(101)의 내부를 포함한 상부측에 발광 적층부(150)를 형성한 후, 도 3d에 도시된 바와 같이 p형 질화물 반도체층(130)의 상부면을 에칭하여 불규칙한 요철면으로 형성할 수 있고, 발광 적층부(150)의 일측을 에칭하여 n형 질화물 반도체층(110)을 노출시키고, p형 질화물 반도체층(130)과 노출된 n형 질화물 반도체층(110)에 각각 p측 전극(161)과 n측 전극(162)을 형성한다.
여기서, p형 질화물 반도체층(130)과 p측 전극(161) 사이에는 ITO와 같은 투명 전극층(도시하지 않음)을 개재할 수 있고, 투명 전극층의 상부면과 노출된 n형 질화물 반도체층(110)에 각각 Au, Ni, Cu 등의 전기 전도성의 금속 재질을 PVD(Physical Vapor Deposition) 방법으로 증착한 후에 패터닝하여 p측 전극(161)과 n측 전극(162)을 형성할 수 있다.
이와 같이 p측 전극(161)과 n측 전극(162)을 형성한 후, 도 3d에 도시된 바와 같이 p측 전극(161)과 n측 전극(162)이 형성된 발광 적층부(150)를 기판(100)상에 남기고 주형 패턴(101)을 제거한다.
주형 패턴(101)만을 제거하기 위해, 주형 패턴(101)의 제거에 반응하는 예를 들어, 불산을 이용한 습식 에칭을 이용하여 주형 패턴(101)만을 제거하며, 이에 따 라 측면과 상부 일측면이 요철면으로 형성된 발광 적층부(150)를 구비한 발광 다이오드가 제조될 수 있다.
따라서, 본 발명의 일실시예에 따라 발광 적층부(150)의 측면과 상부 일측면을 요철면으로 형성하여 발광 면적이 최대로 증대되고, 요철면에 의해 발광의 임계각이 증가하며, 이에 따라 발광 다이오드의 발광 효율을 향상시킬 수 있다.
이하, 본 발명의 다른 실시예와 또 다른 실시예에 따른 발광 다이오드를 도 5와 도 6을 참조하여 설명한다. 여기서, 본 발명의 다른 실시예와 또 다른 실시예에 따른 발광 다이오드에 관한 설명중 전술한 본 발명의 일실시예에 따른 발광 다이오드와 동일한 부분은 설명을 생략한다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따라 발광 적층부(250)가 형성되는 기판(200)의 상부면이 습식 에칭을 통해 다수의 요철(201)을 가진 면으로 형성하고, 이에 따라 요철(201)을 가진 기판(200)은 GaN, InGaN, AlGaN, AlGaInN 등의 GaN 계열의 재질 중 어느 하나의 재질층(205)을 가지는 템플레이트(template) 기판으로 마련되어 구비할 수 있다.
이러한 재질층(205)을 가지는 템플레이트 기판(200)의 상부측에 n측 전극(도시하지 않음)이 일측에 형성된 n형 질화물 반도체층(210), 활성층(220) 및 p형 질화물 반도체층(230)을 포함하고, p형 질화물 반도체층(230)의 상부면에 해당하여 p측 전극(도시하지 않음)이 형성된 제 1 면(231), n형 질화물 반도체층(210)의 하부면에 해당하여 재질층(201)에 접하는 제 2 면(211) 및 제 1 면(231)과 제 2 면(211) 사이에 n형 질화물 반도체층(210)으로부터 p형 질화물 반도체층(230) 까지 다수의 요철이 형성된 측면을 갖는 발광 적층부(250) 구조를 포함하여 형성한다.
본 발명의 다른 실시예에 따라 재질층(205)을 가지는 템플레이트 기판(200)에 전술한 본 발명의 일실시예에 따른 주형 패턴(101)을 형성하고, 이러한 주형 패턴(101)을 이용하여 전술한 본 발명의 일실시예와 같이 발광 적층부(250)의 제 1 면(231) 및 n형 질화물 반도체층(210)으로부터 p형 질화물 반도체층(230)까지의 측면을 요철면으로 형성하여, 발광 적층부(250)의 제 1 면(231)과 측면에 의해 발광 면적이 최대로 증대되고, 제 1 면(231)과 측면의 요철면에 의해 발광의 임계각이 증가하며, 이에 따라 발광 다이오드의 발광 효율을 향상시킬 수 있다.
또한, 도 6에 도시된 바와 같이 본 발명의 또 다른 실시예에 따라 전술한 본 발명의 일실시예에서 마련된 기판을 레이저를 이용한 리프트 오프(lift off) 또는 에칭 공정을 수행하여 제거하고, 기판이 제거된 발광 적층부(350)의 양면에 p측 전극(361)과 n측 전극(362)을 각각 형성하여 구성될 수 있다.
이때, 발광 적층부(350)의 p형 질화물 반도체층(330)과 n형 질화물 반도체층(310)의 외부면(311,331)은 이방성 습식 에칭에 의해 요철면으로 형성된 후에, p측 전극(361)과 n측 전극(362)을 각각 구비할 수 있다.
따라서, 본 발명의 또 다른 실시예에 따라 요철면에 의해 발광 면적이 최대로 증대되고, 발광의 임계각이 증가하며, 이에 따라 발광 다이오드의 발광 효율을 향상시킬 수 있는 슬림형 발광 다이오드를 획득할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의 하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래의 발광다이오드의 상면도 및 측단면도.
도 2a는 본 발명의 일실시예에 따른 발광 다이오드의 사시도.
도 2b는 본 발명의 일실시예에 따른 발광 다이오드의 구조를 도시한 단면도.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 공정 사시도.
도 4는 도 3b의 "A" 부분을 확대한 확대도.
도 5는 본 발명의 다른 실시예에 따른 발광 다이오드의 구조를 도시한 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드의 구조를 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100,200: 기판 110,210,310: n형 질화물 반도체층
120,220,320: 활성층 130,230,330: p형 질화물 반도체층
131,231: 제 1 면 111: 제 2 면
150,250,350: 발광 적층부 161: p측 전극
162: n측 전극

Claims (20)

  1. 기판의 상부 방향으로 n형 질화물 반도체층, 활성층(active layer) 및 p형 질화물 반도체층을 순차적으로 포함하는 발광 다이오드로서,
    상기 p형 질화물 반도체층의 상부면에 해당하는 제1 면과 상기 n형 질화물 반도체층의 하부면에 해당하여 상기 기판과 접하는 제2 면을 포함하고,
    상기 제1 면과 제2 면 사이에서 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층까지의 측면이 다수의 요철이 형성된 요철면인 것을 특징으로 하는 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 제 1 면 상에 형성된 p측 전극; 및
    상기 n형 질화물 반도체층의 노출 영역에 형성된 n측 전극
    을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  3. 제 1 항에 있어서,
    상기 측면은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면으로 형성하고, 상기 패턴면에 다수의 요철이 형성된 것을 특징으로 하는 발광 다이오드.
  4. 제 1 항에 있어서,
    상기 기판은 GaN 계열의 재질로 이루어진 재질층을 구비한 템플레이트(template) 기판을 포함하는 것을 특징으로 하는 발광 다이오드.
  5. 제 4 항에 있어서,
    상기 템플레이트 기판의 재질층은 GaN, InGaN, AlGaN 및 AlGaInN 중 어느 하나로 이루어지는 것을 특징으로 하는 발광 다이오드.
  6. 제 1 항에 있어서,
    상기 기판은 상기 n형 질화물 반도체층에 접하는 상부면이 광산란을 위한 요철면으로 형성되는 것을 특징으로 하는 발광 다이오드.
  7. 제 1 항에 있어서,
    상기 제1 면은 광산란을 위한 요철면으로 형성되는 것을 특징으로 하는 발광 다이오드.
  8. 기판을 마련하는 단계;
    상기 기판의 상부면에 내부면은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면을 가지고 상부 방향으로 소정의 패턴 형태를 가지는 주형 패턴을 형성하는 단계;
    상기 주형 패턴의 내부면, 상부면 및 외부면을 포함한 노출면을 요철면으로 형성하는 단계;
    상기 주형 패턴의 내부에 대해 상부 방향으로 n형 질화물 반도체층, 활성층(active layer) 및 p형 질화물 반도체층을 순차적으로 형성하는 단계;
    상기 p형 질화물 반도체층 및 n형 질화물 반도체층에 대해 p측 전극과 n측 전극을 각각 형성하는 단계; 및
    상기 주형 패턴을 제거하는 단계
    를 포함하는 발광 다이오드의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판을 마련하는 단계에서
    상기 기판은 GaN 계열의 재질로 이루어진 재질층을 포함한 템플레이트(template) 기판이고, 상기 n형 질화물 반도체층에 접하는 상부면이 광산란을 위한 요철면으로 형성되는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  10. 제 9 항에 있어서,
    상기 재질층은 GaN, InGaN, AlGaN 및 AlGaInN 중 어느 하나로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  11. 제 8 항에 있어서,
    상기 주형 패턴을 형성하는 단계는
    상기 기판의 상부면에 실리콘 산화물로 이루어진 층을 형성하는 단계; 및
    상기 실리콘 산화물로 이루어진 층에 대해 균등 간격 또는 비균등 간격으로 굴곡진 패턴면을 가진 내부면과 폐곡선 형태의 상부면을 가지도록 패터닝하는 단계
    를 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  12. 제 8 항에 있어서,
    상기 요철면으로 형성하는 단계는
    상기 주형 패턴의 노출면에 대해 상기 주형 패턴의 재질을 반구형의 그레인 상태로 성장시키는 HSG(Hemi-Spherical Grain) 성장 방법으로 성장시켜 요철면으로 형성하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  13. 제 8 항에 있어서,
    상기 요철면으로 형성하는 단계는
    상기 주형 패턴의 노출면에 대해 이방성 건식 에칭을 수행하여 상기 주형 패턴의 노출면에 다수의 홈이 패인 요철면으로 형성하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  14. 제 13 항에 있어서,
    상기 이방성 건식 에칭은 이방성 스퍼터링 에칭, 이방성 RIE(Reactive Ion Etching) 및 이방성 RF 스퍼터링 에칭 중 어느 하나인 것을 특징으로 하는 발광 다 이오드의 제조 방법.
  15. 제 8 항에 있어서,
    상기 p측 전극과 n측 전극을 각각 형성하는 단계는
    상기 활성층과 p형 질화물 반도체층의 일측을 에칭하여 상기 n형 질화물 반도체층을 노출시키는 단계; 및
    상기 p형 질화물 반도체층의 상부면과 상기 노출된 n형 질화물 반도체층 영역에 대해 전기 전도성의 금속 재질을 PVD(Physical Vapor Deposition) 방법으로 증착하고 패터닝하여 각각 상기 p측 전극과 n측 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  16. 제 8 항에 있어서,
    상기 p측 전극과 n측 전극을 각각 형성하는 단계는
    상기 p형 질화물 반도체층의 상부면을 에칭하여 불규칙한 요철면으로 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  17. 제 8 항에 있어서,
    상기 p측 전극과 n측 전극을 각각 형성하는 단계는
    레이저를 이용한 리프트 오프(lift off) 또는 에칭 공정을 수행하여 상기 기판을 제거하는 단계; 및
    상기 기판이 제거된 n형 질화물 반도체층과 p형 질화물 반도체층에 대해 전기 전도성의 금속 재질을 PVD(Physical Vapor Deposition) 방법으로 증착하고 패터닝하여 각각 상기 n측 전극과 p측 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  18. n형 질화물 반도체층 및 p형 질화물 반도체층과 그 사이에 개재된 활성층(active layer)을 포함하는 발광 다이오드로서,
    상기 p형 질화물 반도체층의 상부면에 해당하여 p측 전극이 일측에 형성된 제1 면과 상기 n형 질화물 반도체층의 하부면에 해당하여 n측 전극이 형성된 제2 면을 포함하고,
    상기 제1 면과 제2 면 사이에서 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층까지의 측면이 다수의 요철이 형성된 요철면인 것을 특징으로 하는 발광 다이오드.
  19. 제 18 항에 있어서,
    상기 제 1 면과 제 2 면은 에칭에 의해 불규칙한 요철면으로 형성된 것을 특징으로 하는 발광 다이오드.
  20. 제 18 항에 있어서,
    상기 측면은 균등 간격 또는 비균등 간격으로 굴곡진 패턴면으로 형성하고, 상기 패턴면에 다수의 요철이 형성된 것을 특징으로 하는 발광 다이오드.
KR1020070117871A 2007-11-19 2007-11-19 요철면을 갖는 발광 다이오드 및 그 제조 방법 KR101406788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070117871A KR101406788B1 (ko) 2007-11-19 2007-11-19 요철면을 갖는 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117871A KR101406788B1 (ko) 2007-11-19 2007-11-19 요철면을 갖는 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090051468A true KR20090051468A (ko) 2009-05-22
KR101406788B1 KR101406788B1 (ko) 2014-06-12

Family

ID=40859532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117871A KR101406788B1 (ko) 2007-11-19 2007-11-19 요철면을 갖는 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101406788B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264975B1 (ko) 1997-11-27 2000-09-01 이계철 결정성장층의방향특성을고려한절연막패턴을이용하는선택결정성장법
KR20050049730A (ko) * 2003-11-24 2005-05-27 엘지이노텍 주식회사 반도체 발광소자
KR100622817B1 (ko) * 2005-09-27 2006-09-14 엘지전자 주식회사 고출력 발광소자 및 그 제조방법
KR101158126B1 (ko) * 2005-12-15 2012-06-19 엘지이노텍 주식회사 질화 갈륨계 발광 다이오드

Also Published As

Publication number Publication date
KR101406788B1 (ko) 2014-06-12

Similar Documents

Publication Publication Date Title
JP4813282B2 (ja) 垂直構造の窒化ガリウム系発光ダイオード素子
JP5165276B2 (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP4786430B2 (ja) 発光ダイオードの製造方法
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
US8071401B2 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
JP2007294972A (ja) 発光素子及びその製造方法
JP5306779B2 (ja) 発光素子及びその製造方法
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
JP2006332383A (ja) 半導体発光素子およびその製造方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
KR20130012376A (ko) 반도체 발광소자 제조방법
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
JPWO2005043633A1 (ja) 半導体発光素子及びその製造方法
JP2006147787A (ja) 発光素子及びその製造方法
JP5281536B2 (ja) 半導体発光装置の製造方法
JP5165668B2 (ja) 半導体発光素子及びその製造方法
KR101030493B1 (ko) 고효율 열방출 공진 발광 다이오드 패키지 및 그 제조방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
JP2010147242A (ja) 半導体発光素子
KR101406788B1 (ko) 요철면을 갖는 발광 다이오드 및 그 제조 방법
KR101333332B1 (ko) 발광 다이오드 및 그 제조 방법
TWI786276B (zh) 發光元件之製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6