KR20090048764A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20090048764A
KR20090048764A KR1020070114792A KR20070114792A KR20090048764A KR 20090048764 A KR20090048764 A KR 20090048764A KR 1020070114792 A KR1020070114792 A KR 1020070114792A KR 20070114792 A KR20070114792 A KR 20070114792A KR 20090048764 A KR20090048764 A KR 20090048764A
Authority
KR
South Korea
Prior art keywords
signal transmission
test
transmission line
voltage source
lines
Prior art date
Application number
KR1020070114792A
Other languages
English (en)
Inventor
채지은
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070114792A priority Critical patent/KR20090048764A/ko
Publication of KR20090048764A publication Critical patent/KR20090048764A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 검사패드의 수를 줄일 수 있는 액정표시장치에 관한 것으로, 서로 교차하는 다수의 게이트 라인들 및 다수의 데이터 라인들을 포함하는 표시부; 상기 게이트 라인들을 구동하기 위한 게이트 드라이버; 검사장치로부터 상기 게이트 드라이버를 구동하는데 필요한 각종 구동 신호들을 입력받는 다수의 검사패드들; 상기 검사패드들로부터의 구동 신호들을 게이트 드라이버에 전달하기 위한 다수의 신호전송라인들; 및, 어느 하나의 검사패드와 적어도 2개의 신호전송라인들 전기적으로 연결하는 다수의 가변 연결라인들을 포함함을 그 특징으로 한다.
Figure P1020070114792
액정표시장치, 검사공정, 검사패드, 검사침

Description

액정표시장치{A liquid crystal display deive}
본 발명은 액정표시장치에 관한 것으로, 특히 검사패드의 수를 줄일 수 있는 액정표시장치에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
이와 같은 액정패널이 제품으로 완성되기 전까지는 수많은 검사공정을 거치게 된다. 상기 액정패널에는 검사공정(Auto Probe 검사공정)시 사용되는 다수의 검사패드가 형성되어 있는데, 상기 액정패널은 상기 검사패드들을 통해 외부로부터의 각종 검사용 신호들을 공급받게 된다.
상기 검사패드에는 검사장치의 검사침이 접촉된다. 상기 검사장치는 상기 액 정패널의 표시부에 화상이 정상적으로 표시되는가를 검사하는데 필요한 각종 검사용 신호들을 제공하기 위한 것으로, 상기 검사침을 통해 상기 검사패드에 상기 검사용 신호들을 공급한다.
상기 검사용 신호들은 게이트 라인들을 구동하기 위한 스캔펄스를 만드는데 필요한 각종 신호들을 포함하는 바, 이러한 검사용 신호들은 실제 구동시에 상기 게이트 라인에 공급되는 신호들과 거의 동일하기 때문에 종래에는 상기 검사용 신호들을 액정패널에 입력시키기 위한 검사패드들의 숫자가 증가할 수 밖에 없다. 이에 따라 구동회로를 상기 액정패널에 내장하는 구조의 액정표시장치에 있어서, 상기 검사패드들의 증가는 액정표시장치의 설계에 많은 제약을 초래한다. 특히, 소형 모바일 표시장치와 같이 그 면적이 좁은 기기에는 이러한 제약이 더 심해질 수 밖에 없다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 단 두 종류의 검사용 신호를 사용하여 검사공정을 진행함으로써 검사패드가 차지하는 액정패널의 면적을 획기적으로 줄일 수 있는 액정표시장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 교차하는 다수의 게이트 라인들 및 다수의 데이터 라인들을 포함하는 표시부; 상기 게이트 라인들을 구동하기 위한 게이트 드라이버; 검사장치로부터 상기 게이트 드라이버를 구동하는데 필요한 각종 구동 신호들을 입력받는 다수의 검사패드들; 상기 검사패드들로부터의 구동 신호들을 게이트 드라이버에 전달하기 위한 다수의 신호전송라인들; 및, 어느 하나의 검사패드와 적어도 2개의 신호전송라인들 전기적으로 연결하는 다수의 가변 연결라인들을 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 교차하는 다수의 게이트 라인들 및 다수의 데이터 라인들을 포함하는 표시부, 상기 게이트 라인들을 구동하기 위한 게이트 드라이버; 검사장치로부터 상기 게이트 드라이버를 구동하는데 필요한 각종 구동 신호들을 입력받는 다수의 검사패드들; 상기 검사패드들로부터의 구동 신호들을 게이트 드라이버에 전달하기 위한 다수의 신호전송라인들; 및, 외부로부터의 제어신호에 따라 어느 하나의 검사패드와 상기 적어도 2개의 신호전송라인들간을 전기적으로 접속시키거나 차단시키는 스위치부를 포함함을 그 특징으로 한다.
본 발명에 따른 액정표시장치에는 다음과 같은 효과가 있다.
첫째, 검사패드의 수가 줄어듦으로 인해 상대적으로 액정패널의 사용 공간이 상대적으로 증가한다.
둘째, 검사공정시 사용되는 검사장치의 검사침의 개수를 줄여 비용을 줄일 수 있다.
셋째, 클럭펄스를 제공하기 위한 별도의 펄스 발생기(Pulse Generator)를 사 용하지 않고, DC 신호인 제 1 및 제 2 검사용 전압원만으로 검사가 가능하다. 따라서, 검사가 용이하고 비용이 절감된다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 1에 도시된 바와 같이, 서로 마주보는 제 1 기판(101) 및 제 2 기판(201)이 합착된 액정패널(333)을 포함한다.
상기 액정패널(333)은 제 1 기판(101)과 제 2 기판(201)이 실런트(sealant)에 의해 합착된 것으로, 상기 제 1 기판(101)과 제 2 기판(201) 사이에는 액정층이 형성된다. 즉, 상기 액정층은 상기 제 1 기판(101), 제 2 기판(201), 및 상기 실런트에 의해 형성된 밀폐된 공간에 형성된다.
상기 제 1 기판(101)의 표시부(101a)에는 서로 교차하는 다수의 게이트 라인(GL)들과 다수의 데이터 라인(DL)들이 형성되어 있으며, 제 2 기판(201)에는 공통전극 및 컬러필터층이 형성되어 있다. 상기 각 게이트 라인(GL)과 각 데이터 라인(DL)에 의해 정의된 각 화소영역에는 화상을 표시하기 위한 화소셀(PXL)이 형성된다.
하나의 화소셀(PXL)은, 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)로부터의 데이터 신호를 공급받는 화소전극과, 상기 화소전극과 대향하여 위치한 공통전극과, 상기 화소전극과 공통전극 사이에 위치하여 상기 두 전극 사이에서 발생되는 전계에 따라 광 투과량을 조절하는 액정층(도시되지 않음)을 포함한다.
상기 공통전극과 상기 화소전극 사이에는 상기 액정층을 유전체로 하는 액정용량 커패시터(Clc)가 형성되며, 상기 화소전극과 상기 화소전극의 일부를 중첩하는 전단 게이트 라인(GL)간의 사이에는 절연막(도시되지 않음)을 유전체로 하는 보조용량 커패시터(Cst)가 형성된다. 다른 방법으로, 별도의 공통라인을 더 설치하여 이 공통라인을 상기 화소전극과 중첩시킴으로써 상기 보조용량 커패시터(Cst)를 형성할 수 있다. 이때, 상기 공통라인에는 공통전압이 공급된다.
액정패널(333)은 표시부(101a) 및 비표시부(101b)를 포함하는 바, 제 1 기판(101)도 표시부(101a) 및 비표시부(101b)를 포함한다. 상기 표시부(101a)는 화상을 표시하기 위한 영역이며, 상기 비표시부(101b)는 상기 표시부(101a)에 화상이 표시될 수 있도록 각종 신호들을 공급하고 제어하는 구동회로들이 형성되는 영역이다.
상기 비표시부(101b)에는 상기 게이트 라인(GL)들을 구동하기 위한 게이트 드라이버(GD)와, 검사장치로부터 상기 게이트 드라이버(GD)를 구동하는데 필요한 각종 구동 신호들을 입력받는 다수의 검사패드들(TPD1, TDP2)과, 상기 검사패드들(TPD1, TDP2)로부터의 구동 신호들을 상기 게이트 드라이버(GD)에 전달하기 위한 다수의 신호전송라인들(444)과, 어느 하나의 검사패드와 적어도 2개의 신호전송라인들을 전기적으로 연결하는 다수의 가변 연결라인들(701)과, 그리고 나머지 하나의 검사패드와 어느 하나의 신호전송라인을 전기적으로 연결하는 고정 연결라인(FL)을 포함한다.
데이터 드라이버(DD)는 타이밍 콘트롤러부터의 디지털 데이터 신호를 미리 설정된 아날로그 신호인 화소전압으로 전환하여 상기 데이터 라인(DL)들에 공급한다. 이를 위해, 상기 데이터 드라이버(DD)는 상기 데이터 라인(DL)들을 구동할 수 있는 다수의 데이터 드라이버 IC(D-IC)(Integrated Circuit)들을 포함한다.
상기 데이터 드라이버 IC(D-IC)는 데이터 TCP(222)에 실장되며, 이 데이터 TCP(222)는 데이터 PCB(Printed Circuit Board)와 제 1 기판(101)의 비표시부(101b)간에 접속된다.
상기 데이터 드라이버(DD)는 액정패널(333)의 화질검사가 진행된 후 상기 액정패널(333)에 장착된다.
상기 게이트 라인(GL)들은 게이트 드라이버(GD)로부터 차례로 출력되는 스캔펄스에 의해 순차적으로 구동되는데, 하나의 게이트 라인(GL)이 구동될 때 이 게이트 라인(GL)에 접속된 한 수평라인분의 화소셀(PXL)들이 활성화된다. 이 활성화된 한 수평라인분의 화소셀(PXL)들은 상기 데이터 드라이버(DD)로부터의 화소전압을 공급받아 화상을 표시하게 된다. 상기 게이트 드라이버(GD)가 매 수평라인 단위로 차례로 스캔펄스를 출력함에 따라, 상기 액정패널(333)의 표시부(101a)에는 한 수평라인 단위로 화소셀(PXL)들이 화상을 표시하게 된다.
상기 게이트 드라이버(GD)는 상기 게이트 라인(GL)들을 구동하기 위한 쉬프트 레지스터를 포함하는 바, 상기 쉬프트 레지스터는 상기 스캔펄스를 차례로 출력하기 위한 다수의 스테이지(ST)들을 포함한다.
도 2 및 도 3은 도 1의 게이트 드라이버(GD)에 구비된 쉬프트 레지스터에서 하나의 스테이지(ST)를 나타낸 도면이고, 도 4는 도 2 및 도 3의 스테이지(ST)에 공급되는 각종 게이트 제어신호들을 나타낸 도면이다.
도 2에 도시된 바와 같이, 하나의 스테이지(ST)는 Q노드(Q) 및 QB노드(QB)를 제어하기 위한 노드 제어부와, 상기 Q노드(Q) 및 QB노드(QB)의 신호상태에 따라 제어되는 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)를 포함한다.
제 k 스테이지(ST)에 구비된 풀업 스위칭소자(Trpu)는 제 k 스테이지(ST)의 Q노드(Q)에 공급된 제 1 직류 전압원(VDD)에 응답하여 어느 하나의 클럭펄스(CLK1 내지 CLK4 중 어느 하나)를 스캔펄스로서 출력하고, 이 스캔펄스를 제 k 게이트 라인(GL), 제 k+1 스테이지(ST), 및 제 k-1 스테이지(ST)에 공급한다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 드레인단자는 상기 클럭펄스(CLK1 내지 CLK4)를 전송하는 클럭 신호전송라인들(CL1 내지 CL4) 중 어느 하나에 접속된다.
제 k 스테이지(ST)에 구비된 풀다운 스위칭소자(Trpd)는 제 k 스테이지(ST)의 QB노드(QB)에 공급된 제 1 직류 전압원(VDD)에 응답하여 제 2 직류 전압원(VSS)을 출력하고, 이 제 2 직류 전압원(VSS)을 제 k 게이트 라인(GL), 제 k+1 스테이지(ST), 및 제 k-1 스테이지(ST)에 공급한다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 드레인단자는 상기 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 그리고 소스단자는 상기 제 2 직류 전압원(VSS)을 전송하는 제 2 직류 신호전송라인(SSL)에 접속된다.
상기 노드 제어부는 제 1 내지 제 6 스위칭소자들(Tr1 내지 Tr6)을 포함한다.
제 k 스테이지(ST)에 구비된 제 1 스위칭소자(Tr1)는 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여 상기 제 k 스테이지(ST)의 Q노드(Q)를 제 1 직류 전압원(VDD)을 공급함으로써 상기 Q노드(Q)를 충전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 제 1 직류 전압원(VDD)을 전송하는 제 1 직류 신호전송라인(DDL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 2 스위칭소자(Tr2)는 제 k 스테이지(ST)의 Q노드(Q)에 공급된 제 1 직류 전압원(VDD)에 응답하여 상기 제 k 스테이지(ST)의 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 QB노드(QB)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 3 스위칭소자(Tr3)는 상기 제 1 직류 전압원(VDD)에 응답하여 상기 제 1 직류 전압원(VDD)을 상기 제 k 스테이지(ST)의 QB노드(QB)에 공급함으로써 상기 QB노드(QB)를 충전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자 및 드레인단자는 상기 제 1 직류 신호전송라인(DDL)에 접속되며, 그리고 소스단자는 상기 제 k 스테이지(ST)의 QB노드(QB)에 접속된다.
제 k 스테이지(ST)에 구비된 제 4 스위칭소자(Tr4)는 상기 제 k 스테이지(ST)의 QB노드(QB)에 공급된 제 1 직류 전압원(VDD)에 응답하여 상기 제 k 스테이지(ST)의 Q노드(Q)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 Q노드(Q)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 k 스테이지(ST)의 QB노드(QB)에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 그리고 드레인단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 5 스위칭소자(Tr5)는 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여 제 k 스테이지(ST)의 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 QB 노드를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 k-1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 QB노드(QB)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 6 스위칭소자(Tr6)는 제 k+1 스테이지(ST)로부터의 스캔펄스에 응답하여 상기 제 k 스테이지(ST)의 Q노드(Q)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 k+1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 Q노드(Q) 에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
여기서, 제 1 스테이지(ST)의 전단에는 스테이지(ST)가 존재하지 않기 때문에, 상기 제 1 스테이지(ST)에 구비된 제 1 및 제 5 스위칭소자(Tr1, Tr5)의 게이트단자에는 스타트 펄스(Vst)가 공급된다.
한편, 스테이지(ST)는 도 3에 도시된 바와 같은 구조를 가질 수 도 있다.
스테이지(ST)는, 도 3에 도시된 바와 같이, Q노드(Q), 제 1 QB노드(QB), 제 2 QB노드(QB), 노드 제어부(NC), 풀업 스위칭소자(Trpu), 제 1 풀다운 스위칭소자(Trpd1), 및 제 2 풀다운 스위칭소자(Trpd2)를 포함한다.
상기 노드 제어부(NC)는 상기 Q노드(Q), 제 1 QB노드(QB), 및 제 2 QB 노드를 선택적으로 충전 및 방전시키는데, 구체적으로, 상기 Q노드(Q)가 충전 상태일 때는 상기 제 1 QB노드(QB) 및 제 2 QB노드(QB)를 모두 방전상태로 유지시키고, 상기 Q노드(Q)가 방전 상태일 때는 상기 제 1 QB노드(QB) 및 제 2 QB노드(QB) 중 어느 하나를 충전상태로 유지시킨다.
예를들어, 홀수 번째 프레임 기간에서는 상기 Q노드(Q)가 방전상태 일 때, 상기 제 1 QB노드(QB)를 충전시키고, 상기 제 2 QB노드(QB)가 방전시킨다. 그리고 짝수 번째 프레임 기간에서는 상기 Q노드(Q)가 방전상태 일 때, 상기 제 1 QB노드(QB)를 방전시키고, 상기 제 2 QB노드(QB)를 충전시킨다. 이와 같이, 상기 Q노드(Q)가 방전상태일 때, 상기 제 1 QB노드(QB) 및 제 2 QB노드(QB)에 프레임 기간별로 다른 극성의 교류 전압원(Vac1, Vac2)을 인가하는 이유는, 상기 제 1 QB노드(QB) 및 제 2 QB노드(QB)에 게이트단자가 연결된 제 1 및 제 2 풀다운 스위칭소 자(Trpd1, Trpd2)의 열화를 방지하기 위해서이다.
상기 스테이지(ST)의 노드 제어부(NC)는, 제 1 내지 제 18 스위칭소자(Tr1 내지 Tr18)를 포함한다.
제 k 스테이지(ST)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여 상기 제 k 스테이지(ST)의 Q노드(Q)에 제 1 직류 전압원(VDD)을 공급함으로써 상기 Q노드(Q)를 충전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 제 1 직류 신호전송라인(DDL)에 접속되며, 그리고 소스단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속된다.
제 k 스테이지(ST)에 구비된 제 2 스위칭소자(Tr2)는, 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 1 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k-1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 접속되며, 그리고 소스단자는 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 3 스위칭소자(Tr3)는, 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여, 제 2 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 2 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 k-1 스테이지(ST)의 출력 단자에 접속되며, 그리고 드레인단자는 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 4 스위칭소자(Tr4)는 제 k 스테이지(ST)의 Q노드(Q)에 공급된 제 1 직류 전압원(VDD)에 응답하여 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 1 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 접속되며, 그리고 소스단자는 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 5 스위칭소자(Tr5)는 상기 제 k 스테이지(ST)의 Q노드(Q)에 공급된 제 1 직류 전압원(VDD)에 응답하여 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 2 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 6 스위칭소자(Tr6)는, 매 프레임의 출력기간마다 다른 극성을 갖는 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원(Vac1)을 출력한다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 제 1 교류 신호전송라인(AC1L)에 접속된다.
제 k 스테이지(ST)에 구비된 제 7 스위칭소자(Tr7)는 상기 제 k 스테이지(ST)에 구비된 제 6 스위칭소자(Tr6)로부터의 제 1 교류 전압원(Vac1)에 응답하여 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 상기 제 1 교류 전압원(Vac1)을 공급한다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 6 스위칭소자(Tr6)의 소스단자에 접속되며, 드레인단자는 상기 제 1 교류 신호전송라인(AC1L)에 접속되며, 소스단자는 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 접속된다.
제 k 스테이지(ST)에 구비된 제 8 스위칭소자(Tr8)는, 상기 제 1 QB노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 k 스테이지(ST)의 Q노드(Q)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 Q노드(Q)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 k 스테이지(ST)의 제 1 QB노드(QB)에 접속되며, 드레인단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 9 스위칭소자(Tr9)는 상기 제 k 스테이지(ST)의 Q노드(Q)에 충전된 제 1 직류 전압원(VDD)에 응답하여 상기 제 k 스테이지(ST)의 제 7 스위칭소자(Tr7)의 게이트단자에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소자(Tr7)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 k 스테이지(ST)의 Q노드(Q)에 접속되며, 드레인단자는 상기 제 7 스위칭소자(Tr7)의 게이트단자에 접속되며, 그리고 소스단자는 상기 제 2 직류 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 10 스위칭소자(Tr10)는 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소자(Tr7)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 제 k-1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 제 7 스위칭소자(Tr7)의 게이트단자에 접속되며, 그리고 드레인단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 11 스위칭소자(Tr11)는 매 프레임의 출력기간마다 반전된 극성을 갖는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원(Vac2)을 출력한다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 11 스위칭소자(Tr11)의 게이트단자 및 드레인단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 제 2 교류 신호전송라인(AC2L)에 접속된다. 여기서, 상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은 동일 프레임 기간에 서로 반대의 극성으로 유지된다.
제 k 스테이지(ST)에 구비된 제 12 스위칭소자(Tr12)는 상기 제 11 스위칭소자(Tr11)로부터의 제 2 교류 전압원(Vac2)에 응답하여 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 상기 제 2 교류 전압원(Vac2)을 공급한다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 12 스위칭소자(Tr12)의 게이트단자는 상기 제 11 스위칭소자(Tr11)의 드레인단자에 접속되며, 드레인단자는 상기 제 2 교류 신호전송라인(AC2L)에 접속되며, 그리고 소스단자는 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 접속된다.
제 k 스테이지(ST)에 구비된 제 13 스위칭소자(Tr13)는 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 Q노드(Q)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 Q노드(Q)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 13 스위칭소자(Tr13)의 게이트단자는 상기 제 2 QB노드(QB)에 접속되며, 드레인단자는 상기 Q노드(Q)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 14 스위칭소자(Tr14)는 상기 제 k 스테이지(ST)의 Q노드(Q)에 충전된 제 1 직류 전압원(VDD)에 응답하여 상기 제 k 스테이지(ST)에 구비된 제 12 스위칭소자(Tr12)의 게이트단자에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 12 스위칭소자(Tr12)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 14 스위칭소자(Tr14)의 게이트단자는 상기 Q노드(Q)에 접속되며, 드레인단자는 상기 제 12 스위칭소자(Tr12)의 게이트단자에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 15 스위칭소자(Tr15)는 제 k-1 스테이지(ST)로부터의 스캔펄스에 응답하여 상기 제 12 스위칭소자(Tr12)의 게이트단자에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 12 스위칭소자(Tr12)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 15 스위칭소자(Tr15)의 게이트단자는 제 k-1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 제 12 스위칭소자(Tr12)의 게이트단자에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 16 스위칭소자(Tr16)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 k 스테이지(ST)의 제 2 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 2 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 k 스테이지(ST)에 구비된 제 16 스위칭소자(Tr16)의 게이트단자는 상기 제 1 교류 신호전송라인(AC1L)에 접속되며, 드레인단자는 상기 제 2 QB노드(QB)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 17 스위칭소자(Tr17)는 상기 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 QB노드(QB)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 제 1 QB노드(QB)를 방전시킨다. 이를 위해, 상기 제 17 스위칭소자(Tr17)의 게이트단자는 상기 제 2 교류 신호전송라인(AC2L)에 접속되며, 드레인단자는 상기 제 1 QB노드(QB)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
제 k 스테이지(ST)에 구비된 제 18 스위칭소자(Tr18)는 제 k+1 스테이지(ST)로부터의 스캔펄스에 응답하여 상기 제 k 스테이지(ST)의 Q노드(Q)에 제 2 직류 전압원(VSS)을 공급함으로써 상기 Q노드(Q)를 방전시킨다. 이를 위해, 제 k 스테이 지(ST)에 구비된 제 18 스위칭소자(Tr18)의 게이트단자는 상기 제 k+1 스테이지(ST)의 출력단자에 접속되며, 드레인단자는 상기 Q노드(Q)에 접속되며, 그리고 소스단자는 상기 제 2 직류 신호전송라인(SSL)에 접속된다.
이와 같이 상기 각 스테이지(ST)의 구조가 도 2의 구조를 가질 때, 상기 신호전송라인들(444)은 스타트 신호전송라인(STL), 제 1 직류 신호전송라인(DDL), 제 2 직류 신호전송라인(SSL), 및 다수의 클럭 신호전송라인들(CL1 내지 CL4)을 포함한다. 그리고, 상기 각 스테이지(ST)의 구조가 도 3의 구조를 가질 때, 상기 신호전송라인들(444)은 상기 열거한 신호전송라인들 외에 제 1 교류 신호전송라인(AC1L) 및 제 2 교류 신호전송라인(AC1L, AC2L)을 더 포함한다.
상기 클럭 신호전송라인들의 수는 상기 스테이지(ST)에 공급되는 클럭펄스의 수에 따라 가변될 수 있다. 본 발명에서는 설명의 편의상 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)와, 제 1 내지 제 4 클럭 신호전송라인(CL4)들을 사용한 예를 설명하기로 한다.
이러한 신호전송라인들(444)의 각 끝단을 FPC 패드부(FPD)라고 칭하며, 이 FPC 패드부(FPD)에는 각 신호전송라인들(444)에 상술한 해당 신호들을 전달하기 위한 FPC(Flexible Printed Circuit)가 접속된다. 이 FPC는 외부 시스템으로부터 상기 해당 신호들을 상기 각 신호전송라인들(444)에 전달하는 역할을 한다.
상기 FPC 패드부(FPD) 및 상기 데이터 드라이버(DD)가 상기 액정패널(333)에 접속되기 전에, 상기 액정패널(333)의 on/off 검사가 먼저 이루어진다. 상기 on/off 검사는 상기 액정표시장치의 화소셀(PXL)들이 정상적으로 화상을 표시하는 가를 테스트하기 위한 검사공정으로, 이 검사공정시에는 상기 각 신호전송라인들(444) 및 데이터 라인들에는 검사용 신호가 공급된다.
상기 게이트 드라이버(GD)에 공급될 검사용 신호들은 검사장치로부터 제공된다. 즉, 상기 검사장치의 검사침이 검사패드에 접촉되면, 상기 검사장치로부터의 각종 검사용 신호들이 상기 검사침, 검사패드, 및 신호전송라인들(444)을 통해 상기 게이트 드라이버(GD)에 공급된다. 그러면, 상기 게이트 드라이버(GD)는 상기 검사용 신호들을 사용하여 스캔펄스를 생성하고, 이 스캔펄스를 이용하여 상기 게이트 라인(GL)들을 구동한다. 물론, 데이터 라인들에도 검사용 화소전압이 인가된다. 이때, 상기 액정패널(333)에 표현되는 화상을 관찰함으로써 화소셀(PXL)의 양/불량 여부를 판단할 수 있다.
종래에는 신호전송라인의 수에 맞추어 신호전송라인의 수 및 검사침의 수를 증가시켜야 했다. 즉, 도 2에 도시된 바와 같은 스테이지(ST)는 총 7개의 신호전송라인들(444)을 필요로 하므로, 종래에는 이와 같은 스테이지(ST)를 포함하는 액정패널(333)을 검사하기 위해서는 7개의 검사침들 및 7개의 검사패드들이 필요였다. 또한, 도 3에 도시된 바와 같은 스테이지(ST)는 총 9개의 신호전송라인들(444)을 필요로 하므로, 종래에는 이와 같은 스테이지(ST)를 포함하는 액정패널(333)을 검사하기 위해서는 9개의 검사침들 및 9개의 검사패드들이 필요하였다.
본 발명에서는 도 2와 같은 구조에서의 신호전송라인들(444) 중 스타트 펄스(Vst), 제 1 직류 신호전송라인(DDL), 그리고 제 1 내지 제 4 클럭 신호전송라인(CL1 내지 CL4)들에 모두 동일한 제 1 검사용 전압원을 공급하고, 나머지 제 2 직류 신호전송라인(SSL)에는 제 2 검사용 전압원을 공급한다.
본 발명에서는 도 3과 같은 구조에서의 신호전송라인들(444) 중 스타트 펄스(Vst), 제 1 직류 신호전송라인(DDL), 제 1 교류 신호전송라인(AC1L), 제 2 교류 신호전송라인(AC2L), 그리고 제 1 내지 제 4 클럭 신호전송라인(CL4)들에 모두 동일한 제 1 검사용 전압원을 공급하고, 나머지 제 2 직류 신호전송라인(SSL)에는 제 2 검사용 전압원을 공급한다.
상기 제 1 및 제 2 검사용 전압원은 모두 일정한 전압 값을 유지하는 직류 신호이다. 이 제 1 및 제 2 검사용 전압원의 전압값은 서로 다른 값을 갖는다. 예를 들어, 상기 제 1 검사용 전압원은 정극성의 전압값을 가질 수 있으며, 상기 제 2 검사용 전압원은 부극성의 전압값을 가질 수 있다. 상기 제 1 검사용 전압원은 게이트 라인을 충전시키는데 사용되며, 상기 제 2 검사용 전압원은 상기 게이트 라인을 방전시키는데 사용된다. 이러한 상기 제 1 검사용 전압원은 상기 제 1 직류 전압원(VDD)과 동일한 전압원을 사용할 수 있으며, 상기 제 2 검사용 전압원은 상기 제 2 직류 전압원(VSS)과 동일한 전압원을 사용할 수 있다.
이렇게 제 1 및 제 2 검사용 전압원을 전송하기 위한 두 개의 검사패드 및 두 개의 검사침만이 필요하다. 즉, 상기 제 1 검사용 전압원은 제 1 검사침 및 제 1 검사패드(TPD1)를 통해 상기 제 1 직류 신호전송라인(DDL), 제 1 교류 신호전송라인(AC1L), 제 2 교류 신호전송라인(AC2L), 그리고 제 1 내지 제 4 클럭 신호전송라인(CL4)들에 공급된다. 그리고, 제 2 검사용 전압원은 제 2 검사침 및 제 2 검사패드(TPD2)를 통해 상기 제 2 직류 신호전송라인(SSL)에 공급된다.
이와 같은 경우 각 스테이지(ST)는 자신의 출력 타이밍에 관계없이 무조건 스캔펄스를 출력한다. 이 스캔펄스는 상기 제 1 검사용 전압원이다. 따라서, 모든 스테이지(ST)가 동일한 순간에 스캔펄스를 출력한다. 물론, 각 스테이지(ST)가 모두 스캔펄스를 동시에 출력하므로, 각 스테이지(ST)가 스캔펄스를 출력하자마자 다음단 스테이지(ST)로부터의 스캔펄스에 의해 디스에이블되므로 상기 스캔펄스의 원래의 스캔펄스보다 펄스폭이 좁을 수 있으나, 이러한 스캔펄스로도 상기 게이트 라인(GL)들을 구동하기에는 충분하다. 이와 같이 모든 게이트 라인(GL)들이 순차적으로 구동되지 않고 동시에 구동되므로, 수평라인 단위로 화상을 화소셀(PXL)에 화상이 표시되지 않고 모든 화소셀(PXL)에 동시에 화상이 표시된다. 실제 화상을 표현하기 위한 실제 구동상황이 아닌, 단지 화상이 표시되는지를 검사하기 위한 검사공정에서는 상술한 바와 같이 모든 화소에 동시에 동일한 화상을 표시하여도 상기 액정패널(333)의 화상검사를 하는데 있어서 전혀 문제가 되지 않는다.
이러한 두 종의 검사용 전압원를 상기 신호전송라인들(444)에 공급하는 두 가지 방법이 있을 수 있다. 이하에서는 총 9개의 신호전송라인들(444)에 신호를 공급하는 방법을 예로 들어 설명하기로 한다.
도 5는 본 발명의 제 1 실시예에 따른 검사패드와 신호전송라인들(444)간의 접속관계를 나타낸 도면이다.
도 5에 도시된 바와 같이, 신호전송라인들(444) 각각은 가변 연결라인(VL1 내지 VL8)을 통해 제 1 검사패드(TPD1)와 접속되어 있다. 즉, 제 1 가변 연결라인(VL1)은 상기 제 1 검사패드(TPD1)와 상기 제 1 직류 신호전송라인(DDL)간을 연 결하며, 제 2 가변 연결라인(VL2)은 상기 제 1 검사패드(TPD1)와 제 4 클럭 신호전송라인(CL4)간을 연결하며, 제 3 가변 연결라인(VL3)은 상기 제 1 검사패드(TPD1)와 제 3 클럭 신호전송라인(CL3)간을 연결하며, 제 4 가변 연결라인(VL4)은 상기 제 1 검사패드(TPD1)와 제 2 클럭 신호전송라인(CL2)간을 연결하며, 제 5 가변 연결라인(VL5)은 상기 제 1 검사패드(TPD1)와 제 1 클럭 신호전송라인(CL1)간을 연결하며, 제 6 가변 연결라인(VL6)은 상기 제 1 검사패드(TPD1)와 제 2 교류 신호전송라인(AC2L)간을 연결하며, 제 7 가변 연결라인(VL7)은 상기 제 1 검사패드(TPD1)와 제 1 교류 신호전송라인(AClL)간을 연결하며, 그리고 제 8 가변 연결라인(VL8)은 상기 제 1 검사패드(TPD1)와 스타트 신호전송라인(STL)간을 연결한다.
한편, 제 2 직류 신호전송라인(SSL)은 고정 연결라인(FL)을 통해 제 2 검사패드(TPD2)와 연결되어 있다.
상기 제 1 및 제 2 검사패드(TPD1, TPD2)는 게이트 라인(GL)과 동일한 재질로 제조될 수 있다. 그리고, 상기 각 가변 연결라인 및 고정 연결라인(FL)은 화소전극과 동일한 재질, 즉 ITO(Indium Tin Oxide) 재질로 형성될 수 있다. 상기 게이트 라인(GL) 재질로 이루어진 제 1 및 제 2 검사패드(TPD1, TPD2), 그리고 신호전송라인들(444)과 상기 화소전극 재질로 이루어진 가변 연결라인들(701) 및 고정 연결라인(FL) 사이에는 절연막이 형성되어 있다.
상술된 각 가변 연결라인(701) 및 고정 연결라인(FL)은 해당 신호전송라인의 FPC 패드부(FPD)에 연결되기 위해서, 도 5에 도시된 바와 같이 'ㄱ'자 형태로 꺾어진 형태를 갖는다. 물론, 상기 각 가변 연결라인(701) 및 고정 연결라인(FL)은 해 당 신호전송라인의 FPC 패드부(FPD)가 아닌 다른 부분에도 접속될 수 있다.
상기 각 가변 연결라인(701)의 일측 끝단은 서로 연결되어 있으며, 이 연결된 부분은 상기 절연막을 관통하는 콘택홀들(CH1)을 통해 상기 제 1 검사패드(TPD1)와 전기적으로 연결된다. 그리고 상기 각 가변 연결라인(701)의 각 타측 끝단은 상기 절연막을 관통하는 콘택홀들(CH3)을 통해 해당 신호전송라인과 전기적으로 접속된다.
상기 고정 연결라인(FL)의 일측 끝단은 상기 절연막을 관통하는 콘택홀들(CH2)을 통해 상기 제 2 검사패드(TPD2)와 전기적으로 연결된다. 그리고 상기 고정 연결라인(FL)의 타측 끝단은 상기 절연막을 관통하는 콘택홀들(CH4)을 통해 제 2 직류 신호전송라인(SSL)과 전기적으로 접속된다.
상기 가변 연결라인들(701) 각각의 폭 및 고정 연결라인(FL)의 폭은 해당 신호전송라인들(444)의 폭과 동일할 수도 있다. 또한, 상기 가변 연결라인들(701) 각각의 폭 및 고정 연결라인(FL)의 폭은 해당 신호전송라인들(444)의 폭보다 크거나 작을 수 있다.
검사장치의 제 1 검사침은 상기 제 1 검사패드(TPD1)상에 형성된 가변 연결라인들(701)의 일측 끝단부분과 접촉하며, 제 2 검사침은 상기 제 2 검사패드(TPD2)상에 형성된 고정 연결라인(FL)의 일측 끝단에 접촉한다. 상기 제 1 검사침으로부터는 제 1 검사용 전압원이 출력되며, 상기 제 2 검사침으로부터는 제 2 검사용 전압원이 출력된다.
상기 각 가변 연결라인들(701)은 검사공정 이후 제거되어야 한다. 그래야만 정상적인 구동환경에서 상기 신호전송라인들(444)간이 단락되는 것이 방지된다.
상기 가변 연결라인들은 레이저(laser)를 사용하여 제거할 수 있다. 즉, 도 6은 도 5의 가변라인들의 단선된 형태를 나타낸 도면으로서, 동 도면에 도시된 바와 같이, 상기 레이저를 각 가변 연결라인(701)의 일부분에 조사하여 제거함으로써 상기 각 가변 연결라인(701)이 단선되도록 할 수 있다.
한편, 상기 가변 라인들(701)은 상기와 같은 별도의 컷팅 공정없이, 스크라이빙 공정에서 제거될 수 도 있다.
도 7은 스크라이빙 공정에 의해 가변 연결라인 및 고정 연결라인(FL)이 단선되는 것을 설명하기 위한 도면이다.
하나의 모 기판(MG)에는, 도 7에 도시된 바와 같이, 서로 다른 사이즈를 갖는 다른 모델들의 액정패널(PL1 내지 PL4)들이 다수 형성되어 있다. 이러한 모 기판(MG)은 상기 검사공정 후 단위 액정패널(PL1 내지 PL4)로 분리된다. 즉, 스크라이빙(scribing) 공정을 통해 상기 모 기판(MG)이 다수의 단위 액정패널(PL1 내지 PL4)로 나누어진다. 본 발명에서는 상기 가변 연결라인들(701) 및 고정 연결라인(FL)을 절단선과 교차하도록 상기 모 기판(MG)의 특정 영역에 형성함으로써, 이를 상기 스크라이빙 공정시에 함께 절단 할 수 있다.
한편, 다음과 같이 가변 연결라인들(701)과 신호전송라인들(444)간의 접속관계를 변경함으로써 별도의 절단 공정없이 제어신호만으로 상기 신호전송라인들(444)간의 단락을 방지할 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 검사패드와 신호전송라인들(444)간의 접속관계를 나타낸 도면이고, 도 9는 도 8의 스위치부의 회로구성도이다.
도 8 및 도 9에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치는, 외부로부터의 제어신호에 따라 제 1 검사패드(TPD1)와 상기 적어도 2개의 신호전송라인들(444)간을 전기적으로 접속시키거나 차단시키는 스위치부(SW)를 포함한다.
상기 스위치부(SW)는 제 1 내지 제 8 스위칭소자(TR1 내지 TR8)를 포함한다.
제 1 스위칭소자(TR1)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 상기 제 1 직류 신호전송라인(DDL)간을 접속 또는 차단한다.
상기 제 2 스위칭소자(TR2)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 제 4 클럭 신호전송라인(CL4)간을 접속 또는 차단한다.
상기 제 3 스위칭소자(TR3)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 제 3 클럭 신호전송라인(CL3)간을 접속 또는 차단한다.
상기 제 4 스위칭소자(TR4)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 제 2 클럭 신호전송라인(CL2)간을 접속 또는 차단한다.
상기 제 5 스위칭소자(TR5)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 제 1 클럭 신호전송라인(CL1)간을 접속 또는 차단한다.
상기 제 6 스위칭소자(TR6)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 제 2 교류 신호전송라인(AC2L)간을 접속 또는 차단한다.
상기 제 7 스위칭소자(TR7)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 제 1 교류 신호전송라인(AC1L)간을 접속 또는 차단한다.
상기 제 8 스위칭소자(TR8)는 상기 제어신호에 응답하여 상기 제 1 검사패드(TPD1)와 스타트 신호전송라인(STL)간을 접속 또는 차단한다.
각 스위칭소자(TR1 내지 TR8)의 드레인단자(DE)들은 하나로 연결되어 상기 제 1 검사패드(TPD1)에 접속된다. 이때, 상기 각 스위칭소자(TR1 내지 TR8)의 드레인단자(DE)들과 상기 제 1 검사패드(TPD1)는 ITO 재질인 투명전극(TE1)을 통해 서로 접속된다. 즉, 상기 투명전극(TE1)은 상기 각 스위칭소자(TR1 내지 TR8)의 드레인단자(DE)들을 노출시키는 다수의 콘택홀들(CH8)과 상기 제 1 검사패드(TPD1)를 노출시키는 다수의 콘택홀들(CH1)을 통해 상기 드레인단자(DE)들과 상기 제 1 검사패드(TPD1)간을 전기적으로 접속시킨다. 상기 제 1 검사패드(TPD1)는 게이트 라인(GL)과 동일한 재질이 사용되며, 상기 드레인단자(DE) 및 소스단자(SE)는 데이터 라인(DL)과 동일한 재질이 사용된다.
각 스위칭소자(TR1 내지 TR8)의 게이트단자(GE)들은 하나로 연결되어 상기 제 3 검사패드(TPD3)에 접속된다. 상기 제 3 검사패드(TPD3)는 게이트 라인(GL)과 동일한 물질을 사용하여 제조된다. 상기 제 3 검사패드(TPD3)상에는 ITO 재질인 투명전극(TE2)이 더 형성될 수 있으며, 이 투명전극(TE2)은 다수의 콘택홀들(CH2)을 통해 상기 제 3 검사패드(TPD3)와 전기적으로 연결된다.
각 스위칭소자(TR1 내지 TR8))의 소스단자(SE)들은 해당 가변 연결라인(701)을 통해 해당 신호전송라인(444)에 접속된다. 이를 위해, 각 가변 연결라인(701)의 일측 끝단은 콘택홀들(CH6)을 통해 각 스위칭소자(TR1 내지 TR8)의 소스단자(SE)에 접속되며, 각 가변 연결라인(701)의 타측 끝단은 콘택홀들(CH3)을 통해 각 신호전 송라인(444)에 접속된다.
상기 고정 연결라인(FL)의 일측 끝단은 콘택홀들(CH2)을 통해 상기 제 2 검사패드(TPD2)와 전기적으로 연결된다. 그리고 상기 고정 연결라인(FL)의 타측 끝단은 콘택홀들(CH4)을 통해 제 2 직류 신호전송라인(SSL)과 전기적으로 접속된다.
상기 도 8에 도시된 바와 같은 구조에서는 3개의 검사침을 갖춘 검사장치가 필요하다. 즉, 상기 제 1 검사용 전압원을 출력하기 위한 제 1 검사침, 상기 제 2 검사용 전압원을 출력하기 위한 제 2 검사침, 그리고 상기 제어신호를 출력하기 위한 제 3 검사침이 필요하다. 상기 검사장치의 제 1 검사침은 상기 제 1 검사패드(TPD1)상에 형성된 투명전극(TE1)과 접촉하며, 제 2 검사침은 상기 제 2 검사패드(TPD2)상에 형성된 고정 연결라인(FL)의 일측 부분과 접촉하며, 그리고 상기 제 3 검사침은 상기 제 3 검사패드(TPD3)상에 형성된 투명전극(TE2)과 접촉한다.
상기 제 1 검사침에 하이 논리상태의 제어신호가 출력되어 상기 제 3 검사패드(TPD3)에 공급되면, 상기 제 1 내지 제 8 스위칭소자들(TR1 내지 TR8)이 모두 턴-온되어 해당 신호전송라인(444)에 필요한 신호들을 공급한다. 그러나, 상기 제 1 검사침에 로우 논리상태의 제어신호가 출력되어 상기 제 3 검사패드(TPD3)에 공급돠면, 상기 제 1 내지 제 8 스위칭소자들(TR1 내지 TR8)이 모두 턴-오프되어 상기 신호전송라인들(444)에는 신호가 공급되지 못한다.
본 발명의 제 2 실시예에서는 검사공정 후, 상기 제 1 내지 제 8 스위칭소자들(TR1 내지 TR8)을 턴-오프시킴으로써 실제 구동상황에서 각 신호전송라인들(444)간의 단락을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면.
도 2 및 도 3은 도 1의 게이트 드라이버에 구비된 쉬프트 레지스터에서 하나의 스테이지를 나타낸 도면.
도 4는 도 2 및 도 3의 스테이지에 공급되는 각종 게이트 제어신호들을 나타낸 도면.
도 5는 본 발명의 제 1 실시예에 따른 검사패드와 신호전송라인들간의 접속관계를 나타낸 도면.
도 6은 도 5의 가변라인들의 단선된 형태를 나타낸 도면.
도 7은 스크라이빙 공정에 의해 가변 연결라인 및 고정 연결라인이 단선되는 것을 설명하기 위한 도면.
도 8은 본 발명의 제 2 실시예에 따른 검사패드와 신호전송라인들간의 접속관계를 나타낸 도면.
도 9는 도 8의 스위치부의 회로구성도.

Claims (11)

  1. 서로 교차하는 다수의 게이트 라인들 및 다수의 데이터 라인들을 포함하는 표시부;
    상기 게이트 라인들을 구동하기 위한 게이트 드라이버;
    검사장치로부터 상기 게이트 드라이버를 구동하는데 필요한 각종 구동 신호들을 입력받는 다수의 검사패드들;
    상기 검사패드들로부터의 구동 신호들을 게이트 드라이버에 전달하기 위한 다수의 신호전송라인들; 및,
    어느 하나의 검사패드와 적어도 2개의 신호전송라인들 전기적으로 연결하는 다수의 가변 연결라인들을 포함함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 신호전송라인들은,
    스타트 펄스를 전송하기 위한 스타트 신호전송라인;
    제 1 교류 전압원을 전송하기 제 1 교류 신호전송라인;
    제 2 교류 전압원을 전송하기 위한 제 2 교류 신호전송라인;
    제 1 직류 전압원을 전송하기 위한 제 1 직류 신호전송라인;
    제 2 직류 전송하기 위한 제 2 직류 신호전송라인; 및,
    서로 다른 위상을 갖는 적어도 2종의 클럭펄스들을 전송하는 적어도 2개의 클럭 신호전송라인들을 포함함을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 검사패드들은,
    상기 검사장치의 제 1 검사침으로부터의 제 1 검사용 전압원을 공급받는 제 1 검사패드; 및,
    상기 검사장치의 제 2 검사침으로부터의 제 2 검사용 전압원을 공급받는 제 2 검사패드를 포함함을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제 1 검사용 전압원과 상기 제 1 직류 전압원이 서로 동일한 전압원이고, 상기 제 2 검사용 전압원과 상기 제 2 직류 전압원이 서로 동일한 전압원인 것을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 가변 연결라인들은,
    상기 제 1 검사패드와 상기 제 1 직류 신호전송라인간을 연결하는 제 1 가변 연결라인;
    상기 제 1 검사패드와 제 4 클럭 신호전송라인간을 연결하는 제 2 가변 연결라인;
    상기 제 1 검사패드와 제 3 클럭 신호전송라인간을 연결하는 제 3 가변 연결라인;
    상기 제 1 검사패드와 제 2 클럭 신호전송라인간을 연결하는 제 4 가변 연결라인;
    상기 제 1 검사패드와 제 1 클럭 신호전송라인간을 연결하는 제 5 가변 연결라인;
    상기 제 1 검사패드와 상기 제 2 교류 신호전송라인간을 연결하는 제 6 가변 연결라인;
    상기 제 1 검사패드와 상기 제 1 교류 신호전송라인간을 연결하는 다수의 제 7 가변 연결라인; 및,
    상기 제 1 검사패드와 상기 스타트 신호전송라인간을 연결하는 제 8 가변 연결라인을 포함함을 특징으로 하는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 제 2 검사패드와 상기 제 2 직류 신호전송라인간을 연결하는 고정 연결라인을 더 포함함을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 가변 연결라인들은 레이져에 의해 절단될 수 있는 재질인 것을 특징으로 하는 액정표시장치.
  8. 서로 교차하는 다수의 게이트 라인들 및 다수의 데이터 라인들을 포함하는 표시부;
    상기 게이트 라인들을 구동하기 위한 게이트 드라이버;
    검사장치로부터 상기 게이트 드라이버를 구동하는데 필요한 각종 구동 신호들을 입력받는 다수의 검사패드들;
    상기 검사패드들로부터의 구동 신호들을 게이트 드라이버에 전달하기 위한 다수의 신호전송라인들; 및,
    외부로부터의 제어신호에 따라 어느 하나의 검사패드와 상기 적어도 2개의 신호전송라인들간을 전기적으로 접속시키거나 차단시키는 스위치부를 포함함을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 신호전송라인들은,
    스타트 펄스를 전송하기 위한 스타트 신호전송라인;
    제 1 교류전압원을 전송하기 제 1 교류 신호전송라인;
    제 2 교류전압원을 전송하기 위한 제 2 교류 신호전송라인;
    제 1 직류전압원을 전송하기 위한 제 1 직류 신호전송라인;
    제 2 직류 전송하기 위한 제 2 직류 신호전송라인; 및,
    서로 다른 위상을 갖는 적어도 2종의 클럭펄스들을 전송하는 적어도 2개의 클럭 신호전송라인들을 포함함을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 검사패드들은,
    상기 검사장치의 제 1 검사침으로부터의 제 1 검사용 전압원을 공급받는 제 1 검사패드; 및,
    상기 검사장치의 제 2 검사침으로부터의 제 2 검사용 전압원을 공급받는 제 2 검사패드를 포함함을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 스위치부는,
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 상기 제 1 직류 신호전송라인간에 접속된 제 1 스위칭소자;
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 제 4 클럭 신호전송라인간에 접속된 제 2 스위칭소자;
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 제 3 클럭 신호전송라인간에 접속된 제 3 스위칭소자;
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 제 2 클럭 신호전송라인간에 접속된 제 4 스위칭소자; 및,
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 제 1 클럭 신호전송 라인간에 접속된 다수의 제 5 스위칭소자;
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 제 2 교류 신호전송라인간에 접속된 다수의 제 6 스위칭소자;
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 제 1 교류 신호전송라인간에 접속된 다수의 제 7 스위칭소자; 및,
    상기 제어신호에 의해 제어되며, 상기 제 1 검사패드와 스타트 신호전송라인간에 접속된 다수의 제 8 스위칭소자를 포함함을 특징으로 하는 액정표시장치.
KR1020070114792A 2007-11-12 2007-11-12 액정표시장치 KR20090048764A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114792A KR20090048764A (ko) 2007-11-12 2007-11-12 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114792A KR20090048764A (ko) 2007-11-12 2007-11-12 액정표시장치

Publications (1)

Publication Number Publication Date
KR20090048764A true KR20090048764A (ko) 2009-05-15

Family

ID=40857674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114792A KR20090048764A (ko) 2007-11-12 2007-11-12 액정표시장치

Country Status (1)

Country Link
KR (1) KR20090048764A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017201773A1 (zh) * 2016-05-23 2017-11-30 武汉华星光电技术有限公司 阵列基板测试电路、显示面板及平面显示装置
CN110246443A (zh) * 2019-06-18 2019-09-17 京东方科技集团股份有限公司 阵列基板及其测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017201773A1 (zh) * 2016-05-23 2017-11-30 武汉华星光电技术有限公司 阵列基板测试电路、显示面板及平面显示装置
CN110246443A (zh) * 2019-06-18 2019-09-17 京东方科技集团股份有限公司 阵列基板及其测试方法
WO2020253522A1 (zh) * 2019-06-18 2020-12-24 京东方科技集团股份有限公司 阵列基板及其测试方法
CN110246443B (zh) * 2019-06-18 2021-12-10 京东方科技集团股份有限公司 阵列基板及其测试方法

Similar Documents

Publication Publication Date Title
US8174477B2 (en) Gate driver and repairing method thereof
KR100951357B1 (ko) 액정 표시 장치
KR101253271B1 (ko) 표시 장치와 표시 장치 검사 시스템 및 이를 이용한 표시장치의 검사 방법
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
KR102004710B1 (ko) 표시 장치 및 이의 제조 방법
US8031155B2 (en) Liquid crystal display device
US20080079676A1 (en) Display apparatus and method for driving the same
US20070080913A1 (en) Display device and testing method for display device
KR101992910B1 (ko) 액정 표시패널 및 그 검사 시스템
KR20170010283A (ko) 게이트 구동 회로 및 이를 갖는 표시 장치
US8284377B2 (en) Display device and repairing method therefor
CN101004498A (zh) 液晶显示器及其修复方法
JP2004310024A (ja) 液晶表示装置及びその検査方法
JP2004310024A5 (ko)
US9734785B2 (en) Gate driving unit
KR20090103190A (ko) 표시장치
EP1967895A2 (en) Liquid crystal display device
CN110415659B (zh) 显示装置
JP2007249206A (ja) 表示装置
KR20120041043A (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR20090048764A (ko) 액정표시장치
CN113109955B (zh) 一种显示基板及显示装置、检测方法
KR101616695B1 (ko) 평판 표시장치 및 그의 테스트 방법
KR101192050B1 (ko) 평판표시장치의 검사방법 및 장치
JP2021060499A (ja) 電気光学装置、および電子機器

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination