KR20090043756A - 고속 푸리에 변환 처리 전단에 적용 가능한 수신 신호 정보검출 장치 및 수신 신호 정보 검출 방법 - Google Patents

Abstract

본 발명은 직교주파수 다중분할(OFDM) 전송 방식을 사용하는 시스템의 수신단에서 고속 푸리에 변환(FFT) 처리를 위한 정보를 검출하는 수신 신호 정보 검출 장치 및 수신 신호 정보 검출 방법에 관한 것이다. 보다 상세하게는 수신 신호의 FFT 모드와, 수신 보호구간 길이를 결정하고, 프레임 동기, 소수배 주파수 오프셋, 미세 프레임 동기 및 샘플링 주파수 오프셋을 검출함으로써 FFT 전단의 초기 정보를 획득하고 시스템의 복잡도와 연산량을 줄일 수 있는 수신 신호 정보 검출 장치 및 수신 신호 정보 검출 방법에 관한 것이다.

OFDM, FFT 모드, 보호구간, 프레임 동기, 소수배 주파수 오프셋, 샘플링 주파수 오프셋

Description

고속 푸리에 변환 처리 전단에 적용 가능한 수신 신호 정보 검출 장치 및 수신 신호 정보 검출 방법{Apparatus for detecting a receiving signal information before FFT processing and Method thereof}

본 발명은 직교주파수 다중분할(OFDM) 전송 방식을 사용하는 시스템의 수신단에서 고속 푸리에 변환(FFT) 처리를 위한 정보를 검출하는 수신 신호 정보 검출 장치 및 수신 신호 정보 검출 방법에 관한 것이다. 보다 상세하게는 수신 신호의 FFT 모드와, 수신 보호구간 길이를 결정하고, 프레임 동기, 소수배 주파수 오프셋, 미세 프레임 동기 및 샘플링 주파수 오프셋을 검출함으로써 FFT 전단의 초기 정보를 획득하고 시스템의 복잡도와 연산량을 줄일 수 있는 수신 신호 정보 검출 장치 및 수신 신호 정보 검출 방법에 관한 것이다.

무선채널을 통하여 데이터를 고속전송할 경우에는 다중경로 페이딩(multipath fading), 도플러 확산(Doppler spread) 등의 영향에 의해 높은 비트 오류율을 갖게 되므로, 무선채널에 적합한 무선접속방식이 요구된다.

직교주파수 다중분할(Orthogonal Frequency Division Multiplexing; 이하 "OFDM") 방식은 유무선 채널에서 고속 데이터의 전송에 적합한 방식으로, 상호 직 교성을 갖는 복수의 반송파를 사용하므로 주파수 이용효율이 높고, 송신단과 수신단에서 각각 역 고속 푸리에 변환(IFFT)과 고속 푸리에 변환(FFT)에 의해 변조와 복조를 고속으로 구현할 수 있는 장점이 있다.

OFDM 전송방식을 사용하는 시스템은 FFT의 크기에 따라 2048개의 부반송파를 사용하는 2K, 4096개의 부반송파를 사용하는 4K, 8192개의 부반송파를 사용하는 8K와 같은 각기 다른 모드(이하, "FFT 모드")가 존재한다. 또한, 상기 각 FFT 모드에 대하여 FFT 크기의 1/32, 1/16, 1/8, 1/4에 해당하는 보호구간(guard interval)이 존재할 수 있다. 이와 같이, 3가지 FFT 모드에 대하여 4개의 보호구간 크기가 존재하므로, 총 12개의 전송 모드가 존재하게 된다. 이때, OFDM 전송에서 전송 모드는 유일하게 정해지지 않고 미리 수신기에게 알려지지 않기 때문에, 수신기는 OFDM 신호를 적절히 복조하여 전송 모드를 검출해야 한다.

FFT 모드를 검출하는 알고리즘으로는 시행착오 방법, 첸(Chen)의 방법, 노가미(Nogami)의 방법 등이 존재한다.

시행착오 방법은 가능한 모든 전송 모드에 대해 복조를 하여 특정 정보 신호를 확인하는 것으로, 가장 간단한 방법이다. 이 방법에 의하면 가능한 모든 전송 모드에 대해 FFT를 실행하기 때문에 모든 경우에 대하여 시간 동기와 주파수 동기를 추정해야 하며, 모드 검출을 위해 수백개의 OFDM 심볼을 사용하여야 하므로 시간지연이 크게 발생하는 문제점 있다. 한편, 이러한 시간지연 문제를 해결하기 위해 병렬 프로세싱을 하는 경우 하드웨어의 복잡도가 증가하는 문제가 발생하게 된다.

첸의 방법은 비크(Beek) 알고리즘을 병렬로 사용하는 것으로, 각 전송 모드에 대하여 비크 상관함수를 구하고 이를 통해 첨두값을 검출한다. 첸의 방법에 의하면 보호구간의 길이를 고정시키고 각 FFT 크기만을 변화시키면서 첨두값을 비교해 FFT 크기를 추정한다. 따라서, 총 12개의 전송 모드에 대해 이러한 방법을 적용할 경우 12번의 상관 과정을 통해 첨두값을 구하고 이들 간의 비교를 수행하여야 하므로, 매우 큰 연산량을 갖게 되는 문제점이 있다. 한편, 첨두값들의 비교는 병렬로 하되 비크 상관기 12개를 병렬로 배치함으로써, 동시에 첨두값을 검출하는 대신 하나의 상관기를 이용해 각 모드에 해당하는 파라미터만 바꾸어가면서 수행하는 경우, 4배의 심볼을 더 사용하게 된다. 이 경우 시스템 복잡도는 줄어들 수 있으나, 필요한 심볼수가 늘어나므로 모드 검출 시간이 증가하는 문제점이 있다.

노가미의 방법은 상관기의 수를 줄여 연산량을 감소시키는 것으로, OFDM 심볼의 보호구간은 유효 심볼의 뒷부분과 같으므로 OFDM 심볼은 wide sense cyclostationarity를 갖는다는 성질을 이용한다. 이 방법은 첸의 방법에 비하여 상관기의 사용을 줄임으로써 상관 과정에서의 연산량은 줄었으나, 상관기 이후에 사용되는 평균화 과정과 필터링을 위해 추가적인 프로세서가 요구되고, 이에 대한 병렬 프로세싱을 위해 복잡도가 크게 증가한다는 문제점이 있다.

또한, OFDM 전송방식을 사용하는 시스템은 채널에 의한 시간 지연에 따른 심볼간 간섭(Inter-Symbol Interference)의 영향을 줄이기 위해 보호구간을 설정하게된다. 보호구간을 설정하는 방법으로 종래에는 널 캐리어(NULL carrier)를 이용하였다. 그러나, 널(NULL)을 보호구간으로 사용하더라도 시간 동기가 이루어지지 않 으면 심볼간 간섭이 일어나 직교성이 깨진다는 문제점이 있다.

OFDM 전송방식을 사용하는 시스템은 수신 커버리지(coverage), 송출 전력, 지형, 수신기의 이동속도 등을 고려하여 가장 적절한 전송모드를 선택하여 신호를 송출하게 된다. 따라서, 수신 신호로부터 FFT 모드와 보호구간 크기에 대한 검출이 가장 우선적으로 필요하다. 모드 검출은 수신 시스템에서 요구되는 시간 동기, 주파수 동기 및 채널 추정 이전에 빠르고 정확하게 이루어져야 하므로, 시간 오차, 주파수 오차, 채널에 무관하게 만족할 만한 성능을 얻을 수 있어야 한다. 또한, 가능한 추가적인 프로세서 없이 현재 수신기의 구조를 최대한 활용할 수 있고, 복잡도가 낮으면서 간단한 알고리즘의 개발이 절실히 요구된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 수신 신호의 FFT 모드와, 수신 보호구간 길이를 결정하고, 프레임 동기, 소수배 주파수 오프셋, 미세 프레임 동기 및 샘플링 주파수 오프셋을 검출함으로써 FFT 전단의 초기 정보를 획득하고 시스템의 복잡도와 연산량을 줄일 수 있는 수신 신호 정보 검출 장치 및 수신 신호 정보 검출 방법을 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위해 안출된 본 발명에 따른 수신신호 정보검출 장치는 직교주파수 다중분할(OFDM) 전송 방식을 사용하는 시스템의 수신단에서 고속 푸리에 변환(FFT) 처리를 위한 정보를 검출하는 수신신호 정보검출 장치에 있어서, 상기 수신신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수에 상기 수신신호를 곱하여 제1 신호를 얻고, 상기 제1 신호를 정해진 길이만큼 지연시킨 신호를 상기 제1 신호에 합한 후 윈도우 이동 합산하여 제2 신호를 얻고, 상기 제2 신호의 전력값으로부터 상기 수신신호의 수신 FFT 모드를 결정하는 FFT 모드 검출기; 및 상기 FFT 모드 검출기에서 결정된 수신 FFT 모드에 대해 상기 제2 신호를 정해진 누적길이만큼 누적하여 얻은 제3 신호의 전력값으로부터 수신 보호구간 길이를 결정하는 보호구간 길이 검출기를 포함하는 것을 특징으로 한다.

또한, 상기 FFT 모드 검출기는 상기 제1 신호를 생성하는 승산부; 상기 제2 신호를 생성하는 합산부; 상기 제2 신호의 각 FFT 모드에서의 최대 전력값을 결정 하는 전력크기 비교기; 상기 전력크기 비교기에서 선택된 FFT 모드에 해당하는 경로의 신호를 선택하는 신호선택기; 및 상기 최대 전력값을 가지는 FFT 모드를 상기 수신 FFT 모드로 결정하는 FFT 모드 결정기를 포함할 수 있다.

또한, 상기 합산부는 상기 제1신호를 최소 보호구간 길이만큼 지연시키는 지연기; 상기 지연기를 통한 지연신호와 상기 제1신호를 합하는 합산기; 상기 합산기를 통과한 신호를 정해진 윈도우 구간에 대해 합산하여 상기 제2신호를 얻는 윈도우 이동 합산기; 및 상기 제2 신호에 대한 전력 크기를 계산하는 전력크기 계산기를 포함할 수 있다.

또한, 상기 보호구간 길이 검출기는 각 보호구간 길이별로 상기 제3 신호를 얻는 누적기; 각 보호구간 길이별로 상기 제3 신호의 전력 크기를 계산하는 전력크기 계산기; 각 보호구간 길이별로 상기 전력크기 계산기의 출력 신호에 대한 최대 전력 위치 및 크기를 검출하는 최대 전력 위치/크기 검출기; 상기 최대 전력 위치/크기 검출기에서 선택된 전력 신호의 크기를 비교하는 전력 크기 비교기; 및 상기 전력 크기 비교기에서 출력된 최대 전력 신호의 경로에 해당하는 보호구간 길이를 상기 수신 보호구간 길이로 결정하는 보호구간 길이 결정기를 포함할 수 있다.

또한, 상기 수신신호 정보검출 장치는 상기 보호구간 길이 검출기를 통하여 산출된 최대 전력 크기에 해당되는 지점을 상기 수신 보호구간 길이의 시작점으로 하여 프레임 동기를 결정하는 프레임 동기 검출기를 더 포함할 수 있다.

또한, 상기 프레임 동기 검출기는 상기 최대 전력의 위치를 결정하는 최대 전력 위치 검출기; 및 상기 최대 전력 위치 검출기에서 선택된 위치를 프레임 동기 로 결정하는 프레임 동기 결정기를 포함할 수 있다.

또한, 상기 수신신호 정보검출 장치는 상기 수신신호를 상기 프레임 동기 시점에서 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 상기 수신 신호와 곱하여 제4 신호를 얻고 상기 제4 신호를 누적, 합산한 후 각각의 FFT 모드에 따른 윈도우 구간 평균을 이용하여 소수배 주파수 오프셋을 추정하는 소수배 주파수 오프셋 검출기를 더 포함할 수 있다.

또한, 상기 소수배 주파수 오프셋 검출기는 상기 제4 신호를 얻는 제1 승산기; 상기 제4 신호를 정해진 주기 동안 누적시키는 제1 누적기; 상기 제1 누적기에서 출력되는 신호를 합하는 윈도우 합산기; 상기 윈도우 합산기의 출력 신호의 위상을 검출하는 위상 검출기; 상기 위상 검출기에서 출력되는 신호의 크기가 정해진 기준 신호보다 큰 경우 상기 기준 신호로 크기를 제한하는 최대값 제한기; 및 상기 최대값 제한기의 출력 신호를 상기 제4 신호에 곱하는 제2 승산기를 포함할 수 있다.

또한, 상기 수신신호 정보검출 장치는 상기 제2 승산기의 출력 신호를 정해진 윈도우만큼 윈도우 이동 합산을 하고 이에 대한 최대 전력을 검출하여 미세 프레임 동기를 결정하는 미세 프레임 동기 검출기를 더 포함할 수 있다.

또한, 상기 미세 프레임 동기 검출기는 상기 윈도우 이동 합산을 구하는 윈도우 이동 합산기; 상기 윈도우 이동 합산기의 출력 신호를 정해진 누적 길이마다 누적하는 제2누적기; 및 상기 제2 누적기의 출력 신호에서 최대 전력을 검출하는 최대 전력 검출기를 포함할 수 있다.

또한, 상기 수신신호 정보검출 장치는 상기 미세 프레임 동기 검출기의 출력 신호를 일정한 주기만큼 누적하여 기준 신호와 비교 신호를 생성하고, 상기 기준 신호와 비교 신호의 전력 크기 비를 통해 샘플링 오프셋을 계산하는 샘플링 주파수 오프셋 검출기를 더 포함할 수 있다.

또한, 상기 샘플링 주파수 오프셋 검출기는 상기 미세 프레임 동기 검출기의 출력 신호를 일정한 주기만큼 누적하여 상기 기준 신호를 생성하는 기준 누적기; 상기 기준 누적기의 신호가 생성된 다음에 상기 미세프레임 동기 검출기의 출력 신호를 일정한 주기만큼 누적하여 상기 비교 신호를 생성하는 비교 누적기; 상기 기준 신호와 상기 비교 신호의 전력 크기 비를 비교하는 전력 크기 비교기; 및 상기 전력 크기 비교기의 출력 신호로부터 샘플링 오프셋을 계산하는 샘플링 오프셋 계산기를 포함할 수 있다.

본 발명에 따른 수신신호 정보검출 방법은 직교주파수 다중분할(OFDM) 전송 방식을 사용하는 시스템의 수신단에서 고속 푸리에 변환(FFT) 처리를 위한 정보를 검출하는 수신신호 정보검출 방법에 있어서, (a)상기 수신신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수에 상기 수신신호를 곱한 제1 신호와, 상기 제1 신호를 정해진 길이만큼 지연시킨 신호를 합한 후 윈도우 이동 합산하여 제2 신호를 얻고, 상기 제2 신호의 전력값으로부터 상기 수신신호의 수신 FFT 모드를 결정하는 단계; (b)상기 (a)단계에서 결정된 수신 FFT 모드에 대해 상기 제2 신호를 정해진 누적길이만큼 누적하여 얻은 제3 신호의 전력값으로부터 수신 보호구간 길이를 결정하는 단계; (c)상기 (b)단계를 통하여 산출된 최대 전력 크기에 해당되는 지점을 상기 수신 보호구간 길이의 시작점으로 하여 프레임 동기를 결정하는 단계; 및 (d)상기 (c)단계에서 결정된 프레임 동기 시점에서 상기 수신신호를 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수를 상기 수신신호와 곱하여 제4 신호를 얻고 상기 제4 신호를 누적, 합산한 후 각각의 FFT 모드에 따른 윈도우 구간 평균을 이용하여 소수배 주파수 오프셋을 추정하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 수신신호 정보검출 방법은 (e)상기 (d)단계의 출력 신호를 정해진 윈도우만큼 윈도우 이동 합산을 하고 이에 대한 최대 전력을 검출하여 미세 프레임 동기를 결정하는 단계; 및 (f)상기 (e)단계의 출력 신호를 일정한 주기만큼 누적하여 기준 신호와 비교 신호를 생성하고, 상기 기준 신호와 비교 신호의 전력 크기 비를 통해 샘플링 오프셋을 계산하는 단계를 더 포함할 수 있다.

또한, 상기 (a)단계는 (a1)상기 수신신호의 길이를 일정한 비율로 줄이는 다운 샘플링 단계; (a2)상기 (a1)단계를 통해 출력된 신호의 크기를 정규화시키는 정규화 단계; (a3)상기 제1 신호를 생성하는 승산 단계; (a4)상기 제2 신호를 생성하는 합산 단계; (a5)상기 제2 신호의 각 FFT 모드에서의 최대 전력값을 결정하는 전력크기 비교단계; 및 (a6)상기 (a5)단계에서 선택된 FFT 모드에 해당하는 경로의 신호를 선택하는 신호선택 단계를 포함할 수 있다.

또한, 상기 (b)단계는 (b1)각 보호구간 길이별로 상기 제3 신호를 얻는 누적 단계; (b2)각 보호구간 길이별로 상기 제3 신호의 전력 크기를 계산하는 전력크기 계산단계; (b3)각 보호구간 길이별로 상기 (b2)단계의 출력 신호에 대한 최대 전력 위치 및 크기를 검출하는 최대 전력 위치/크기 검출 단계; 및 (b4)상기 (b3)단계에서 선택된 전력 신호의 크기를 비교하는 단계를 포함할 수 있다.

본 발명에 의하면 OFDM 전송 방식을 사용하는 시스템의 수신단에서 FFT 모드 검출, 보호구간 길이 검출, 프레임 동기 검출, 소수배 주파수 오프셋 검출, 미세 프레임 동기 검출, 및 샘플링 주파수 오프셋 검출을 함으로써 수신단의 초기 정보를 획득할 수 있는 효과가 있다.

또한, 본 발명에 의하면 낮은 신호대 잡음비와 고속 시변 채널과 같은 환경에서도 만족할 만한 성능을 보장하며, 기존의 수신단에서 사용하는 프로세스를 최대한 활용하여 시스템의 복잡도를 줄일 수 있으며 곱셈기의 사용을 억제하여 연산량을 줄일 수 있는 효과가 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.

도 1은 본 발명의 바람직한 실시예에 따른 OFDM 전송 시스템의 수신단의 블록도이다. 수신단은 FFT 기(15)을 중심으로 FFT 전단과 FFT 후단으로 구분된다. 도 1에서는 편의상 FFT 전단만 도시하였음을 밝혀 둔다. 또한, 본 발명에 따른 수신신호 정보검출 장치는 이하의 설명에서 FFT-전 추정기(11)로 칭하기로 한다.

FFT 전단은 아날로그/디지털 변환기(ADC)(12), 직렬/병렬 컨버터(13), 보호구간 제거기(guard interval remover)(14), 및 FFT-전 추정기(Pre-FFT Estimator)(11)을 포함하여 이루어진다.

ADC(12)는 RF 단에서 수신된 아날로그 신호를 기저대역 단에서의 신호 처리를 위해 표본화 과정을 거쳐 디지털 신호로 변환한다.

직렬/병렬 컨버터(13)는 수신 신호를 병렬 구조로 변환한다. 최초 수신 신호는 직렬 신호 처리에 적합한 구조를 가지고 있으며, FFT를 위해서는 이와 같이 직렬로 수신된 신호를 병렬 구조로 변경하여야 한다. 따라서, 보호구간 제거 이전 단계에서 수신 신호를 병렬 구조로 변경하기 위해 직렬/병렬 컨버터(13)가 사용된다.

보호구간 제거기(14)는 수신 신호 중에서 유효 심볼만을 FFT하기 위해 보호구간을 제거하는 기능을 수행한다. 보호구간은 채널에 의한 시간 지연에 따른 심볼간 간섭(Inter-Symbol Interference)의 영향을 줄이기 위해 삽입된다.

FFT-전 추정기(11)는 송신단에서 수신단으로 알려지지 않고 정해지는 전송모드를 추정한다. 수신된 신호는 OFDM 신호로써 이를 복조하여 FFT 모드, 보호구간 길이, 프레임 동기, 소수배 주파수 오프셋, 미세 프레임 동기, 및 샘플링 주파수 오프셋을 검출하게 된다. FFT-전 추정기(11)의 상세 구조에 대해서는 이하에서 도 2를 참조하여 설명하기로 한다.

FFT 기(15)는 수신 신호의 유효 심볼을 고속 푸리에 변환한다. 수신 신호는 OFDM 신호로서 송신단에서 역 고속 푸리에 변환(IFFT)이 되어 있는 바, 수신단에서 고속 푸리에 변환(FFT)을 통해 원래의 신호로 복조된다.

도 2는 도 1 중 FFT-전 추정기의 상세 구성을 포함한 수신단의 블록도이다.

FFT-전 추정기(11)는, 도 2를 참조하면, 다운 샘플러(100), FFT 모드 검출기(FFT Mode Detector)(200)와 보호구간 길이 검출기(Guard Interval Size Detector)(300)를 포함한다. 또한, FFT-전 추정기(11)는 프레임 동기 검출기(Frame Synchronization)(400), 소수배 주파수 오프셋 추정기(Fractional Frequency Offset Estimator)(500), 미세 프레임 동기 검출기(600), 및 샘플링 주파수 오프셋 검출기(700)를 더 포함할 수 있다. 이하에서는 설명의 편의를 위해 FFT 모드 검출기(100)의 승산부(220)를 통과한 신호를 "제1 신호"라 하고, 합산부(230)를 통과한 신호를 "제2 신호"라 하기로 한다. 또한, 보호구간 길이 검출기(300)의 누적기(311a, 311b, 311c, 311d)를 통과한 신호를 "제3 신호"라 하고, 소수배 주파수 오프셋 추정기(500)의 제1 곱셈기(514)를 통과한 신호를 "제4 신호"라 하기로 한다.

다운 샘플러(100)는 FFT-전 추정기(11)의 동작시에 계산량을 줄이고 FFT 모드의 빠른 검출을 위해 다중 경로를 통해 수신된 수신 신호의 길이를 1/N만큼 줄이는 역할을 수행한다. 예컨대, N은 2, 4, 또는 8이 될 수 있으며, 여기서 N의 값을 한정하는 것은 아니다.

FFT 모드 검출기(200)는 다운 샘플러(100)를 통해 출력된 신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 수신 신호와 곱하고, 이를 정해진 길이만큼 지연시킨 신호의 켤레 복소수를 합하여 얻은 신호를 윈도우 이동 합산하고, 이 신호의 최대 전력 크기로부터 상기 수신 신호의 수신 FFT 모드를 결정한다. 즉, FFT 모드 검출기(200)는 수신신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수에 상기 수신신호를 곱하여 제1 신호를 얻고, 상기 제1 신호를 정해진 길이만큼 지연시킨 신호를 상기 제1 신호에 합한 후 윈도우 이동 합산하여 제2 신호를 얻고, 상기 제2 신호의 전력값으로부터 상기 수신신호의 수신 FFT 모드를 결정하는 역할을 수행한다. 예컨대, 2K, 4K 및 8K의 3가지 FFT 모드가 존재하는 경우 2K, 4K, 8K 모드에 대하여 각각 전력 크기가 총 3개 존재한다. 이러한 3개의 전력 크기 중에서 최대 크기를 최대 전력 크기로 하고, 상기 최대 전력 크기를 가지는 FFT 모드를 수신 신호의 수신 FFT 모드로 결정한다. FFT 모드 검출기(200)의 상세한 구성에 대해서는 이하 도 3과 도 4를 참조하여 설명하기로 한다.

보호구간 길이 검출기(300)는 FFT 모드 검출기(200)에서 결정된 수신 FFT 모드에 대하여 미리 정해진 복수의 보호구간 길이에 따라 FFT 모드 검출기(200)의 윈도우 이동 합산 신호에 대한 누적 신호를 구하고 수신 신호의 수신 보호구간 길이를 결정한다. 즉, 보호구간 길이 검출기(300)는 FFT 모드 검출기(200)에서 결정된 수신 FFT 모드에 대해 상기 제2 신호를 정해진 누적 길이만큼 누적하여 얻은 제3 신호의 전력값으로부터 수신 보호구간 길이를 결정하는 역할을 수행한다. 이때, 미 리 정해진 복수의 보호구간 길이의 비율은 1/32, 1/16, 1/8, 1/4의 4개로 주어질 수 있다.

그 결과, 각 FFT 모드가 가질 수 있는 보호구간은 아래의 표 1과 같이 주어진다.

FFT 모드	비율	보호구간 길이
2K 모드 (2048)	1/32	64
	1/16	128
	1/8	256
	1/4	512
4K 모드 (4096)	1/32	128
	1/16	256
	1/8	512
	1/4	1024
8K 모드 (8192)	1/32	256
	1/16	512
	1/8	1024
	1/4	2048

본 발명의 바람직한 실시예에 따른 수신신호 정보검출 장치는 FFT 모드 검출기(200)에서 미리 FFT 모드를 결정하기 때문에, 이후 해당 FFT 모드에 상응하는 4개의 보호구간에 대해서만 연산을 하면 충분하다. 따라서, 시스템의 복잡도가 낮아지고 연산량이 매우 적은 장점이 있다. 보호구간 길이 검출기(300)의 상세한 구성에 대해서는 이하 도 5와 도 6을 참조하여 설명하기로 한다.

프레임 동기 검출기(400)는 보호구간 길이 검출기(300)의 전력 크기 계산기(234a, 234b, 234c; 도 3 참조)를 통한 출력 신호 중 최대 전력 크기에 해당되는 신호를 신호 선택기(250; 도 3 참조)에서 선택하고 이를 윈도우 이동 합산한 후, 그 중 최대 전력 크기에 해당되는 지점을 수신 보호구간 길이의 시작점으로 하여 프레임 동기를 결정한다. 프레임 동기 검출기(400)의 상세한 구성에 대해서는 이하 도 7 및 도 9를 참조하여 설명하기로 한다.

소수배 주파수 오프셋 검출기(500)는 다중 경로를 통해 수신된 수신 신호를 정규화하고, 이를 정해진 길이만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 상기 수신 신호와 곱하고 이를 누적, 합산한 후 프레임 동기 검출기(400)에 의해 결정된 프레임 동기 지점의 전후만큼 소정 크기의 샘플 위상 정보를 이용하여 소수배 주파수 오프셋을 검출한다. 즉, 소수배 주파수 오프셋 검출기(500)는 수신 신호를 프레임 동기 시점에서 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 상기 수신 신호와 곱하여 제4 신호를 얻고, 제4 신호를 누적, 합산한 후 각각의 FFT 모드에 따른 윈도우 구간 평균을 이용하여 소수배 주파수 오프셋을 추정한다. 반송파 주파수 오프셋이 발생하는 경우에는 부반송파의 직교성이 파괴되어 다른 모든 부반송파의 영향을 받게 되므로 단일 반송파 방식에 비해 심각한 성능 저하를 초래하게 되므로, 소수배 주파수 오프셋의 검출은 매우 중요하다. 소수배 주파수 오프셋 검출기(500)의 상세한 구성에 대해서는 이하 도 8 및 도 9를 참조하여 설명하기로 한다.

미세 프레임 동기 검출기(600)는 소수배 주파수 오프셋 검출기(500)의 제2 승산기(516; 도 8 참조)의 출력 신호를 정해진 윈도우만큼 윈도우 이동 합산을 하고, 이에 대한 최대 전력을 검출하여 미세 프레임 동기를 결정한다. 미세 프레임 동기 검출기(600)의 상세한 구성에 대해서는 이하 도 10을 참조하여 설명하기로 한다.

샘플링 주파수 오프셋 검출기(700)는 미세 프레임 동기 검출기(600)의 최대 전력 검출기(630; 도 10 참조)의 출력 신호를 일정한 주기만큼 누적하여 기준 신호를 생성하고, 이후 최대 전력 검출기(630)의 출력 신호를 일정한 주기만큼 누적하여 비교 신호를 생성한 후 기준 신호와 비교 신호의 전력 크기 비를 통해 샘플링 오프셋을 계산하여 샘플링 주파수 오프셋을 검출한다. 샘플링 주파수 오프셋 검출기(700)의 상세한 구성에 대해서는 이하 도 11을 참조하여 설명하기로 한다.

도 3은 도 2 중 FFT 모드 검출기의 상세 블록도이고, 도 4는 FFT 모드 검출기에서 FFT 모드 검출을 위한 전력 크기 비교기의 입력 신호를 도시한 그래프이다.

FFT 모드 검출기(200)는, 도 3을 참조하면, 정규화기(210), 승산부(220), 합산부(230), 전력 크기 비교기(240), 신호 선택기(250), 및 FFT 모드 결정기(260)를 포함하여 이루어진다. FFT 모드 검출기(200)는 다중 경로를 통해 수신된 수신 신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 수신 신호와 곱하고 소정의 윈도우만큼 합산하여 제1 신호를 얻고, 제1 신호를 미리 정해진 윈도우 사이즈만큼 지연 후 누적하여 제2 신호를 얻은 후, 제2 신호의 전력값으로부터 수신 신호의 수신 FFT 모드를 결정한다.

정규화기(210)는 수신단이 수신한 수신 신호로부터 일정한 크기의 전력을 갖는 신호를 생성한다.

승산부(220)는 정규화기(210)를 통해 출력된 신호와 정규화기(210)를 통해 출력된 복수의 지연 신호의 켤레 복소수를 서로 곱하여 제1 신호를 생성한다. 이를 위해, 승산부(220)는 정규화기(210)를 통과한 신호 중에서 두 번째 경로와 세 번째 경로를 통과하는 신호에 대해 각각 정해진 비율로 신호 길이를 줄이는 다운 샘플러(221a, 221b)와, 각 경로에 대해 FFT 모드에 따라 지연시킨 지연 신호를 생성하는 지연기(222a, 222b, 222c)와, 각 지연 신호의 켤레 복소수를 생성하는 켤레 복소수 생성기(224a, 224b, 224c), 및 수신 신호와 각 지연 신호의 켤레 복소수를 곱하는 승산기(223a, 223b, 223c)를 포함한다.

다운 샘플러(221a)는 수신 신호의 길이를 1/2, 1/4, 또는 1/8과 같이 일정한 비율로 길이를 줄이며, 다운 샘플러(221b)는 2K 모드 경로를 제외한 4K, 8K 모드 경로의 경우 각각 1/2, 1/4로 일정한 비율로 줄이게 된다.

지연기(222a, 222b, 222c)는 2K, 4K, 8K 만큼 수신 신호를 지연시켜 지연 신호를 생성한다. 이때, 각 지연기(222a, 222b, 222c)에 입력되는 수신 신호는 동일한 OFDM 신호로, 각 경로의 다운 샘플러(221a, 221b) 비율에 따라 길이가 줄어져 있다. 각 지연기(222a, 222b, 222c), 켤레 복소수 생성기(224a, 224b, 224c), 및 승산기(223a, 223b, 223c)는 병렬 프로세싱을 통해 동시에 동작한다. 이때, 승산기(223a, 223b, 223c)에서 출력되는 신호는 아래 수학식 1과 같은 특성을 가진다.

r(k) = r(k) × conj{r(k+Na)}

(여기서, r(k)는 수신 신호, Na는 FFT 모드에 따른 지연, conj(a)는 신호 a의 켤레 복소수를 의미한다.)

합산부(230)는 승산부(220)의 출력 신호와 승산부(220)를 통해 출력된 복수의 지연 신호를 합하여 제2 신호를 생성한다. 이를 위해, 합산부(230)는 승산 부(220)의 출력 신호를 최소 보호구간 길이만큼 지연시키는 지연기(231a, 231b, 231c)와, 승산부(220)의 출력 신호와 지연 신호를 합하는 합산기(232a, 232b, 232c)와, 합산기(232a, 232b, 232c)를 통과한 신호를 정해진 윈도우 구간에 대해 신호를 합산하는 윈도우 이동 합산기(233a, 233b, 233c), 및 윈도우 이동 합산기(233a, 233b, 233c)에서 출력된 신호에 대한 전력 크기를 계산하는 전력 크기 계산기(234a, 234b, 234c)를 구비한다. 이때, 지연기(231a, 231b, 231c)의 지연 길이는 각각 FFT 모드와 각 FFT 모드에 따른 최소 보호구간 길이를 더한 것과 같다. 각 지연기(231a, 231b, 231c), 켤레 복소수 생성기(224a, 224b, 224c), 및 승산기(223a, 223b, 223c)는 병렬 프로세싱을 통해 동시에 동작한다. 지연기(231a, 231b, 231c)의 출력 신호는 아래 수학식 2와 같은 특성을 가진다.

r(n) = r(n) + r(n+Na)

(여기서, r(n)은 승산부(220)의 출력 신호, Na는 최소 지연을 의미한다.)

합산기(232a, 232b, 232c)는 승산부(220)의 출력 신호인 제1 신호와 상기 승산부(220)를 통해 출력된 복수의 지연 신호를 합한다. 여기서 4K, 8K 모드 경로는 다운 샘플러(221a, 221b)를 통과한 신호와 복수의 지연 신호이다.

윈도우 이동 합산기(233a, 233b, 233c)는 합산기(232a, 232b, 232c)를 통과한 신호를 정해진 윈도우 길이만큼 합산한다. 이때, 윈도우 길이는 2K의 경우 최소 보호구간 길이인 1/32에 해당하는 길이(64 샘플)와 다운 샘플러(100)의 비율의 곱이며, 4K, 8K의 경우에는 각각 최소 보호구간 길이와 다운 샘플러(100)의 비율, 그 리고 다운 샘플러(221a, 221b)의 곱이다.

전력 크기 계산기(234a, 234b, 234c)는 윈도우 이동 합산기(233a, 233b, 233c)의 출력 신호의 전력 크기를 계산한다. 전력 크기 계산기(234a, 234b, 234c)의 출력 신호, 즉 전력 크기 비교기(240)의 입력 신호가 도 4에 도시되어 있다. 도 4에서 가로축은 샘플수, 세로축은 신호의 크기를 나타내며, 2K 모드의 신호가 수신되었을 경우이다. 도 4를 참조하면, 2K 모드의 신호가 수신되었을 때 2K 모드 경로의 전력 크기 계산기(234a)의 출력 신호가 4K, 8K 모드 경로의 전력 크기 계산기(234b, 234c)의 출력 신호보다 큰 전력 크기를 가짐을 확인할 수 있다.

전력 크기 비교기(240)는 합산부(230)의 출력 신호를 비교하여 가장 큰 전력 크기를 갖는 경로를 출력한다. 여기서, 윈도우 이동 합산기(233a, 233b, 233c)의 윈도우 크기는 다운 샘플링 비가 1:1일 경우에는 각 FFT 모드에서의 최소 보호구간 길이이며, 그 외의 경우에는 2K 모드의 최소 보호구간 길이와 다운 샘플러의 비를 곱한 길이이다.

신호 선택기(250)는 전력 크기 비교기(240)에서 선택된 경로에 해당하는 윈도우 이동 합산기(233a, 233b, 233c)의 출력 신호를 선택하여 출력한다.

FFT 모드 결정기(260)는 전력 크기 비교기(240)에서 출력된 경로에 해당하는 FFT 모드를 선택하여 수신 신호의 FFT 모드를 결정한다.

도 5는 도 2 중 보호구간 길이 검출기의 상세 블록도이고, 도 6은 보호구간의 길이에 따른 전력 크기 계산기의 출력 신호를 도시한 그래프이다.

보호구간 길이 검출기(300)는, 도 5를 참조하면, 합산부(310)와 전력 크기 비교기(320) 및 보호구간 길이 결정기(330)를 포함한다. 보호구간 길이 검출기(300)는 FFT 모드 검출기(200)로부터 신호 선택기(250)의 출력 신호를 입력받는다. 이때, 검출된 수신 FFT 모드의 4가지 보호구간 길이, 즉 1/32, 1/16, 1/8 및 1/4에 따라 ①의 경로를 통해 입력된다.

합산부(310)는 ①의 경로로 입력된 신호에 대해 누적 길이만큼 누적하는 누적기(311a, 311b, 311c, 311d)와, 누적기(311a, 311b, 311c, 311d) 출력 신호의 전력 크기를 계산하는 전력 크기 계산기(312a, 312b, 312c, 312d)와, 전력 크기 계산기(312a, 312b, 312c, 312d)의 출력 신호에 대해 최대 전력의 크기와 위치를 찾는 최대 전력 위치/크기 검출기(313a, 313b, 313c, 313d)를 구비한다.

FFT 모드 검출기(200)에서는 보호구간 길이를 최소 보호구간 길이인 1/32로 가정하고 윈도우 이동 합산을 하여 최소 보호구간의 길이가 짧기 때문에 잡음에 의한 성능 열화의 가능성이 존재한다. 따라서, 정확한 보호구간 길이를 검출하기 위해 누적기(311a, 311b, 311c, 311d)를 통하여 각 보호구간 길이에 해당하는 누적 길이에 대해 누적을 수행함으로써 잡음의 영향을 최소화하는 것이 바람직하다. 검출된 FFT 모드가 4K 또는 8K인 경우 각 누적 길이는 각 보호구간 길이와 다운 샘플러(221a, 221b)의 샘플비의 곱에 해당한다.

전력 크기 계산기(312a, 312b, 312c, 312d)는 누적기(311a, 311b, 311c, 311d)의 출력 신호에 대한 전력 크기를 계산하여 그 결과를 출력한다. 전력 크기 계산기(312a, 312b, 312c, 312d)의 출력 신호, 즉 최대 전력 위치/크기 검출 기(313a, 313b, 313c, 313d)의 입력 신호가 도 6에 도시되어 있다. 도 6에서 가로축은 샘플수, 세로축은 신호의 크기를 나타내며, 보호구간 길이 1/32의 신호가 수신되었을 경우이다. 도 6을 참조하면, 보호구간 길이 1/32 신호가 수신되었을 때 보호구간 1/32 경로의 전력 크기 계산기(312a)의 출력 신호가 보호구간 1/16, 1/8, 1/4 경로의 전력 크기 계산기(312b, 312c, 312d)의 출력 신호보다 큰 전력 크기를 가짐을 확인할 수 있다.

최대 전력 위치/크기 검출기(313a, 313b, 313c, 313d)는 전력 크기 계산기(312a, 312b, 312c, 312d)의 출력 신호 각각에 대해 가장 큰 전력 크기를 갖는 신호의 위치와 크기 정보를 출력한다.

전력 크기 비교기(320)는 최대 전력 위치/크기 검출기(313a, 313b, 313c, 313d)에서 출력된 신호의 정보를 비교하여 각 경로 정보 중에서 가장 큰 전력 크기를 갖는 경로의 보호구간 길이를 출력한다.

보호구간 길이 결정기(330)는 전력 크기 비교기(320)의 출력 신호의 보호구간 길이 정보를 통해 수신 신호의 보호구간 길이를 검출한다.

도 7은 도 2 중 프레임 동기 검출기의 상세 블록도이다.

프레임 동기 검출기(400)는, 도 7을 참조하면, 최대 전력 위치 검출기(410) 및 프레임 동기 결정기(420)를 포함한다. 프레임 동기 검출기(400)는 보호구간 길이 검출기(300)의 출력 신호를 입력받는다.

최대 전력 위치 검출기(410)는 의 신호를 통해 최대 전력의 위치를 검출하 고, 검출된 FFT 모드가 2K인 경우 최대 전력의 위치값에 다운 샘플러(100)의 비율을 곱한 신호를 출력한다. 한편, 검출된 FFT 모드가 4K, 8K인 경우에는 각각 다운 샘플러(100)의 비율과 다운 샘플러(221a, 221b)의 비율을 곱한 신호를 출력한다.

프레임 동기 결정기(420)는 최대 전력 위치 검출기(410)의 출력 신호 정보를 통해 수신 신호의 프레임 동기 시작 시점을 검출한다. 이때, 프레임 동기 시작 시점이 검출된 보호구간 길이 이내에 포함되어야 하며, 프레임 동기 시작 시점이 보호구간 길이 이내에 포함되지 않은 경우에는 가장 가까운 보호구간 내의 위치를 동기 시작 시점으로 결정하여 검출한다. 그 이유는 OFDM 신호가 채널의 영향을 받을 경우 출력 신호의 최대값 위치에 오류가 발생할 수 있어 이를 대비하기 위함이다. 최대값 위치가 잘못된 경우 실제 심볼의 보호구간을 벗어난 위치에 프레임 동기를 설정할 가능성이 있고, 이에 의해 심각한 성능저하가 발생하게 된다. 이러한 영향을 최소화하기 위해 수신 보호구간 길이 내 시점으로 이동한 곳을 프레임 동기 시점으로 결정하고 추후에 정확한 동기를 갖도록 추적하는 방식을 사용한다.

도 8은 도 2 중 소수배 주파수 오프셋 검출기의 상세 블록도이다.

소수배 주파수 오프셋 검출기(500)는, 도 8을 참조하면, 승산부(510), 제1 누적기(520), 윈도우 합산기(530), 위상 검출기(540), 최대값 제한기(550), 및 오프셋 검출기(560)를 포함한다. 소수배 주파수 오프셋 검출기(500)는 수신단이 수신한 수신 신호를 입력으로 하여 검출한다.

승산부(510)는 수신 신호를 정규화하는 정규화기(511), 검출된 FFT 모드에 따라 정규화기(511)의 출력 신호를 지연시킨 지연 신호를 생성하는 지연기(512), 지연 신호의 켤레 복소수를 생성하는 제1 켤레 복소수 생성기(513), 정규화기(511)의 출력 신호와 지연 신호의 켤레 복소수를 곱하는 제1 승산기(514), 최대값 제한기(550)의 출력 신호의 켤레 복소수를 생성하는 제2 켤레 복소수 생성기(515), 제2 켤레 복소수 생성기(515)의 출력 신호와 제1 켤레 복소수 생성기(513)의 출력 신호를 곱하는 제2 승산기(516)를 포함한다. 지연기(512)는 2K, 4K, 8K 중 검출된 FFT 모드에 따라 정규화기(511)의 출력 신호를 지연시켜 지연 신호를 생성한다. 제1 승산기(514)에서 출력되는 신호는 상기 수학식 1과 같은 특성을 가진다.

제1 누적기(520)는 승산부(510)의 출력 신호를 정해진 누적 길이마다 누적하여 누적 신호를 생성한다. 이때, 누적 길이는 검출된 FFT 모드의 길이와 보호구간 길이의 합이 된다.

윈도우 합산기(530)는 제1 누적기(520)의 출력 신호를 정해진 윈도우만큼 합한 신호를 생성한다. 이때, 윈도우 길이는 검출된 보호구간 길이의 3/4이 되며, 그 시작 시점은 앞서 구한 프레임 동기 시점에서 검출된 보호구간 길이의 3/4만큼 앞선 지점이 된다.

위상 검출기(540)는 윈도우 합산기(530)의 출력 신호의 위상을 계산하여 1차적인 소수배 주파수 오프셋을 검출한다.

최대값 제한기(550)는 위상 검출기(540)의 출력 신호의 크기와 기준 신호의 크기를 비교하여, 출력 신호의 크기가 기준 신호의 크기보다 크면 기준 신호를 출력하고, 출력신호의 크기가 기준 신호의 크기보다 작으면 입력 신호를 그대로 출력 한다. 이때, 출력된 신호는 제2 켤레 복소수 생성기(515)와 오프셋 검출기(560)로 입력된다. 일반적으로 최대값 제한기의 기준 크기는 0.05로 적용이 가능하며, 최대 0.1을 넘기지 않는다.

오프셋 검출기(560)는 최대값 제한기(550)에서 입력받은 신호를 통해 수신 신호의 소수배 주파수 오프셋을 추정한다.

도 9는 프레임 동기 검출기와 소수배 주파수 오프셋 검출기의 신호들간의 관계를 도시한 그래프이다. 구체적으로 프레임 동기 시점을 도시한 상부 그래프(이하, "그래프 1")는 프레임 동기 검출기(400)에서 최대 전력 위치 검출기(410)의 입력 신호의 샘플별 신호 크기를 도시한 것이고, 소수배 주파수 오프셋을 도시한 하부 그래프(이하, "그래프 2")는 소수배 주파수 오프셋 검출기(500)에서 최대값 제한기(550)의 입력 신호의 샘플별 신호 위상을 도시한 것이다. 따라서, 도 9의 가로축은 그래프 1과 그래프 2 공히 샘플수이고, 세로축은 그래프 1의 경우 신호 크기이며 그래프 2의 경우 신호 위상에 해당한다.

도 9를 참조하면, 프레임 동기 검출기(400)에서 최대 전력 위치 검출기(410)의 입력 신호 중 첨두값에 해당하는 프레임 동기 시점(세로 점선으로 표시한 부분)은 소수배 주파수 오프셋 검출기(500)에서 최대값 제한기(550)의 입력 신호 중 소수배 주파수 오프셋 검출 구간(타원으로 표시한 부분)과 동일하다.

도 10은 도 2 중 미세 프레임 동기 검출기의 상세 블록도이다.

미세 프레임 동기 검출기(600)는, 도 10을 참조하면, 윈도우 이동 합산기(610), 제2 누적기(620), 최대 전력 검출기(630), 및 미세 프레임 동기 결정기(640)를 포함한다. 미세 프레임 동기 검출기(600)는 소수배 주파수 오프셋 검출기(500)의 승산부(510)의 출력 신호를 입력으로 하여 검출을 수행한다.

윈도우 이동 합산기(610)는 소수배 주파수 오프셋 검출기(500)의 승산부(510) 출력 신호를 입력 신호로 하여, 정해진 윈도우 구간 동안의 신호를 이동 합산하여 출력한다. 윈도우 구간은 앞서 검출된 보호구간 길이이며, 프레임 동기 시점을 기준으로 좌우 한 샘플 시점까지의 윈도우 구간 신호를 합한다. 즉, 고려하여야 할 윈도우 구간은 프레임 동기 시점의 샘플을 중심으로 1샘플 앞 시점, 프레임 동기 시점, 1샘플 뒤 시점까지이다.

제2 누적기(620)는 윈도우 이동 합산기(610)의 출력 신호를 정해진 누적 길이만큼 누적한다. 이때, 누적 길이는 5회 정도가 적당하며, 경우에 따라 변화 가능하다.

최대 전력 검출기(630)는 제2 누적기(620)의 출력 신호의 전력 크기를 계산하고 가장 큰 전력 크기를 갖는 신호를 출력한다.

미세 프레임 동기 결정기(640)는 최대 전력 검출기(630)의 출력 신호를 비교하여 앞서 검출된 프레임 동기 시점을 이동한다. 구체적으로, 프레임 동기 시점을 기준으로 1샘플 앞 시점의 합산 신호가 가장 크면 한 샘플 앞으로 이동하고, 1샘플 뒤 시점의 합산 신호가 가장 크면 한 샘플 뒤로 이동하며, 프레임 동기 시점의 합산 신호가 가장 크면 프레임 동기 시점은 이동되지 않는다.

도 11은 도 2 중 샘플링 주파수 오프셋 검출기의 상세 블록도이다.

샘플링 주파수 오프셋 검출기(700)는, 도 11을 참조하면, 비교 누적기(710), 기준 누적기(720), 선택기(730), 전력 크기 비교기(740), 샘플링 오프셋 계산기(750), 및 오프셋 검출기(760)를 포함한다. 샘플링 주파수 오프셋 검출기(700)는 미세 프레임 동기 검출기(600)의 최대 전력 검출기(630)의 출력 신호를 입력으로 하여 검출한다.

비교 누적기(710)는 미세 프레임 동기 검출기(600)의 최대 전력 검출기(630) 출력 신호를 정해진 누적 길이만큼 누적한다. 이때, 누적 길이는 5회 정도가 적당하며, 경우에 따라 변화 가능하다. 비교 누적기(710)의 출력 신호는 전력 크기 비교기(740)에서 사용될 비교값에 해당한다.

기준 누적기(720)는 미세 프레임 동기 검출기(600)의 최대 전력 검출기(630) 출력 신호를 정해진 누적 길이만큼 누적한다. 이때, 누적 길이는 5회 정도가 적당하며, 경우에 따라 변화 가능하다. 기준 누적기(720)의 출력 신호는 전력 크기 비교기(740)에서 사용될 기준값에 해당한다. 이때, 기준 누적기(720)를 통하여 기준 신호가 생성된 다음에 비교 누적기(710)를 통하여 비교 신호가 생성된다.

전력 크기 비교기(740)는 누적기(710, 720)의 출력을 입력으로 하며, 기준 누적기(720)의 출력값을 기준으로 하여 기준 누적기(720)의 출력값이 크면 비교 누적기(710)의 값을 기준 누적기(720)의 출력값으로 변환시킨 신호를 출력한다.

샘플링 오프셋 계산기(750)는 전력 크기 비교기(740)의 출력 신호를 입력 받 아 앞서 입력 받은 신호와의 샘플 차를 계산한다. 이를 통해 샘플링 오프셋 계산기(750)는 전체 샘플 지연 시간을 구하고, 전체 샘플 지연 시간에 비교 누적기(710)의 누적 길이와 미세 프레임 동기 검출기(600)의 제2 누적기(620)의 누적 길이를 곱하여 샘플링 오프셋을 계산한다.

오프셋 검출기(760)는 샘플링 오프셋 계산기(750)의 출력신호로부터 수신 신호의 샘플링 주파수 오프셋을 검출한다.

본 발명의 바람직한 실시예에 따른 수신신호 정보검출 방법에 대해 설명한다.

본 발명의 바람직한 실시예에 따른 수신신호 정보검출 방법은, 수신 신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수에 수신 신호를 곱한 제1 신호와, 제1 신호를 정해진 길이만큼 지연시킨 신호를 합한 후 윈도우 이동 합산하여 제2 신호를 얻고, 제2 신호의 전력값으로부터 수신 신호의 수신 FFT 모드를 결정하는 단계(제1 단계), 제1 단계에서 결정된 수신 FFT 모드에 대해 제2 신호를 정해진 누적길이만큼 누적하여 얻은 제3 신호의 전력값으로부터 수신 보호구간 길이를 결정하는 단계(제2 단계), 제2 단계를 통하여 산출된 최대 전력 크기에 해당되는 지점을 수신 보호구간 길이의 시작점으로 하여 프레임 동기를 결정하는 단계(제3 단계), 제3 단계에서 결정된 프레임 동기 시점에서 수신 신호를 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 수신 신호와 곱하여 제4 신호를 얻고 제4 신호를 누적, 합산한 후 각각의 FFT 모드에 따른 윈도우 구간 평균을 이용 하여 소수배 주파수 오프셋을 추정하는 단계(제4 단계), 제 4단계의 출력 신호를 정해진 윈도우만큼 윈도우 이동 합산을 하고 이에 대한 최대 전력을 검출하여 미세 프레임 동기를 결정하는 단계(제5 단계), 및 제5 단계의 출력 신호를 일정한 주기만큼 누적하여 기준 신호와 비교 신호를 생성하고, 기준 신호와 비교 신호의 전력 크기 비를 통해 샘플링 오프셋을 계산하는 단계를 포함하여 이루어진다. 본 발명의 바람직한 실시예에 따른 수신 신호 정보검출 방법은 상술한 수신 신호 정보검출 장치에서 충분히 설명하였으므로, 여기서는 수신 신호 정보검출 방법이 수신 신호 정보검출 장치의 어떤 구성 요소에서 이루어지는 지에 대해서만 설명하기로 한다.

제1 단계는 본 발명의 바람직한 실시예에 따른 수신신호 정보검출 장치의 FFT 모드 검출기(200)에서 수행된다. 제1 단계는 수신신호의 길이를 일정한 비율로 줄이는 다운 샘플링 단계(다운 샘플러(100)에서 수행), 다운 샘플링 단계를 통해 출력된 신호의 크기를 정규화시키는 정규화 단계(정규화기(210)에서 수행), 제1 신호를 생성하는 승산 단계(승산부(220)에서 수행), 제2 신호를 생성하는 합산 단계(합산부(230)에서 수행), 제2 신호의 각 FFT 모드에서의 최대 전력값을 결정하는 전력크기 비교단계(전력 크기 비교기(240)에서 수행), 및 전력크기 비교단계에서 선택된 FFT 모드에 해당하는 경로의 신호를 선택하는 신호선택 단계(신호 선택기(250)에서 수행)를 포함하여 이루어진다.

제2 단계는 보호구간 길이 검출기(300)에서 수행된다. 제2 단계는 각 보호구간 길이별로 제3 신호를 얻는 누적 단계(누적기(311a, 311b, 311c, 311d)에서 수행), 각 보호구간 길이별로 제3 신호의 전력 크기를 계산하는 전력크기 계산단계 (전력 크기 계산기(312a, 312b, 312c, 312d)에서 수행), 각 보호구간 길이별로 전력크기 계산단계의 출력 신호에 대한 최대 전력 위치 및 크기를 검출하는 최대 전력 위치/크기 검출 단계(최대 전력 위치/크기 검출기(313a, 313b, 313c, 313d)에서 수행), 및 최대 전력 위치/크기 검출단계에서 선택된 전력 신호의 크기를 비교하는 단계(전력 크기 비교기(320)에서 수행)를 포함하여 이루어진다.

제3 단계는 프레임 동기 검출기(400)에서 수행된다. 제3 단계는 최대 전력의 위치를 결정하는 최대 전력 위치 검출단계(최대 전력 위치 검출기(410)에서 수행)와, 최대 전력 위치 검출기에서 선택된 위치를 프레임 동기로 결정하는 프레임 동기 결정단계(프레임 동기 결정기(420)에서 수행)를 포함한다.

제4 단계는 소수배 주파수 오프셋 검출기(500)에서 수행된다. 제4 단계는 제4 신호를 얻는 제1 승산단계(제1 승산기(514)에서 수행), 제4 신호를 정해진 주기 동안 누적시키는 누적단계(누적기(520)에서 수행), 누적단계에서 출력되는 신호를 합하는 윈도우 합산단계(윈도우 합산기(530)에서 수행), 윈도우 합산단계에서의 출력 신호의 위상을 검출하는 위상 검출단계(위상 검출기(540)에서 수행), 위상 검출단계에서 출력되는 신호의 크기가 정해진 기준 신호보다 큰 경우 상기 기준 신호로 크기를 제한하는 최대값 제한단계(최대값 제한기(550)에서 수행), 및 최대값 제한단계에서의 출력 신호를 제4 신호에 곱하는 제2 승산단계(제2 승산기(516)에서 수행)를 포함하여 이루어진다.

제5 단계는 미세 프레임 동기 검출기(600)에서 수행된다. 제5 단계는 윈도우 이동 합산을 구하는 윈도우 이동 합산단계(윈도우 이동 합산기(610)에서 수행), 윈 도우 이동 합산단계에서의 출력 신호를 정해진 누적 길이마다 누적하는 누적단계(누적기(620)에서 수행), 및 누적단계에서의 출력 신호에서 최대 전력을 검출하는 최대 전력 검출단계(최대 전력 검출기(630)에서 수행)를 포함하여 이루어진다.

제6 단계는 샘플링 주파수 오프셋 검출기(700)에서 수행된다. 제6 단계는 미세 프레임 동기 검출단계에서의 출력 신호를 일정한 주기만큼 누적하여 기준 신호를 생성하는 기준 누적 단계(기준 누적기(720)에서 수행), 기준 누적단계에서의 신호가 생성된 다음에 미세 프레임 동기 검출단계에서의 출력 신호를 일정한 주기만큼 누적하여 비교 신호를 생성하는 비교 누적 단계(비교 누적기(710)에서 수행), 기준 신호와 비교 신호의 전력 크기 비를 비교하는 전력 크기 비교단계(전력 크기 비교기(740)에서 수행), 및 전력 크기 비교단계에서의 출력 신호로부터 샘플링 오프셋을 계산하는 샘플링 오프셋 계산단계(샘플링 오프셋 계산기(750)에서 수행)를 포함하여 이루어진다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

본 발명은 IEEE 802.11a와 HIPELAN/2의 고속 무선랜, IEEE 802.16의 광대역 무선 액세스(BWA; Broad Wireless Access), 디지털 멀티미디어 방송(DMB)과 디지털 비디오 방송(DVB-T), 휴대 디지털 비디오 방송(DVB-H) 및 ISDB-T(Integrated Services Digital Broadcasting-Terrestrial)과 같이 OFDM 방식을 근간으로 하는 다양한 분야에 이용될 수 있다.

도 1은 본 발명의 바람직한 실시예에 따른 OFDM 전송 시스템의 수신단의 블록도,

도 2는 도 1 중 FFT-전 추정기의 상세 구성을 포함한 수신단의 블록도,

도 3은 도 2 중 FFT 모드 검출기의 상세 블록도,

도 4는 FFT 모드 검출기에서 FFT 모드 검출을 위한 전력 크기 비교기의 입력 신호를 도시한 그래프,

도 5는 도 2 중 보호구간 길이 검출기의 상세 블록도,

도 6은 보호구간의 길이에 따른 전력 크기 계산기의 출력 신호를 도시한 그래프,

도 7은 도 2 중 프레임 동기 검출기의 상세 블록도,

도 8은 도 2 중 소수배 주파수 오프셋 검출기의 상세 블록도,

도 9는 프레임 동기 검출기와 소수배 주파수 오프셋 검출기의 신호들간의 관계를 도시한 그래프,

도 10은 도 2 중 미세 프레임 동기 검출기의 상세 블록도,

도 11은 도 2 중 샘플링 주파수 오프셋 검출기의 상세 블록도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 - 다운 샘플러 200 - FFT 모드 검출기

300 - 보호구간 길이 검출기 400 - 프레임 동기 검출기

500 - 소수배 주파수 오프셋 검출기 600 - 미세 프레임 동기 검출기

700 - 샘플링 주파수 오프셋 검출기

Claims (16)

1. 직교주파수 다중분할(OFDM) 전송 방식을 사용하는 시스템의 수신단에서 고속 푸리에 변환(FFT) 처리를 위한 정보를 검출하는 수신신호 정보검출 장치에 있어서,

   상기 수신신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수에 상기 수신신호를 곱하여 제1 신호를 얻고, 상기 제1 신호를 정해진 길이만큼 지연시킨 신호를 상기 제1 신호에 합한 후 윈도우 이동 합산하여 제2 신호를 얻고, 상기 제2 신호의 전력값으로부터 상기 수신신호의 수신 FFT 모드를 결정하는 FFT 모드 검출기; 및

   상기 FFT 모드 검출기에서 결정된 수신 FFT 모드에 대해 상기 제2 신호를 정해진 누적길이만큼 누적하여 얻은 제3 신호의 전력값으로부터 수신 보호구간 길이를 결정하는 보호구간 길이 검출기

   를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
2. 제1항에 있어서, 상기 FFT 모드 검출기는

   상기 제1 신호를 생성하는 승산부;

   상기 제2 신호를 생성하는 합산부;

   상기 제2 신호의 각 FFT 모드에서의 최대 전력값을 결정하는 전력크기 비교기;

   상기 전력크기 비교기에서 선택된 FFT 모드에 해당하는 경로의 신호를 선택 하는 신호선택기; 및

   상기 최대 전력값을 가지는 FFT 모드를 상기 수신 FFT 모드로 결정하는 FFT 모드 결정기

   를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
3. 제2항에 있어서, 상기 합산부는

   상기 제1신호를 최소 보호구간 길이만큼 지연시키는 지연기;

   상기 지연기를 통한 지연신호와 상기 제1신호를 합하는 합산기;

   상기 합산기를 통과한 신호를 정해진 윈도우 구간에 대해 합산하여 상기 제2신호를 얻는 윈도우 이동 합산기; 및

   상기 제2 신호에 대한 전력 크기를 계산하는 전력크기 계산기

   를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
4. 제1항에 있어서, 상기 보호구간 길이 검출기는

   각 보호구간 길이별로 상기 제3 신호를 얻는 누적기;

   각 보호구간 길이별로 상기 제3 신호의 전력 크기를 계산하는 전력크기 계산기;

   각 보호구간 길이별로 상기 전력크기 계산기의 출력 신호에 대한 최대 전력 위치 및 크기를 검출하는 최대 전력 위치/크기 검출기;

   상기 최대 전력 위치/크기 검출기에서 선택된 전력 신호의 크기를 비교하는 전력 크기 비교기; 및

   상기 전력 크기 비교기에서 출력된 최대 전력 신호의 경로에 해당하는 보호구간 길이를 상기 수신 보호구간 길이로 결정하는 보호구간 길이 결정기

   를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
5. 제1항에 있어서,

   상기 보호구간 길이 검출기를 통하여 산출된 최대 전력 크기에 해당되는 지점을 상기 수신 보호구간 길이의 시작점으로 하여 프레임 동기를 결정하는 프레임 동기 검출기를 더 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
6. 제5항에 있어서, 상기 프레임 동기 검출기는

   상기 최대 전력의 위치를 결정하는 최대 전력 위치 검출기; 및

   상기 최대 전력 위치 검출기에서 선택된 위치를 프레임 동기로 결정하는 프레임 동기 결정기

   를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
7. 제5항에 있어서,

   상기 수신신호를 상기 프레임 동기 시점에서 FFT 모드만큼 지연시킨 복수의 지연 신호의 켤레 복소수를 상기 수신 신호와 곱하여 제4 신호를 얻고 상기 제4 신호를 누적, 합산한 후 각각의 FFT 모드에 따른 윈도우 구간 평균을 이용하여 소수 배 주파수 오프셋을 추정하는 소수배 주파수 오프셋 검출기를 더 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
8. 제7항에 있어서, 상기 소수배 주파수 오프셋 검출기는

   상기 제4 신호를 얻는 제1 승산기;

   상기 제4 신호를 정해진 주기 동안 누적시키는 제1 누적기;

   상기 제1 누적기에서 출력되는 신호를 합하는 윈도우 합산기;

   상기 윈도우 합산기의 출력 신호의 위상을 검출하는 위상 검출기;

   상기 위상 검출기에서 출력되는 신호의 크기가 정해진 기준 신호보다 큰 경우 상기 기준 신호로 크기를 제한하는 최대값 제한기; 및

   상기 최대값 제한기의 출력 신호를 상기 제4 신호에 곱하는 제2 승산기

   를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
9. 제8항에 있어서,

   상기 제2 승산기의 출력 신호를 정해진 윈도우만큼 윈도우 이동 합산을 하고 이에 대한 최대 전력을 검출하여 미세 프레임 동기를 결정하는 미세 프레임 동기 검출기를 더 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
10. 제9항에 있어서, 상기 미세 프레임 동기 검출기는

    상기 윈도우 이동 합산을 구하는 윈도우 이동 합산기;

    상기 윈도우 이동 합산기의 출력 신호를 정해진 누적 길이마다 누적하는 제2누적기; 및

    상기 제2 누적기의 출력 신호에서 최대 전력을 검출하는 최대 전력 검출기

    를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
11. 제8항에 있어서,

    상기 미세 프레임 동기 검출기의 출력 신호를 일정한 주기만큼 누적하여 기준 신호와 비교 신호를 생성하고, 상기 기준 신호와 비교 신호의 전력 크기 비를 통해 샘플링 오프셋을 계산하는 샘플링 주파수 오프셋 검출기를 더 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
12. 제11항에 있어서, 상기 샘플링 주파수 오프셋 검출기는

    상기 미세 프레임 동기 검출기의 출력 신호를 일정한 주기만큼 누적하여 상기 기준 신호를 생성하는 기준 누적기;

    상기 기준 누적기의 신호가 생성된 다음에 상기 미세프레임 동기 검출기의 출력 신호를 일정한 주기만큼 누적하여 상기 비교 신호를 생성하는 비교 누적기;

    상기 기준 신호와 상기 비교 신호의 전력 크기 비를 비교하는 전력 크기 비교기; 및

    상기 전력 크기 비교기의 출력 신호로부터 샘플링 오프셋을 계산하는 샘플링 오프셋 계산기

    를 포함하는 것을 특징으로 하는 수신신호 정보검출 장치.
13. 직교주파수 다중분할(OFDM) 전송 방식을 사용하는 시스템의 수신단에서 고속 푸리에 변환(FFT) 처리를 위한 정보를 검출하는 수신신호 정보검출 방법에 있어서,

    (a)상기 수신신호를 각각의 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수에 상기 수신신호를 곱한 제1 신호와, 상기 제1 신호를 정해진 길이만큼 지연시킨 신호를 합한 후 윈도우 이동 합산하여 제2 신호를 얻고, 상기 제2 신호의 전력값으로부터 상기 수신신호의 수신 FFT 모드를 결정하는 단계;

    (b)상기 (a)단계에서 결정된 수신 FFT 모드에 대해 상기 제2 신호를 정해진 누적길이만큼 누적하여 얻은 제3 신호의 전력값으로부터 수신 보호구간 길이를 결정하는 단계;

    (c)상기 (b)단계를 통하여 산출된 최대 전력 크기에 해당되는 지점을 상기 수신 보호구간 길이의 시작점으로 하여 프레임 동기를 결정하는 단계; 및

    (d)상기 (c)단계에서 결정된 프레임 동기 시점에서 상기 수신신호를 FFT 모드만큼 지연시킨 복수의 지연신호의 켤레 복소수를 상기 수신신호와 곱하여 제4 신호를 얻고 상기 제4 신호를 누적, 합산한 후 각각의 FFT 모드에 따른 윈도우 구간 평균을 이용하여 소수배 주파수 오프셋을 추정하는 단계

    를 포함하는 것을 특징으로 하는 수신신호 정보검출 방법.
14. 제13항에 있어서,

    (e)상기 (d)단계의 출력 신호를 정해진 윈도우만큼 윈도우 이동 합산을 하고 이에 대한 최대 전력을 검출하여 미세 프레임 동기를 결정하는 단계; 및

    (f)상기 (e)단계의 출력 신호를 일정한 주기만큼 누적하여 기준 신호와 비교 신호를 생성하고, 상기 기준 신호와 비교 신호의 전력 크기 비를 통해 샘플링 오프셋을 계산하는 단계

    를 더 포함하는 것을 특징으로 하는 수신신호 정보검출 방법.
15. 제13항에 있어서, 상기 (a)단계는

    (a1)상기 수신신호의 길이를 일정한 비율로 줄이는 다운 샘플링 단계;

    (a2)상기 (a1)단계를 통해 출력된 신호의 크기를 정규화시키는 정규화 단계;

    (a3)상기 제1 신호를 생성하는 승산 단계;

    (a4)상기 제2 신호를 생성하는 합산 단계;

    (a5)상기 제2 신호의 각 FFT 모드에서의 최대 전력값을 결정하는 전력크기 비교단계; 및

    (a6)상기 (a5)단계에서 선택된 FFT 모드에 해당하는 경로의 신호를 선택하는 신호선택 단계

    를 포함하는 것을 특징으로 하는 수신신호 정보검출 방법.
16. 제13항에 있어서, 상기 (b)단계는

    (b1)각 보호구간 길이별로 상기 제3 신호를 얻는 누적 단계;

    (b2)각 보호구간 길이별로 상기 제3 신호의 전력 크기를 계산하는 전력크기 계산단계;

    (b3)각 보호구간 길이별로 상기 (b2)단계의 출력 신호에 대한 최대 전력 위치 및 크기를 검출하는 최대 전력 위치/크기 검출 단계; 및

    (b4)상기 (b3)단계에서 선택된 전력 신호의 크기를 비교하는 단계

    를 포함하는 것을 특징으로 하는 수신신호 정보검출 방법.

Images