KR20110071760A - 순환 전치 길이 검출 장치 및 검출 방법 - Google Patents

순환 전치 길이 검출 장치 및 검출 방법 Download PDF

Info

Publication number
KR20110071760A
KR20110071760A KR1020090128408A KR20090128408A KR20110071760A KR 20110071760 A KR20110071760 A KR 20110071760A KR 1020090128408 A KR1020090128408 A KR 1020090128408A KR 20090128408 A KR20090128408 A KR 20090128408A KR 20110071760 A KR20110071760 A KR 20110071760A
Authority
KR
South Korea
Prior art keywords
cyclic prefix
signal
received signal
length
value
Prior art date
Application number
KR1020090128408A
Other languages
English (en)
Other versions
KR101328165B1 (ko
Inventor
손경열
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090128408A priority Critical patent/KR101328165B1/ko
Priority to US12/887,841 priority patent/US8649466B2/en
Publication of KR20110071760A publication Critical patent/KR20110071760A/ko
Application granted granted Critical
Publication of KR101328165B1 publication Critical patent/KR101328165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H04L27/2607—Cyclic extensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J11/0023—Interference mitigation or co-ordination
    • H04J11/005—Interference mitigation or co-ordination of intercell interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명에 따른 순환 전치 길이 검출 장치는 송신 장치로부터 수신 신호를 수신하여, 상기 수신 신호에 대하여 서로 다른 순환 전치(cyclic prefix)의 길이를 탐색하는 복수의 순환 전치 길이 탐색기, 상기 복수의 순환 전치 길이 탐색기 각각으로부터 수신한 복수의 탐색 결과를 수신하여 정규화하고, 복수의 정규화값을 출력하는 정규화기, 그리고 상기 정규화값 중 어느 하나를 상기 수신 신호의 순환 전치 길이로 결정하는 결정부를 포함한다.
순환전치, cyclic prefix, 프리앰블, 길이검출

Description

순환 전치 길이 검출 장치 및 검출 방법{DEVICE AND METHOD FOR DETECTION LENGTH OF CYCLIC PREFIX}
본 발명은 순환 전치 길이 검출 장치 및 검출 방법에 관한 것이다.
직교 주파수 분할 다중(orthogonal frequency division multiplexing, OFDM) 방식의 통신 시스템은 전 채널을 다수의 직교성(orthogonality)를 갖는 협대역 부채널(sub channel)로 나누어 전송하는 기술로서, 주파수의 선택적 페이딩을 효율적으로 극복할 수 있다. 이러한 OFDM 방식은 심볼의 앞 단에 채널의 지연 확산(delay spread)보다 긴 주기의 순환 전치(cyclic prefix)를 삽입하여 심볼의 직교성을 유지함으로써 심볼간 간섭(inter symbol interference, ISI)을 제거할 수 있어 고속 데이터 전송에 효과적이다.
그러나 OFDM 방식의 장점은 부반송파 간의 직교성이 유지되는 경우에만 가능하며, 직교성이 깨지는 경우에는 인접 채널간 간섭(inter channel interference, ICI)이 발생하여 시스템 성능이 저하된다. 따라서 OFDM 방식의 시스템에서는 수신 장치의 시간 및 주파수 동기화가 중요하다.
한편, 이동국 등의 수신 장치는 기지국이 전송한 프리앰블 신호를 이용하여 OFDM 신호의 타이밍 동기화를 수행한다. 일반적으로 프리앰블은 일정한 고속 푸리에 변환(fast fourier transform, FFT) 크기를 갖는 유효 심볼 및 유효 심볼 앞에 삽입되는 순환 전치를 포함한다. 순환 전치는 유효 심볼의 마지막 구간의 신호와 동일하다.
이러한 수신 장치가 송신 장치로부터 프리앰블을 수신하고 고속 푸리에 변환(fast fourier transform, FFT)을 통해 신호를 복조하기 위해서 신호의 시작 위치를 정확히 알아야 한다.
한편 OFDM을 기반으로 하는 통신 시스템에서 하향링크(downlink) 프리앰블은 초기 동기, 주파수 옵셋 및 셀 탐색에 사용되며, 역 고속 푸리에 변환(inverse fast fourirer transform, IFFT) 이후에 시간 영역에서의 패턴이 일정 회수만큼 반복되고 대칭되는 구조를 갖는다.
OFDM 신호는 시스템이 적용되는 상황에 따라 다양한 순환 전치 길이를 지원하고 있다. 따라서 하향링크를 수신하는 이동국은 신호를 송수신하고자 하는 기지국에서 사용하는 순환 전치의 길이를 검출할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 OFDM 방식의 통신 시스템에서 순환 전치의 길이를 정확하고 효율적으로 검출하는 것이다.
본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치는 송신 장치로부터 수신 신호를 수신하여, 상기 수신 신호에 대하여 서로 다른 순환 전치(cyclic prefix)의 길이를 탐색하는 복수의 순환 전치 길이 탐색기, 상기 복수의 순환 전치 길이 탐색기 각각으로부터 수신한 복수의 탐색 결과를 수신하여 정규화하고, 복수의 정규화값을 출력하는 정규화기, 그리고 상기 정규화값 중 어느 하나를 상기 수신 신호의 순환 전치 길이로 결정하는 결정부를 포함한다.
상기 정규화기는 상기 복수의 탐색 결과 중 어느 하나를 기준 최대값으로서 더 출력할 수 있다.
상기 결정부는 상기 복수의 순환 전치 길이 탐색기 중에서 어느 하나의 순환 전치 길이 탐색기가 탐색한 순환 전치 길이를 상기 수신 신호의 순환 전치 길이로 결정할 수 있다.
상기 어느 하나의 순환 전치 길이 탐색기는, 상기 복수의 정규화값 중 임계값을 넘는 샘플을 가장 적게 갖고 있는 정규화값의 근거가 되는 탐색 결과를 출력하는 순환 전치 길이 탐색기일 수 있다.
상기 임계값은 상기 기준 최대값을 기준으로 결정될 수 있다.
상기 수신 신호는 프리앰블(preamble)이며, 상기 프리앰블은 순환 전치, 제1 유효 심볼 구간 및 상기 제1 유효 심볼 구간과 동일한 크기를 갖는 제2 유효 심볼 구간을 포함하고, 상기 순환 전치는 상기 제1 유효 심볼 구간의 마지막 구간과 자기 상관을 이루며, 상기 순환 전치는 상기 제2 유효 심볼 구간의 마지막 구간과 자기 상관을 이룰 수 있다.
상기 복수의 순환 길이 탐색기는 각각, 수신 신호 및 수신 신호를 지연한 제 1 지연 신호를 이용하여 자기 상관을 수행하는 제1 자기 상관기, 상기 수신 신호 및 상기 수신 신호를 지연한 제2 지연 신호를 이용하여 자기 상관을 수행하는 제2 자기 상관기, 상기 제1 자기 상관기의 출력 신호 및 상기 제2 자기 상관기의 출력 신호의 평균값을 구하는 평균기, 그리고 상기 평균값을 임계값과 비교하여 상기 평균값이 상기 임계값보다 큰 경우에만 상기 평균값을 출력하는 비교기를 포함할 수 있다.
상기 제1 지연 신호는 상기 프리앰블의 크기의 반만큼 지연한 신호일 수 있다.
상기 제1 자기 상관기는 각각, 상기 제1 지연 신호를 생성하는 지연기, 상기 제1 지연 신호 및 상기 수신 신호의 곱셈 결과를 상기 순환 전치 길이만큼 누적하는 제1 누적기, 상기 제1 누적기로부터의 출력 결과의 절대값을 계산하는 제1 계산부, 상기 제1 계산부로부터의 출력 결과의 제곱값을 계산하는 제곱기, 상기 제1 지연 신호의 에너지를 계산하는 제1 에너지 계산기, 상기 수신 신호의 에너지를 계산하는 제2 에너지 계산기, 상기 제1 에너지 계산기의 출력 결과 및 상기 제2 에너지 계산기의 출력 결과를 합한 결과를 누적하는 제2 누적기, 상기 제2 누적기로부터의 출력 결과의 역수를 계산하는 제2 계산부, 그리고 상기 제곱기의 출력 결과 및 상기 제2 계산부의 출력 결과를 곱하여 상기 제1 자기 상관기의 출력 결과로서 출력하는 곱셈기를 포함할 수 있다.
상기 제1 지연 신호의 켤레(conjugate)를 생성하여 상기 수신 신호와 곱해지도록 출력하는 켤게 변환기를 더 포함할 수 있다.
상기 제2 지연 신호는 상기 프리앰블의 크기만큼 지연한 신호일 수 있다.
상기 제2 자기 상관기는 각각, 상기 제2 지연 신호를 생성하는 지연기, 상기 제2 지연 신호 및 상기 수신 신호의 곱셈 결과를 상기 순환 전치 길이만큼 누적하는 제1 누적기, 상기 제1 누적기로부터의 출력 결과의 절대값을 계산하는 제1 계산부, 상기 제1 계산부로부터의 출력 결과의 제곱값을 계산하는 제곱기, 상기 제2 지연 신호의 에너지를 계산하는 제1 에너지 계산기, 상기 수신 신호의 에너지를 계산하는 제2 에너지 계산기, 상기 제1 에너지 계산기의 출력 결과 및 상기 제2 에너지 계산기의 출력 결과를 합한 결과를 누적하는 제2 누적기, 상기 제2 누적기로부터의 출력 결과의 역수를 계산하는 제2 계산부, 그리고 상기 제곱기의 출력 결과 및 상기 제2 계산부의 출력 결과를 곱하여 상기 제1 자기 상관기의 출력 결과로서 출력하는 곱셈기를 포함할 수 있다.
상기 제2 지연 신호의 켤레(conjugate)를 생성하여 상기 수신 신호와 곱해지도록 출력하는 켤게 변환기를 더 포함할 수 있다.
상기 정규화기는, 상기 복수의 탐색 결과 각각의 최대값을 탐색하는 복수의 최대값 탐색기, 그리고 상기 복수의 최대값 각각의 역수값을 계산하는 복수의 역수 계산기를 포함할 수 있다.
상기 복수의 정규화값은 각각, 상기 복수의 순환 전치 길이 탐색기 중 상기 복수의 정규화값에 대응하는 순환 전치 길이 탐색기의 탐색 결과를, 상기 탐색 결과의 최대값으로 나눈 값일 수 있다.
본 발명의 다른 실시예에 따른 순환 전치 길이 검출 방법은 검출 장치가 순 환 전치의 길이를 검출하는 방법으로서, 송신 장치로부터 신호를 수신하는 단계, 상기 신호를 기초로 서로 다른 복수의 순환 전치의 길이를 탐색하여 복수의 탐색 결과를 생성하는 단계, 상기 복수의 탐색 결과 각각에 대응하는 복수의 정규화값을 구하는 단계, 그리고 상기 복수의 정규화값 중 어느 하나를 상기 수신 신호의 순환 전치 길이로 결정하는 단계를 포함한다.
상기 결정하는 단계는, 상기 복수의 순환 전치 길이 탐색기 중에서 어느 하나의 순환 전치 길이 탐색기에 적용된 순환 전치 길이를 상기 수신 신호의 순환 전치 길이로 결정하는 단계를 포함할 수 있다.
상기 수신 신호는 프리앰블(preamble)이며, 상기 프리앰블은 순환 전치, 제1 유효 심볼 구간 및 상기 제1 유효 심볼 구간과 동일한 크기를 갖는 제2 유효 심볼 구간을 포함하고, 상기 순환 전치는 상기 제1 유효 심볼 구간의 마지막 구간과 자기 상관을 이루며, 상기 순환 전치는 상기 제2 유효 심볼 구간의 마지막 구간과 자기 상관을 이룰 수 있다.
상기 복수의 정규화값을 구하는 단계는, 상기 복수의 탐색 결과 각각의 최대값을 탐색하는 단계, 상기 복수의 최대값 각각의 역수값을 계산하는 단계, 그리고 상기 복수의 순환 전치 길이 탐색기 중 상기 복수의 정규화값에 대응하는 순환 전치 길이 탐색기의 탐색 결과를, 상기 탐색 결과의 최대값으로 나눈 값을 상기 복수의 정규화값 각각으로 결정하는 단계를 포함할 수 있다.
상기 복수의 탐색 결과를 생성하는 단계는, 상기 수신 신호와 상기 수신 신호를 상기 프리앰블의 크기의 반만큼 지연한 제1 지연 신호를 이용하여 제1 자기 상관을 수행하는 단계, 상기 수신 신호와 상기 수신 신호를 상기 프리앰블의 크기만큼 지연한 제2 지연 신호를 이용하여 제2 자기 상관을 수행하는 단계, 상기 제1 자기 상관의 결과 및 상기 제2 자기 상관의 결과의 평균값을 구하는 단계, 상기 평균값과 임계값을 비교하는 단계, 그리고 상기 평균값이 상기 임계값보다 큰 경우 상기 평균값의 최대값을 탐색하는 단계를 포함할 수 있다.
본 발명에 따르면 OFDM 방식의 통신 시스템에서 시간적으로 반복 구조를 갖는 프리앰블 신호를 이용하여 하향링크 신호에 적용된 순환 전치의 길이를 빠르고 효율적으로 검출할 수 있다. 또한 순환 전치의 길이를 정확하게 검출함으로써, 수신 장치의 복조에서 발생하는 오류를 방지할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이제 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 순환 길이 검출 장치가 수신하는 프리앰블을 도시하는 도면이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치는 복수의 순환 전치(cyclic prefix) 탐색기(100, 200, 300), 정규화기(400) 및 순환 전치 길이 결정부(500)를 포함한다.
순환 전치 탐색기(100, 200, 300)는 송신 장치로부터의 수신 신호, 즉 프리앰블(preamble)을 수신하여 여러 가지 순환 전치의 길이를 각각 탐색한다. 여기서 순환 전치 탐색기(100, 200, 300)는 수신한 신호의 순환 전치에 대하여 각각 서로 다른 길이를 탐색한다. 즉, 순환 전치 탐색기(100)는 Lcp1의 길이를 갖는 순환 전치를 탐색할 수 있고, 순환 전치 탐색기(200)는 Lcp2의 길이를 갖는 순환 전치를 탐색할 수 있으며, 순환 전치 탐색기(300)는 Lcpn의 길이를 갖는 순환 전치를 탐색할 수 있다.
한편, 순환 전치 탐색기(100, 200, 300) 각각이 수신하는 프리앰블은 도 2와 같다.
도 2를 참고하면, 프리앰블(10)은 순환 전치(cyclic prefix, CP)(11) 및 유효 심볼 구간(20, 30)을 포함한다. 유효 심볼 구간(20, 30)은 N 크기를 가지며, 여기서 N은 고속 푸리에 변환(fast fourier transform, FFT)의 크기이다. 유효 심볼 구간(20, 30)은 N/2 크기를 각각 갖는 두 개의 구간(20, 30)을 포함한다. 각 구간(20, 30)은 말미에 순환 전치(11)와 동일한 구간(21, 31)을 포함한다. 프리앰블은 직교 주파수 분할 다중(orthogonal frequency division multiplexing, OFDM) 방식에 근거할 수 있다.
다시 도 1을 참고하면, 정규화기(400)는 복수의 순환 전치 탐색기(100, 200, 300)로부터 출력값(O(Lcp1), O(Lcp2), O(Lcpn))을 수신하여 각각을 정규화하여 정규화값(N(Lcp1), N(Lcp2), N(Lcpn)) 및 기준 최대값(M(Lcp1))을 순환 전치 길이 결정부(500)로 출력한다.
순환 전치 길이 결정부(500)는 기준 최대값(M(Lcp1))의 80% 내지 90%를 임계값으로 설정하여 정규화값(N(Lcp1), N(Lcp2), N(Lcpn)) 중에서 임계값을 넘는 샘플을 가장 적게 갖고 있는 탐색기에 적용된 순환 전치 길이를 결과값으로 결정한다.
이제 도 3을 참고하여, 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치의 순환 전치 탐색기(100, 200, 300)에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 순환 전치 탐색기의 블록도이다.
도 3을 참고하면, 순환 전치 탐색기(100)는 자기 상관기(110, 130), 평균 기(140) 및 비교기(150)를 포함한다.
자기 상관기(110)는 수신 신호와 N/2 샘플 지연된 수신 신호를 이용하여 자기 상관을 수행한다. 여기서 수신 신호는 도 2에 도시한 프리앰블(10)이며, N은 프리앰블(10)의 유효 심볼 구간(20, 30)의 크기이다.
자기 상관기(130)는 수신 신호와 N 샘플 지연된 수신 신호를 이용하여 자기 상관을 수행한다.
평균기(140)는 자기 상관기(110)의 출력 신호와 자기 상관기(130)의 출력 신호를 수신하여, 두 출력 신호의 평균값을 구한다.
비교기(150)는 임계값(threshold)을 수신하고, 평균기(140)로부터 평균값을 수신하여, 임계값과 평균값을 비교하여 평균값의 유효성을 판단한다.
한편 도 3에서는 순환 전치 탐색기(100)를 기준으로 설명하였으나, 도 3은 순환 전치 탐색기(100)에 한정되지 않으며, 순환 전치 탐색기(200, 300)도 유사한 구조를 가질 수 있다.
이제 도 4를 참고하여 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치의 자기 상관기(110)에 대하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 자기 상관기의 블록도이다.
도 4를 참고하면, 자기 상관기(110)는 지연기(111), 켤레(conjugate) 변환기(112), 곱셈기(113, 122), 누적기(114, 120), 절대값 계산기(115), 제곱기(116), 에너지 계산기(117, 118), 덧셈기(119) 및 역수 계산기(121)를 포함한다.
지연기(111)는 수신 신호를 N/2 샘플 지연시킨다.
켤레 변환기(112)는 N/2 샘플 지연된 신호에 대한 켤레(conjugate)를 획득한다.
곱셈기(113)는 수신 신호 및 N/2 샘플 지연된 신호에 대한 켤레를 수신하여 서로 곱한다.
누적기(114)는 곱셈기(213)로부터 곱셈 결과를 수신하여 순환 전치 길이만큼 누적한다.
절대값 계산기(115)는 누적기(114)로부터의 출력 신호에 대한 절대값을 계산한다.
제곱기(116)는 절대값 계산기(115)로부터의 출력 신호에 대한 제곱값을 계산하여 출력한다.
에너지 계산기(117)는 지연기(111)로부터 N/2 샘플 지연된 신호에 대한 에너지를 계산하며, 에너지 계산기(118)는 수신 신호에 대한 에너지를 계산한다.
덧셈기(119)는 에너지 계산기(117, 118) 각각으로부터 수신한 에너지를 덧셈한다.
누적기(120)는 덧셈기(119)로부터의 덧셈 결과를 수신하여 이를 누적한다.
역수 계산기(121)는 누적기(120)로부터의 출력 신호에 대한 역수를 계산하여 출력한다.
곱셈기(122)는 제곱기(116)로부터의 제곱값과 역수 계산기(121)로부터의 역수를 곱하여 자기 상관기(110)의 출력 신호로서 출력한다.
한편, 도 4에서는 자기 상관기(110)에 대하여 설명하고 있으나, 자기 상관 기(130) 역시 도 4와 유사하며, 자기 상관기(130)는 N 샘플 지연된 신호를 기초로 자기 상관 과정을 수행한다.
이제 도 5를 참고하여 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치의 정규화기(400)에 대하여 상세하게 설명한다.
도 5는 본 발명의 한 실시예에 따른 정규화기의 블록도이다.
도 5를 참고하면, 정규화기(400)는 복수의 최대값 탐색기(410, 420, 430), 복수의 역수 계산기(440, 450, 460) 및 곱셈기(470, 480, 490, 491)를 포함한다.
정규화기(400)는 순환 전치 탐색기(100, 200, 300)으로부터 출력값(O(Lcp1), O(Lcp2), O(Lcpn))을 수신하여 이를 정규화값(N(Lcp1), N(Lcp2), N(Lcpn))으로 출력한다.
최대값 탐색기(410)는 순환 전치 탐색기(100)으로부터 출력값(O(Lcp1))을 수신하여 최대값(M(Lcp1))을 탐색하여 출력한다. 역수 계산기(420)는 최대값 탐색기(410)로부터 최대값(M(Lcp1))을 수신하여 최대값(M(Lcp1))의 역수값을 구하여 출력한다.
최대값 탐색기(430)는 순환 전치 탐색기(200)으로부터 출력값(O(Lcp2))을 수신하여 최대값(M(Lcp2))을 탐색하여 출력한다. 역수 계산기(440)는 최대값 탐색기(430)로부터 최대값(M(Lcp2))을 수신하여 최대값(M(Lcp2))의 역수값을 구하여 출력한다.
최대값 탐색기(450)는 순환 전치 탐색기(300)으로부터 출력값(O(Lcpn))을 수신하여 최대값(M(Lcpn))을 탐색하여 출력한다. 역수 계산기(460)는 최대값 탐색기(450)로부터 최대값(M(Lcpn))을 수신하여 최대값(M(Lcpn))의 역수값을 구하여 출력한다.
곱셈기(470)는 순환 전치 탐색기(100)으로부터 출력값(O(Lcp1))을 수신하고, 역수 계산기(420)로부터 최대값(M(Lcp1))의 역수값을 곱셈하여 정규화값(N(Lcp1))으로서 출력한다.
곱셈기(480)는 순환 전치 탐색기(200)으로부터 출력값(O(Lcp2))을 수신하고, 역수 계산기(440)로부터 최대값(M(Lcp2))의 역수값을 곱셈하여 정규화값(N(Lcp2))으로서 출력한다.
곱셈기(490)는 순환 전치 탐색기(300)으로부터 출력값(O(Lcpn))을 수신하고, 역수 계산기(460)로부터 최대값(M(Lcpn))의 역수값을 곱셈하여 정규화값(N(Lcpn))으로서 출력한다.
이와 같은 과정을 거쳐서 정규화기(400)로부터 출력되는 정규화값(N(Lcp1), N (Lcp2), N (Lcpn))은 다음 수학식 1, 수학식 2 및 수학식 3과 같다.
[수학식 1]
N(LCP1) = O(LCP1) )/ M(LCP1)
[수학식 2]
N(LCP2) = O(LCP2)/ M(LCP2)
[수학식 3]
N(LCPn) = O(LCPn)/ M(LCPn)
이제 도 6 및 도 7을 참고하여, 본 발명의 한 실시예에 따른 정규화기(400)의 출력을 상세하게 설명한다.
도 6은 본 발명의 한 실시예에 따른 정규화기의 출력을 다양한 샘플 인덱스에 따라 도시한 그래프이며, 도 7은 도 6의 그래프 중 일부 샘플 인덱스에 대한 정규화기의 출력을 상세하게 도시한 그래프이다.
도 6 및 도 7에서 고속 푸리에 변환(fast fourier transform, FFT)의 크기(N)은 512로 하였으며, 순환 전치의 길이는 64, 즉 N/8로 하였으며, 순환 전치 탐색기(100)가 탐색하는 순환 전치의 길이(Lcp1)는 N/16, 순환 전치 탐색기(200)가 탐색하는 순환 전치의 길이(Lcp2)는 N/8, 순환 전치 탐색기(300)가 탐색하는 순환 전치의 길이(Lcpn)는 N/4로 하였으며, 신호대 잡음비(signal noise ratio, SNR)은 0(dB)로 가정하였으며, 채널 잡음은 부가백색 가우시안 잡음(additive white gaussian noise, AWGN)으로 가정하였다.
도 6 및 도 7을 참고하면, 정규화된 최대값의 90%를 순환 전치의 길이 결정기(500)의 임계값으로 설정하고, 해당 값을 넘는 샘플의 개수를 산정하면 순환 전 치 탐색기(200)가 탐색하는 순환 전치의 길이(Lcp2)에 관련된 샘플의 개수가 가장 적음을 알 수 있다. 따라서 이때에는 순환 전치의 길이(Lcp2)가 최종 길이로 결정된다.
이제 도 8을 참고하여 본 발명의 한 실시예에 따른 순환 전치 길이 검출 방법에 대하여 상세하게 설명한다.
도 8은 본 발명의 한 실시예에 따른 순환 전치 길이 검출 방법을 도시하는 흐름도이다.
도 8을 참고하면, 순환 전치 길이 검출 장치는 송신 장치로부터 신호를 수신한다(S810). 여기서 신호는 프리앰블이다.
순환 전치 길이 검출 장치는 수신한 신호를 기초로 여러 가지 순환 전치의 길이를 각각 탐색한다(S820). 이때 순환 전치 길이의 탐색 단계(S820)는 수신 신호를 N/2 샘플 지연하고, N 샘플 지연하여, 수신 신호와 N/2 샘플 지연된 신호를 자기 상관하고, 수신 신호와 N 샘플 지연된 신호를 자기 상관한다. 이어서 두 개의 자기 상관 결과의 평균값을 구하고 평균값의 유효성을 판단한다.
이어서 순환 전치 길이 검출 장치는 탐색된 결과의 최대값을 탐색한다(S830).
그런 후 순환 전치 길이 검출 장치는 탐색된 최대값(M(Lcp1), M(Lcp2), M(Lcpn))을 기초로 정규화값(N(Lcp1), N (Lcp2), N (Lcpn))을 구한다. 여기서 정규화 값(N(Lcp1), N (Lcp2), N (Lcpn)) 은 수학식 1에 따라서 결정될 수 있다.
순환 전치 길이 검출 장치는 정규화값(N(Lcp1), N (Lcp2), N (Lcpn))을 기준으로 순환 전치의 길이를 결정한다(S850). 상세하게 설명하면 최대값(M(Lcp1))을 기준으로의 일정한 값을 임계값으로 설정하여 정규화값(N(Lcp1), N (Lcp2), N (Lcpn)) 중에서 임계값을 넘는 샘플을 가장 적게 갖고 있는 탐색기에 적용된 순환 전치 길이를 결과값으로 결정한다.
이와 같이 복수의 순환 전치 길이 탐색부를 통하여 다양하게 순환 전치 길이를 탐색하고 결과값의 신뢰도를 높임으로써, 순환 전치의 길이를 빠르고 효율적으로 검출할 수 있다. 이로써 순환 전치의 길이를 정확하게 검출함으로써, 수신 장치의 복조에서 발생하는 오류를 방지할 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 순환 전치 길이 검출 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 순환 길이 검출 장치가 수신하는 프리앰블을 도시하는 도면이다.
도 3은 본 발명의 한 실시예에 따른 순환 전치 탐색기의 블록도이다.
도 4는 본 발명의 한 실시예에 따른 자기 상관기의 블록도이다.
도 5는 본 발명의 한 실시예에 따른 정규화기의 블록도이다.
도 6은 본 발명의 한 실시예에 따른 정규화기의 출력을 다양한 샘플 인덱스에 따라 도시한 그래프이다.
도 7은 도 6의 그래프 중 일부 샘플 인덱스에 대한 정규화기의 출력을 상세하게 도시한 그래프이다.
도 8은 본 발명의 한 실시예에 따른 순환 전치 길이 검출 방법을 도시하는 흐름도이다.

Claims (20)

  1. 송신 장치로부터 수신 신호를 수신하여, 상기 수신 신호에 대하여 서로 다른 순환 전치(cyclic prefix)의 길이를 탐색하는 복수의 순환 전치 길이 탐색기,
    상기 복수의 순환 전치 길이 탐색기 각각으로부터 수신한 복수의 탐색 결과를 수신하여 정규화하고, 복수의 정규화값을 출력하는 정규화기, 그리고
    상기 정규화값 중 어느 하나를 상기 수신 신호의 순환 전치 길이로 결정하는 결정부
    를 포함하는 순환 전치 길이 검출 장치.
  2. 제1항에서,
    상기 정규화기는 상기 복수의 탐색 결과 중 어느 하나를 기준 최대값으로서 더 출력하는 순환 전치 길이 검출 장치.
  3. 제2항에서,
    상기 결정부는 상기 복수의 순환 전치 길이 탐색기 중에서 어느 하나의 순환 전치 길이 탐색기가 탐색한 순환 전치 길이를 상기 수신 신호의 순환 전치 길이로 결정하는 순환 전치 길이 검출 장치.
  4. 제3항에서,
    상기 어느 하나의 순환 전치 길이 탐색기는,
    상기 복수의 정규화값 중 임계값을 넘는 샘플을 가장 적게 갖고 있는 정규화값의 근거가 되는 탐색 결과를 출력하는 순환 전치 길이 탐색기인 순환 전치 길이 검출 장치.
  5. 제4항에서,
    상기 임계값은 상기 기준 최대값을 기준으로 결정되는 순환 전치 길이 검출 장치.
  6. 제1항에서,
    상기 수신 신호는 프리앰블(preamble)이며,
    상기 프리앰블은 순환 전치, 제1 유효 심볼 구간 및 상기 제1 유효 심볼 구간과 동일한 크기를 갖는 제2 유효 심볼 구간을 포함하고, 상기 순환 전치는 상기 제1 유효 심볼 구간의 마지막 구간과 자기 상관을 이루며, 상기 순환 전치는 상기 제2 유효 심볼 구간의 마지막 구간과 자기 상관을 이루는 순환 전치 길이 검출 장치.
  7. 제6항에서,
    상기 복수의 순환 길이 탐색기는 각각,
    수신 신호 및 수신 신호를 지연한 제1 지연 신호를 이용하여 자기 상관을 수 행하는 제1 자기 상관기,
    상기 수신 신호 및 상기 수신 신호를 지연한 제2 지연 신호를 이용하여 자기 상관을 수행하는 제2 자기 상관기,
    상기 제1 자기 상관기의 출력 신호 및 상기 제2 자기 상관기의 출력 신호의 평균값을 구하는 평균기, 그리고
    상기 평균값을 임계값과 비교하여 상기 평균값이 상기 임계값보다 큰 경우에만 상기 평균값을 출력하는 비교기
    를 포함하는 순환 전치 길이 검출 장치.
  8. 제7항에서,
    상기 제1 지연 신호는 상기 프리앰블의 크기의 반만큼 지연한 신호인 순환 전치 길이 검출 장치.
  9. 제8항에서,
    상기 제1 자기 상관기는 각각,
    상기 제1 지연 신호를 생성하는 지연기,
    상기 제1 지연 신호 및 상기 수신 신호의 곱셈 결과를 상기 순환 전치 길이만큼 누적하는 제1 누적기,
    상기 제1 누적기로부터의 출력 결과의 절대값을 계산하는 제1 계산부,
    상기 제1 계산부로부터의 출력 결과의 제곱값을 계산하는 제곱기,
    상기 제1 지연 신호의 에너지를 계산하는 제1 에너지 계산기,
    상기 수신 신호의 에너지를 계산하는 제2 에너지 계산기,
    상기 제1 에너지 계산기의 출력 결과 및 상기 제2 에너지 계산기의 출력 결과를 합한 결과를 누적하는 제2 누적기,
    상기 제2 누적기로부터의 출력 결과의 역수를 계산하는 제2 계산부, 그리고
    상기 제곱기의 출력 결과 및 상기 제2 계산부의 출력 결과를 곱하여 상기 제1 자기 상관기의 출력 결과로서 출력하는 곱셈기
    를 포함하는 순환 전치 길이 검출 장치.
  10. 제9항에서,
    상기 제1 지연 신호의 켤레(conjugate)를 생성하여 상기 수신 신호와 곱해지도록 출력하는 켤게 변환기를 더 포함하는 순환 전치 길이 검출 장치.
  11. 제7항에서,
    상기 제2 지연 신호는 상기 프리앰블의 크기만큼 지연한 신호인 순환 전치 길이 검출 장치.
  12. 제11항에서,
    상기 제2 자기 상관기는 각각,
    상기 제2 지연 신호를 생성하는 지연기,
    상기 제2 지연 신호 및 상기 수신 신호의 곱셈 결과를 상기 순환 전치 길이만큼 누적하는 제1 누적기,
    상기 제1 누적기로부터의 출력 결과의 절대값을 계산하는 제1 계산부,
    상기 제1 계산부로부터의 출력 결과의 제곱값을 계산하는 제곱기,
    상기 제2 지연 신호의 에너지를 계산하는 제1 에너지 계산기,
    상기 수신 신호의 에너지를 계산하는 제2 에너지 계산기,
    상기 제1 에너지 계산기의 출력 결과 및 상기 제2 에너지 계산기의 출력 결과를 합한 결과를 누적하는 제2 누적기,
    상기 제2 누적기로부터의 출력 결과의 역수를 계산하는 제2 계산부, 그리고
    상기 제곱기의 출력 결과 및 상기 제2 계산부의 출력 결과를 곱하여 상기 제1 자기 상관기의 출력 결과로서 출력하는 곱셈기
    를 포함하는 순환 전치 길이 검출 장치.
  13. 제12항에서,
    상기 제2 지연 신호의 켤레(conjugate)를 생성하여 상기 수신 신호와 곱해지도록 출력하는 켤게 변환기를 더 포함하는 순환 전치 길이 검출 장치.
  14. 제1항에서,
    상기 정규화기는,
    상기 복수의 탐색 결과 각각의 최대값을 탐색하는 복수의 최대값 탐색기, 그 리고
    상기 복수의 최대값 각각의 역수값을 계산하는 복수의 역수 계산기
    를 포함하는 순환 전치 길이 검출 장치.
  15. 제14항에서,
    상기 복수의 정규화값은 각각,
    상기 복수의 순환 전치 길이 탐색기 중 상기 복수의 정규화값에 대응하는 순환 전치 길이 탐색기의 탐색 결과를, 상기 탐색 결과의 최대값으로 나눈 값인 순환 전치 길이 검출 장치.
  16. 검출 장치가 순환 전치의 길이를 검출하는 방법으로서,
    송신 장치로부터 신호를 수신하는 단계,
    상기 신호를 기초로 서로 다른 복수의 순환 전치의 길이를 탐색하여 복수의 탐색 결과를 생성하는 단계,
    상기 복수의 탐색 결과 각각에 대응하는 복수의 정규화값을 구하는 단계, 그리고
    상기 복수의 정규화값 중 어느 하나를 상기 수신 신호의 순환 전치 길이로 결정하는 단계
    를 포함하는 순환 전치 길이 검출 방법.
  17. 제16항에서,
    상기 결정하는 단계는,
    상기 복수의 순환 전치 길이 탐색기 중에서 어느 하나의 순환 전치 길이 탐색기에 적용된 순환 전치 길이를 상기 수신 신호의 순환 전치 길이로 결정하는 단계를 포함하는 순환 전치 길이 검출 방법.
  18. 제16항에서,
    상기 수신 신호는 프리앰블(preamble)이며,
    상기 프리앰블은 순환 전치, 제1 유효 심볼 구간 및 상기 제1 유효 심볼 구간과 동일한 크기를 갖는 제2 유효 심볼 구간을 포함하고, 상기 순환 전치는 상기 제1 유효 심볼 구간의 마지막 구간과 자기 상관을 이루며, 상기 순환 전치는 상기 제2 유효 심볼 구간의 마지막 구간과 자기 상관을 이루는 순환 전치 길이 검출 방법.
  19. 제16항에서,
    상기 복수의 정규화값을 구하는 단계는,
    상기 복수의 탐색 결과 각각의 최대값을 탐색하는 단계,
    상기 복수의 최대값 각각의 역수값을 계산하는 단계, 그리고
    상기 복수의 순환 전치 길이 탐색기 중 상기 복수의 정규화값에 대응하는 순환 전치 길이 탐색기의 탐색 결과를, 상기 탐색 결과의 최대값으로 나눈 값을 상기 복수의 정규화값 각각으로 결정하는 단계
    를 포함하는 순환 전치 길이 검출 방법.
  20. 제16항에서,
    상기 복수의 탐색 결과를 생성하는 단계는,
    상기 수신 신호와 상기 수신 신호를 상기 프리앰블의 크기의 반만큼 지연한 제1 지연 신호를 이용하여 제1 자기 상관을 수행하는 단계,
    상기 수신 신호와 상기 수신 신호를 상기 프리앰블의 크기만큼 지연한 제2 지연 신호를 이용하여 제2 자기 상관을 수행하는 단계,
    상기 제1 자기 상관의 결과 및 상기 제2 자기 상관의 결과의 평균값을 구하는 단계,
    상기 평균값과 임계값을 비교하는 단계, 그리고
    상기 평균값이 상기 임계값보다 큰 경우 상기 평균값의 최대값을 탐색하는 단계
    를 포함하는 순환 전치 길이 검출 방법.
KR1020090128408A 2009-12-21 2009-12-21 순환 전치 길이 검출 장치 및 검출 방법 KR101328165B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090128408A KR101328165B1 (ko) 2009-12-21 2009-12-21 순환 전치 길이 검출 장치 및 검출 방법
US12/887,841 US8649466B2 (en) 2009-12-21 2010-09-22 Device and method for detecting cyclic prefix length

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128408A KR101328165B1 (ko) 2009-12-21 2009-12-21 순환 전치 길이 검출 장치 및 검출 방법

Publications (2)

Publication Number Publication Date
KR20110071760A true KR20110071760A (ko) 2011-06-29
KR101328165B1 KR101328165B1 (ko) 2013-11-13

Family

ID=44151092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128408A KR101328165B1 (ko) 2009-12-21 2009-12-21 순환 전치 길이 검출 장치 및 검출 방법

Country Status (2)

Country Link
US (1) US8649466B2 (ko)
KR (1) KR101328165B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5031600B2 (ja) * 2008-01-28 2012-09-19 京セラ株式会社 無線通信方法、無線通信システム、基地局、移動局
JP5031632B2 (ja) * 2008-03-26 2012-09-19 京セラ株式会社 無線通信方法、無線通信システム、基地局、移動局
KR20100066255A (ko) * 2008-12-09 2010-06-17 엘지전자 주식회사 다중안테나를 갖는 무선 통신 시스템에서 상향링크 기준 신호 전송 및 수신 방법
KR101255080B1 (ko) * 2009-12-21 2013-04-16 한국전자통신연구원 타이밍 동기 검출 장치 및 타이밍 동기 검출 방법
US8593525B2 (en) * 2011-11-30 2013-11-26 Lockheed Martin Corporation Phasor-based pulse detection
WO2015200785A1 (en) * 2014-06-27 2015-12-30 Comsonics, Inc. Downstream ofdm signal egress detection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634449B1 (ko) * 2005-01-03 2006-10-16 삼성전자주식회사 가변 길이의 보호구간을 사용하는 오에프디엠 기반에서의보호구간의 길이 검출 방법 및 그 장치
US7570666B2 (en) * 2005-02-01 2009-08-04 Industrial Technology Research Institute Method and apparatus for guard interval detection in multi-carrier receiver
US20070002726A1 (en) 2005-07-01 2007-01-04 Zangi Kambiz C System and method for adapting a cyclic prefix in an orthogonal frequency division multiplexing (OFDM) system
US8391131B2 (en) * 2006-02-03 2013-03-05 Telefonaktiebolaget L M Ericsson (Publ) Method for processing the random access transmission in the frequency domain
KR100807719B1 (ko) * 2006-02-23 2008-02-28 인하대학교 산학협력단 Ｏｆｄｍ-ｆｄｍａ/ｃｄｍａ/ｔｄｍａ 시스템에서 주파수옵셋 추정 성능 향상을 위한 프리앰블 구조 및 동기화 방법
KR101357859B1 (ko) 2007-09-19 2014-02-06 삼성전자주식회사 이동통신 시스템에서 사이클 프리픽스 길이 검출을 위한장치 및 방법
KR100907280B1 (ko) * 2007-10-30 2009-07-13 연세대학교 산학협력단 고속 푸리에 변환 처리 전단에 적용 가능한 수신 신호 정보검출 장치 및 수신 신호 정보 검출 방법

Also Published As

Publication number Publication date
KR101328165B1 (ko) 2013-11-13
US8649466B2 (en) 2014-02-11
US20110150144A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
CN110224968B (zh) 一种ofdm通信系统中的帧定时同步方法和装置
TWI462541B (zh) 用於無線通訊系統中準確時間同步之方法及裝置
KR101291859B1 (ko) 변화하는 채널 조건에 대한 개선된 타이밍 획득 방법 및 시스템
KR100521133B1 (ko) 직교주파수분할다중접속 시스템의 레인징 채널 처리 장치및 방법
KR101328165B1 (ko) 순환 전치 길이 검출 장치 및 검출 방법
KR102248486B1 (ko) 수신 신호의 주파수 오프셋을 추정하는 방법 및 장치
EP1869909A2 (en) System and method for ranging
US7616723B2 (en) Method for symbol timing synchronization and apparatus thereof
CN105530701B (zh) 一种干扰源定位方法及装置
KR100668669B1 (ko) 직교 주파수분할 다중접속 무선 통신 시스템의 단말에서의초기 프레임 동기 획득 장치
de Figueiredo et al. Multi-stage based cross-correlation peak detection for LTE random access preambles
CN104836770B (zh) 一种基于相关平均与加窗的定时估计方法
KR20040024987A (ko) 오에프디엠 시스템의 채널추정과 심볼동기 타이밍결정장치 및 방법
KR100634449B1 (ko) 가변 길이의 보호구간을 사용하는 오에프디엠 기반에서의보호구간의 길이 검출 방법 및 그 장치
CA2735007C (en) Long term evolution (lte) radio link timing synchronization
KR101255080B1 (ko) 타이밍 동기 검출 장치 및 타이밍 동기 검출 방법
Silva et al. Synchronization algorithms based on weighted CAZAC preambles for OFDM systems
Figueiredo et al. LTE random access detection based on a CA-CFAR strategy
CN107018112B (zh) Nc-ofdm认知无线电抗窄带干扰的认知用户同步方法
CN111884978B (zh) 一种基于ofdm抗脉冲噪声的符号同步方法
JP4640870B2 (ja) 受信装置
CN104684071B (zh) Lte上行定时同步跟踪方法
KR101346436B1 (ko) Ｃａｚａｃ 코드 기반 이동통신 시스템에서 무선 환경적응형 채널 추정 장치 및 방법
US20220338149A1 (en) Method of synchronization of wireless communication system
KR100730819B1 (ko) 이동통신 단말기의 기지국 탐색 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 7