KR20090043118A - 반도체 디바이스 테스트 시스템의 보드 연결 장치 - Google Patents

반도체 디바이스 테스트 시스템의 보드 연결 장치 Download PDF

Info

Publication number
KR20090043118A
KR20090043118A KR1020070108796A KR20070108796A KR20090043118A KR 20090043118 A KR20090043118 A KR 20090043118A KR 1020070108796 A KR1020070108796 A KR 1020070108796A KR 20070108796 A KR20070108796 A KR 20070108796A KR 20090043118 A KR20090043118 A KR 20090043118A
Authority
KR
South Korea
Prior art keywords
board
test
head
connection
connector
Prior art date
Application number
KR1020070108796A
Other languages
English (en)
Other versions
KR100942187B1 (ko
Inventor
장경훈
강만길
Original Assignee
주식회사 아이티엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엔티 filed Critical 주식회사 아이티엔티
Priority to KR1020070108796A priority Critical patent/KR100942187B1/ko
Publication of KR20090043118A publication Critical patent/KR20090043118A/ko
Application granted granted Critical
Publication of KR100942187B1 publication Critical patent/KR100942187B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄이고, 시스템의 구축 비용을 절감시킴과 함께 균일한 임피던스를 유지시킬 수 있도록 한 반도체 디바이스 테스트 시스템의 보드 연결 장치에 관한 것이다.
본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치는 인쇄회로기판으로 이루어진 다수의 테스터가 상하로 간격을 두고 수평하게 배치되어 이루어진 테스트 헤드, 테스트될 반도체 디바이스가 탑재된 다수의 테스트 소켓이 장착된 테스트 보드가 수평 상태로 출납하는 테스트 챔버 및 상기 테스트 헤드와 상기 테스트 챔버 사이에 개재되어 이들을 열적으로 단절시키는 단열부를 포함하여 이루어진 반도체 디바이스 테스트 시스템에서, 상기 테스트 헤드의 선단에 상기 테스터와 수직 상태로 배치된 인쇄회로기판으로 이루어지되, 상기 테스터를 향하는 면에는 상기 테스터에 설치된 헤드 커넥터에 이합되는 헤드향 커넥터가 장착되고, 상기 테스트 챔버를 향하는 면에는 보드향 커넥터가 설치되어 이루어진 헤드측 연결보드; 상기 단열부를 수평으로 관통하여 상기 테스트 챔버 내외에 고정 설치된 인쇄회로기판으로 이루어지되, 상기 테스트 챔버 외측의 기판 단부에는 상기 헤드측 연결보드의 상기 보드향 커넥터에 이합되는 헤드향 커넥터가 설치되고, 상기 테스트 챔버 내측의 기판 하단에는 상기 테스트 보드에 연결된 커넥터와 이합되는 연결부재가 구비된 보드간 연결보드; 상기 헤드측 연결보드를 상기 보드간 연결보드를 향해 전후진시키는 전후 이송수단 및 상기 테스트 보드를 상기 보드측 연결보드를 향해 승강시키는 승강 이송수단을 포함하여 이루어진다.
Figure P1020070108796
반도체, 디바이스, 테스트, 연결, 케이블, 커넥터, 배선, 프린트, 기판

Description

반도체 디바이스 테스트 시스템의 보드 연결 장치{Inter-connection Apparatus between Boards for Semiconductor Device Test System}
본 발명은 반도체 디바이스 테스트 시스템의 보드 연결 장치에 관한 것으로, 특히 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄임과 함께 균일한 임피던스를 유지시킬 수 있도록 한 반도체 디바이스 테스트 시스템의 보드 연결 장치에 관한 것이다.
잘 알려진 바와 같이 각종 반도체 디바이스의 제조 과정에서, 소정의 조립 공정을 거쳐서 제조된 반도체 디바이스(이하 간단히 '디바이스'라고도 한다)는 최종적으로 특정 기능을 발휘하는지 여부를 체크하는 테스트 공정을 거치게 된다. 종래 반도체 디바이스 테스트 시스템의 전체적인 구성은 크게 반도체 디바이스를 테스트하는 테스트 헤드, 일정 수량의 반도체 디바이스를 반송하여 테스트가 이루어지도록 하고 이 테스트 결과에 따라 반도체 디바이스들을 등급별로 분류하여 적재하는 핸들러 및 테스트 헤드와 핸들러 사이에 개재되어 반도체 디바이스와 테스트 헤드 사이의 전기적인 연결을 확립하는 하이픽스(HIFIX) 보드를 포함하여 이루어질 수 있다.
한편, 통상적으로 ATE(Automatic Test Equipment)라 불리는 상기 테스트 헤드와 테스트될 디바이스가 탑재된 테스트 보드 사이의 신호 전달을 위한 접촉 방식으로는 커넥터 투 케이블(Connector to Cable) 또는 커넥터 투 케이블 투 커넥터(Connector to Cable to Connector) 방식이 널리 쓰이고 있는바, 이러한 방식들은 동시에 테스트되는 디바이스의 수가 점점 늘어가는 현재의 추세에서는 많은 한계를 갖고 있다.
즉, 테스트 헤드의 각 테스터에서 동시에 많은 신호를 발생하더라도 그 신호를 전달해 주는 접촉 방식이 커넥터 투 케이블 방식이거나 커넥터 투 케이블 투 커넥터 방식이어서, 이를 채택하는 경우에 테스터에서 테스트 보드까지의 중간 연결에 사용되는 케이블의 수가 너무 많아져서 부피가 엄청나게 커지게 되며 실장에도 많은 문제를 발생한다.
예를 들어, 대략 3,000개의 디바이스를 동시에 테스트하는 시스템을 구성할 때 테스트 헤드에서 발생되는 신호수가 무려 69,000여 개에 달하기 때문에 그만큼 테스트 시스템의 부피가 커지게 되며, 이러한 케이블로 고가의 동축 케이블이 사용되기 때문에 시스템 구축 비용 또한 상승하는 문제점이 있었다. 더욱이 테스트 헤드에서는 비록 그에 합당한 신호와 임피던스를 유지할 수 있다 하더라도 테스터와 테스트 보드를 전기적으로 연결하는 수 많은 케이블들이 동일한 임피던스를 갖도록 하는 것이 쉽지 않다는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄이고, 시스템의 구축 비용을 절감시킴과 함께 균일한 임피던스를 유지시킬 수 있도록 한 반도체 디바이스 테스트 시스템의 보드 연결 장치를 제공함을 목적으로 한다.
전술한 목적을 해결하기 위한 본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치는 인쇄회로기판으로 이루어진 다수의 테스터가 상하로 간격을 두고 수평하게 배치되어 이루어진 테스트 헤드, 테스트될 반도체 디바이스가 탑재된 다수의 테스트 소켓이 장착된 테스트 보드가 수평 상태로 출납하는 테스트 챔버 및 상기 테스트 헤드와 상기 테스트 챔버 사이에 개재되어 이들을 열적으로 단절시키는 단열부를 포함하여 이루어진 반도체 디바이스 테스트 시스템에서, 상기 테스트 헤드의 선단에 상기 테스터와 수직 상태로 배치된 인쇄회로기판으로 이루어지되, 상기 테스터를 향하는 면에는 상기 테스터에 설치된 헤드 커넥터에 이합되는 헤드향 커넥터가 장착되고, 상기 테스트 챔버를 향하는 면에는 보드향 커넥터가 설치되어 이루어진 헤드측 연결보드; 상기 단열부를 수평으로 관통하여 상기 테스트 챔버 내외에 고정 설치된 인쇄회로기판으로 이루어지되, 상기 테스트 챔버 외측의 기판 단부에는 상기 헤드측 연결보드의 상기 보드향 커넥터에 이합되는 헤드향 커넥터가 설치되고, 상기 테스트 챔버 내측의 기판 하단에는 상기 테스트 보드에 연결된 커넥터와 이합되는 연결부재가 구비된 보드간 연결보드; 상기 헤드측 연결보드를 상기 보드간 연결보드를 향해 전후진시키는 전후 이송수단 및 상기 테스트 보드를 상기 보드측 연결보드를 향해 승강시키는 승강 이송수단을 포함하여 이루어진다.
전술한 구성에서, 상기 보드간 연결보드의 연결부재는 상기 테스트 보드의 후단에 설치된 포고핀 블록에 접촉 또는 분리되는 접점 패턴으로 이루어질 수 있다. 상기 단열부에는 상기 보드간 연결보드를 고정시키기 위한 연결보드 고정구가 설치되어 있다.
한편, 상기 헤드측 연결보드 및 상기 단열부에는 상기 헤드측 연결보드의 상기 보드향 커넥터와 상기 보드간 연결보드의 상기 헤드향 커넥터의 정확한 결합은 안내하는 정렬 수단이 더 구비되고, 상기 보드간 연결보드와 상기 테스트 보드 사이에는 상기 접점 패턴과 상기 포고핀 블록의 정확한 접촉을 안내하는 정렬 수단이 더 구비되는 것이 바람직하다.
본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치에 따르면, 반도체 디바이스 테스트 시스템에서 각종 테스트 회로가 실장된 테스터를 테스트될 반도체 디바이스가 탑재된 테스트 보드에 연결함에 있어서 고가의 동축 케이블 대신에 배선 패턴이 프린트된 기판을 사용함으로써 그 부피를 줄일 수가 있고, 시스템의 구축 비용을 절감시킴과 함께 균일한 임피던스를 유지시킬 수가 있다.
이하에는 첨부한 도면을 참조하여 본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치의 바람직한 실시예에 대해 상세하게 설명한다.
도 1은 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 일 실시예에 따른 전체 구성을 개략적으로 보인 사시도이다. 도 1에 도시한 바와 같이, 본 발명의 보드 연결 장치가 적용되는 반도체 디바이스 테스트 시스템의 개략적인 전체 구성은 다수의 테스터(400)가 장착된 테스트 헤드(100), 테스트 보드(600)가 출납하는 테스트 챔버(300) 및 테스트 헤드(100)와 테스트 챔버(600) 사이에 개재되어 이들을 열적으로 단절시키는 단열부(200)를 포함하여 이루어질 수 있다.
전술한 구성에서, 테스트 헤드(100)에는 다수의 테스터(400)가 상하로 간격을 두고 배치되어 있는데, 바람직하게는 2열로 나누어진 채로 배치되어 있다. 도 1의 실시예에서는 1열당 24장씩 총 48장의 테스터(400)가 구비된 테스트 헤드(100)를 예시하고 있는바, 1장의 테스터(400)가 64개의 디바이스를 테스트한다고 할 때 한 번의 작업으로 총 3,072개(48*64)의 디바이스를 동시에 테스트할 수가 있다. 따라서, 도면에서는 비록 그 구조가 명확하게 나타나도록 테스트 챔버(300)의 일부분만을 도시하고 있으나 테스터(400)와 테스트 보드(600)가 1대1로 대응한다고 가정하면, 테스트 보드(600) 역시 총 48장이 요구될 것이며, 이를 모두 수용할 수 있도록 테스트 챔버(300)의 부피도 커지게 될 것이다.
단열부(200)는 테스트 헤드(100)와 테스트 챔버(300) 사이를 열적으로 단절 시키기 위해 이들 사이에 개재되는 것으로, 테스트 챔버(300)는 디바이스가 가혹 조건, 예를 들어 상온보다 상당히 낮은 온도나 높은 온도에서도 정상적으로 동작하는지를 테스트하기 위해 테스트시에 상온보다 낮은 온도 또는 높은 온도로 유지되는데, 이러한 테스트 챔버(300)의 냉기 또는 열기가 테스트 헤드(100)에 전달되는 것을 방지하기 위해 개재된다.
도 2는 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 주요한 일부 구성을 개략적으로 보인 측면도인바, 상하 2장의 테스터(400)가 1장의 테스트 보드(600)에 대응되는 구조를 예시하고 있다. 도 2에 도시한 바와 같이, 본 발명의 반도체 디바이스 테스트 시스템의 구성은 다수의 테스터(400)로 이루어진 테스트 헤드(100), 테스트될 디바이스가 탑재된 테스트 보드(600)가 출납하는 테스트 챔버(300) 및 이들 사이에 개재된 단열부(200)를 포함하여 이루어질 수 있다.
전술한 구성에서, 테스트 보드(600)는 인쇄회로기판(610)과 이러한 인쇄회로기판(610)에 행렬 형태로 장착되어 디바이스가 착탈되는 테스트 소켓(620) 및 인쇄회로기판(610)의 후단(우측을 선단으로 할 때, 이하 같다.)에 배치되고 인쇄회로기판(610)의 프린트 배선에 의해 테스트 소켓(620)과 전기적으로 연결되어 있는 1개 이상의 포고핀 블록(630)을 포함하여 이루어질 수 있다. 도 7은 도 2에서 테스트 보드의 평면도인바, 본 실시예에서는 1장의 테스트 보드(600)에 8*8의 행렬 형태로 총 64개의 테스트 소켓(620)이 배열될 수 있고, 그 후단에는 인쇄회로기판(610)의 프린트 배선을 통해 이들 테스트 소켓(620)과 전기적으로 연결되어 있는 총 4개의 포고핀 블록(630)이 배치되어 있다. 여기에서 포고핀(Pogo Pin)이라 함은 내부에 스프링(미도시)과 같은 탄성 부재가 마련되어 있어서 수직 방향으로 탄력적으로 신축되는 단자 핀을 일컫는바, 하나의 포고핀 블록(630)에는 수백개의 포고핀이 구비될 수 있다.
도면에서 미설명 부호 640은 포고핀 블록(630)을 후술하는 보드간 연결보드와 전기적으로 접촉시킬 때 정확한 연결을 안내하는 정렬 핀을 나타낸다. 다시, 도 2로 되돌아가서 각 테스터(400)의 선단에는 테스트 회로가 실장된 인쇄회로기판(후술함)의 프린트 배선에 전기적으로 연결되어 있는 헤드 커넥터(후술함)가 장착되어 있다. 한편, 본 발명에서는 테스터(400)와 테스트 보드(600)를 전기적으로 연결시키기 위해 헤드측 연결보드(800)와 보드간 연결보드(500)가 사용되고 있다.
도 3은 도 2에서 헤드측 연결보드와 보드간 연결보드가 접촉된 상태에서 단열부와 테스트 챔버 부분의 구성을 확대 도시한 측면도이고,
도 4는 도 2에서 테스트 보드가 보드간 연결보드 하부에 위치한 상태를 확대 도시한 측면도이며,
도 5는 도 2에서 테스트 보드가 보드간 연결보드에 전기적으로 접촉된 상태를 확대 도시한 측면도이고,
도 6은 도 2에서 테스터가 헤드측 연결보드에 결합된 상태를 확대 도시한 측면도이다.
도 3 내지 도 6에 도시한 바와 같이, 헤드측 연결보드(800)는 인쇄회로기판(810)으로 이루어져서 테스트 헤드(100) 내부에서 각 테스터(400)와 직각을 이루 도록 고정 설치되는데, 그 테스터(400)를 향하는 면에는 헤드 커넥터(420)와 이합되는 헤드향 커넥터(830)가 장착되고, 테스트 보드(600)를 향하는 면에는 보드향 커넥터(820)가 설치되어 있다. 도면에서 참조번호 840은 정렬 핀을 나타낸다.
한편, 보드간 연결보드(500) 역시 단열부(200)를 관통하는 인쇄회로기판(510)으로 이루어지는데, 그 일단, 즉 테스터(400)를 향하는 단부는 테스트 챔버(300)의 외부에 노출되고 나머지 부분은 테스트 챔버(300) 내부에 배치된다. 그리고 상기 노출 단부에는 헤드향 커넥터(520)가 설치되는데, 이러한 헤드향 커넥터(520)는 도 3에 도시한 바와 같이 헤드측 연결보드(800)의 보드향 커넥터(820)에 대해 이합된다. 반면에 테스트 챔버(300) 내부에 위치하는 인쇄회로기판(510)의 하단에는 전술한 포고핀 블록(630)의 각 포고핀과 1대1로 접촉 또는 분리되는 접점 패턴(530)이 형성되어 있는데, 이러한 접점 패턴(530)은 인쇄회로기판(510)의 프린트 배선에 의해 헤드향 커넥터(520)와 전기적으로 연결되어 있다.
도면에서, 참조번호 210은 단열부(200)에 형성된 정렬 공을 나타내는바, 이러한 정렬 공(210)은 헤드측 연결보드(800)와 보드간 연결보드(500)의 결합시, 즉 보드향 커넥터(820)와 헤드향 커넥터(520)의 연결시 헤드측 연결보드(800)에 설치된 정렬 핀(840)을 안내하여 그 정확한 결합을 유도하게 된다. 참조번호 220과 230은 단열부(200)를 관통하는 보드간 연결보드(500)를 단열부(200)에 확실하게 고정하는 연결보드 고정구를 나타낸다.
한편, 테스트 챔버(300)에는 또한 각각의 테스트 소켓을 오픈시키기 위한 소켓 푸셔(700)가 승강 가능하도록 설치되는데, 이러한 소켓 푸셔(700)는 지지 판(710)과 지지판(710)의 하부에 테스트 소켓(620)과 1대1로 대응되어 돌출 설치되는 누름 돌기(720)로 이루어질 수 있다.
도면에서 참조번호 900은 테스트 보드(600)를 보드간 연결보드(500)에 전기적으로 연결 또는 분리시키기 위해 테스트 보드(600)를 승강시키는 실린더를 나타내고, 910은 소켓 푸셔(700)를 테스트 소켓(620)에 대해 승강시키는 실린더를 나타내고, 마지막으로 920은 헤드측 연결보드(800)를 보드간 연결보드(500)에 결합 또는 분리시키기 위해 헤드측 연결보드(800)를 전후진시키는 실린더를 각각 나타낸다.
이하에서는 본 발명의 보드 연결 장치가 적용된 반도체 디바이스 테스트 시스템의 동작에 대해 상세하게 설명한다.
먼저, 실린더(920)를 동작시켜 헤드측 연결보드(800)를 전진시키면, 도 3에 도시한 바와 같이 헤드측 연결보드(800)에 설치된 정렬 핀(840)이 단열부(200)에 형성된 정렬 공(210)에 의해 안내되면서 헤드측 연결보드(800)의 보드향 커넥터(820)가 보드간 연결보드(500)의 헤드향 연결보드(520)에 정확하게 결합되게 된다. 이 상태에서, 테스터(400)의 헤드 커넥터(420)가 헤드측 연결보드(800)의 헤드향 커넥터(830)에 수동 또는 자동으로 결합(편의상 도 6에서만 이러한 결합 상태를 도시함)됨으로써 테스트를 위한 모든 전기적인 접속이 완료되는데, 이러한 접속은 향후 유지/보수 등을 위해 해체하기 전까지 그대로 유지되게 된다.
다음으로, 각각의 테스트 소켓(620)에 테스트될 디바이스가 탑재된 채로 테스트 챔버(300) 내부로 반입된 테스트 보드(600)는 도시되지 않은 이송 기구에 의 해 이송되는 과정에서 도 4에 도시한 바와 같이 위치 고정구(650)에 의해 그 위치가 고정된 채로 보드간 연결보드(500)의 직 하방에 위치하게 된다. 즉, 위치 고정구(650)는 보드간 연결보드(500)의 인쇄회로기판(510) 하면의 각 접점 패턴(530)이 포고핀 블록(630)의 각 포고핀의 직 하방에 놓이도록 테스트 보드(600)의 위치를 고정시킨다.
이 상태에서, 도 5에 도시한 바와 같이 실린더(900)가 테스트 보드(600)를 상승시켜 포고핀 블록(630)의 각 포고핀을 보드간 연결보드(500)의 각 접점 패턴(530)에 접촉시키는데, 이 과정에서 비록 접점 패턴(530)이 포고핀에 대해 다소 어긋나 있더라도 정렬 핀(640)이 도시하지 않은 정렬 공에 의해 안내됨으로써 각 포고핀이 접점 패턴(530)에 정확하게 접촉하게 된다.
마지막으로, 이 상태에서 테스트 보드(600)에 탑재된 디바이스에 각종 신호를 인가함으로써 정해진 기능 테스트를 수행하게 된다. 그리고 이와 같이 하여 한 번의 테스트가 종료되면, 테스트 보드(600)가 보드간 연결보드(500)로부터 분리된 후에 테스트 챔버(300)로부터 반출되게 된다.
본 발명의 반도체 디바이스 테스트 시스템의 보드 연결 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다. 예를 들어, 포고핀 블록이 보드간 연결보드의 하면에 설치되는 반면에 접점 패턴이 테스트 보드에 형성될 수도 있을 것이다. 나아가, 전술한 각 보드나 커넥터의 연결 순서도 또한 적절하게 변경될 수도 있을 것이다.
도 1은 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 일 실시예에 따른 전체 구성을 개략적으로 보인 사시도,
도 2는 본 발명의 보드 연결 장치가 적용될 수 있는 반도체 디바이스 테스트 시스템의 주요한 일부 구성을 개략적으로 보인 측면도,
도 3은 도 2에서 헤드측 연결보드와 보드간 연결보드가 접촉된 상태에서 단열부와 테스트 챔버 부분의 구성을 확대 도시한 측면도,
도 4는 도 2에서 테스트 보드가 보드간 연결보드 하부에 위치한 상태를 확대 도시한 측면도,
도 5는 도 2에서 테스트 보드가 보드간 연결보드에 전기적으로 접촉된 상태를 확대 도시한 측면도,
도 6은 도 2에서 테스터가 헤드측 연결보드에 결합된 상태를 확대 도시한 측면도,
도 7은 도 2에서 테스트 보드의 평면도이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100: 테스트 헤드, 200: 단열부,
210: 정렬 공, 220, 230: 연결보드 고정구,
300: 테스트 챔버, 400: 테스터,
410: 인쇄회로기판, 420: 헤드 커넥터,
500: 보드 연결보드, 510: 인쇄회로기판,
520: 테스트헤드향 커넥터, 530: 접점 패턴,
600: 테스트 보드, 610: 기판,
620: 소켓, 630: 포고핀 블록,
640: 정렬 핀, 650: 위치 고정구,
700: 소켓 푸셔, 710: 지지판,
720: 누름 돌기, 800: 헤드측 연결보드,
810: 인쇄회로기판, 820: 테스트보드향 커넥터,
830: 헤드향 커넥터, 840: 정렬 핀,
900, 910, 920: 실린더

Claims (5)

  1. 인쇄회로기판으로 이루어진 다수의 테스터가 상하로 간격을 두고 수평하게 배치되어 이루어진 테스트 헤드, 테스트될 반도체 디바이스가 탑재된 다수의 테스트 소켓이 장착된 테스트 보드가 수평 상태로 출납하는 테스트 챔버 및 상기 테스트 헤드와 상기 테스트 챔버 사이에 개재되어 이들을 열적으로 단절시키는 단열부를 포함하여 이루어진 반도체 디바이스 테스트 시스템에서,
    상기 테스트 헤드의 선단에 상기 테스터와 수직 상태로 배치된 인쇄회로기판으로 이루어지되, 상기 테스터를 향하는 면에는 상기 테스터에 설치된 헤드 커넥터에 이합되는 헤드향 커넥터가 장착되고, 상기 테스트 챔버를 향하는 면에는 보드향 커넥터가 설치되어 이루어진 헤드측 연결보드;
    상기 단열부를 수평으로 관통하여 상기 테스트 챔버 내외에 고정 설치된 인쇄회로기판으로 이루어지되, 상기 테스트 챔버 외측의 기판 단부에는 상기 헤드측 연결보드의 상기 보드향 커넥터에 이합되는 헤드향 커넥터가 설치되고, 상기 테스트 챔버 내측의 기판 하단에는 상기 테스트 보드에 연결된 커넥터와 이합되는 연결부재가 구비된 보드간 연결보드;
    상기 헤드측 연결보드를 상기 보드간 연결보드를 향해 전후진시키는 전후 이송수단 및
    상기 테스트 보드를 상기 보드측 연결보드를 향해 승강시키는 승강 이송수단을 포함하여 이루어진 반도체 디바이스 테스트 시스템의 보드 연결 장치.
  2. 제 1 항에 있어서,
    상기 보드간 연결보드의 연결부재는 상기 테스트 보드의 후단에 설치된 포고핀 블록에 접촉 또는 분리되는 접점 패턴으로 이루어진 것을 특징으로 하는 반도체 디바이스 테스트 시스템의 보드 연결 장치.
  3. 제 2 항에 있어서,
    상기 단열부에는 상기 보드간 연결보드를 고정시키기 위한 연결보드 고정구가 설치된 것을 특징으로 하는 반도체 디바이스 테스트 시스템의 보드 연결 장치.
  4. 제 3 항에 있어서,
    상기 헤드측 연결보드 및 상기 단열부에는 상기 헤드측 연결보드의 상기 보드향 커넥터와 상기 보드간 연결보드의 상기 헤드향 커넥터의 정확한 결합은 안내하는 정렬 수단이 더 구비된 것을 특징으로 하는 반도체 디바이스 테스트 시스템의 보드 연결 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보드간 연결보드와 상기 테스트 보드 사이에는 상기 접점 패턴과 상기 포고핀 블록의 정확한 접촉을 안내하는 정렬 수단이 더 구비된 것을 특징으로 하는 반도체 디바이스 테스트 시스템의 보드 연결 장치.
KR1020070108796A 2007-10-29 2007-10-29 반도체 디바이스 테스트 시스템의 보드 연결 장치 KR100942187B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108796A KR100942187B1 (ko) 2007-10-29 2007-10-29 반도체 디바이스 테스트 시스템의 보드 연결 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108796A KR100942187B1 (ko) 2007-10-29 2007-10-29 반도체 디바이스 테스트 시스템의 보드 연결 장치

Publications (2)

Publication Number Publication Date
KR20090043118A true KR20090043118A (ko) 2009-05-06
KR100942187B1 KR100942187B1 (ko) 2010-02-11

Family

ID=40854006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108796A KR100942187B1 (ko) 2007-10-29 2007-10-29 반도체 디바이스 테스트 시스템의 보드 연결 장치

Country Status (1)

Country Link
KR (1) KR100942187B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705332B2 (ja) * 1991-02-04 1998-01-28 日立電子エンジニアリング株式会社 Ｉｃデバイスの電気的特性測定装置
US5429510A (en) 1993-12-01 1995-07-04 Aehr Test Systems, Inc. High-density interconnect technique
KR20050024395A (ko) * 2002-06-27 2005-03-10 에어 테스트 시스템즈 전자 장치의 번인 검사를 위한 시스템
KR100706138B1 (ko) 2006-02-21 2007-04-12 우 옵트로닉스 코포레이션 번인 장비

Also Published As

Publication number Publication date
KR100942187B1 (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
US6252415B1 (en) Pin block structure for mounting contact pins
US7611377B2 (en) Interface apparatus for electronic device test apparatus
JP3124762B2 (ja) 検査治具
CN102236071B (zh) 测试装置及连接装置
US4996478A (en) Apparatus for connecting an IC device to a test system
US8659311B2 (en) Test apparatus and test method
WO2015083858A1 (ko) Ａｍｏｌｅｄ 패널 검사를 위한 표시 패널 검사 장치 및 그 방법
US10205279B2 (en) Interface apparatus, interface unit, probe apparatus, and connection method
US5945838A (en) Apparatus for testing circuit boards
US20080106294A1 (en) Apparatus and method for universal connectivity in test applications
US20130135002A1 (en) Test electronics to device under test interfaces, and methods and apparatus using same
WO2015099431A1 (ko) 반도체 디바이스 얼라인 소켓유닛 및 이를 포함하는 반도체 디바이스 검사장치
WO2011004956A1 (en) Probe card
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
JP4175492B2 (ja) プリント基板検査治具
KR100942187B1 (ko) 반도체 디바이스 테스트 시스템의 보드 연결 장치
KR20080060624A (ko) 반도체디바이스 테스트시스템의 커넥팅 장치
JPH0652287B2 (ja) テストフィクスチュア
US20040124507A1 (en) Contact structure and production method thereof
JPH07122601A (ja) プローブ装置及びそのメンテナンス用治具
KR20090103046A (ko) 프로브 카드
US6605952B2 (en) Zero connection for on-chip testing
KR102229062B1 (ko) Ｐｃｂ를 이용한 번-인 백플레인 커넥터
US20020089322A1 (en) Modular high parallelism interface for integrated circuit testing, method of assembly, and use of same
US6239592B1 (en) Test fixture with quick connect and release board interconnect mechanism

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 11