KR20090032548A - Fabrication method of a test pattern in flash memory device - Google Patents
Fabrication method of a test pattern in flash memory device Download PDFInfo
- Publication number
- KR20090032548A KR20090032548A KR1020070097882A KR20070097882A KR20090032548A KR 20090032548 A KR20090032548 A KR 20090032548A KR 1020070097882 A KR1020070097882 A KR 1020070097882A KR 20070097882 A KR20070097882 A KR 20070097882A KR 20090032548 A KR20090032548 A KR 20090032548A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- control gate
- flash memory
- test pattern
- memory device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Abstract
Description
본 발명은 데이터 저장에 사용되는 플래시 메모리 소자의 콘트롤 게이트(control gate) 라인과 금속 콘택(metal contact)간의 전기적 단락을 확인하기 위한 테스트 패턴(test pattern)에 관한 것이다. The present invention relates to a test pattern for checking an electrical short between a control gate line and a metal contact of a flash memory device used for data storage.
플래시 메모리는 비휘발성 메모리 소자로서 최근 정보 저장 소자로서 널리 각광 받고 있다. 플래시 메모리 소자는 데이터를 저장하는 셀(cell) 영역과 셀 영역에 저장된 데이터의 처리를 위한 회로가 포함된 주변(peripheral) 지역으로 나뉘다. 이때 일반적으로 셀 영역은 집적화를 최대화하기 위하여 SAS(self align source)구조를 채택한다. SAS 구조는 플래시 메모리 소자의 셀 소오스 지역의 필드 산화막을 모두 제거한 후 여기에 이온 주입을 통해 확산층을 형성하여 전도성을 가진 소스 라인을 형성함으로써 구현된다. 이는 일반적으로 플래시 메모리 소자에서는 모든 셀의 소오스를 모두 접지시키기 때문에 소스 각각에 전압을 인가하기 위한 콘택을 형성할 필요가 없기 때문에다.Flash memory is widely used as a nonvolatile memory device as an information storage device. Flash memory devices are divided into a cell region for storing data and a peripheral region including a circuit for processing data stored in the cell region. In this case, the cell area generally adopts a SAS (self align source) structure in order to maximize integration. The SAS structure is realized by removing all field oxides in the cell source region of the flash memory device and forming a diffusion layer through ion implantation to form a conductive source line. This is because in flash memory devices, the sources of all cells are all grounded, so there is no need to form a contact for applying a voltage to each of the sources.
도 1에는 SAS 구조를 채용한 셀 영역이 나타난 있다. 콘트롤 게이트 라인(101) 사이에 SAS(102) 영역이 형성되어 있으며, 상기 SAS(102)는 신호 전달을 위해 소스 콘택(103)과 연결되어 있다. 또한 콘트롤 게이트 라인(101)를 기준으로 SAS(102)와 대칭되는 지역에는 드레인과 연결되는 드레인 콘택(104)이 형성되어 있다. 1 shows a cell region employing a SAS structure. A SAS 102 region is formed between the
이와 같이 SAS를 채용하는 구조에 있어서는 도 1의 (A) 지역과 같이 콘트롤 게이트 라인간의 거리가 갑자기 좁아지는 지역이 존재하게 된다. 이러한 (A)와 같은 지역은, 후속하는 단계에서 콘트롤 게이트 라인 간의 절연 목적으로 층간 절연물을 형성하는 경우에 있어, 상기 층간 절연물이 상기 콘트롤 게이트 라인 사이의 공간에 완전히 충진되지 못하여 상기 공간의 일부가 비어 있는 공공(void)를 형성하는 경우가 자주 발생한다. In such a structure employing the SAS, there exists an area where the distance between the control gate lines suddenly narrows, as in the area (A) of FIG. 1. In such an area (A), in the case of forming the interlayer insulator for the purpose of insulation between the control gate lines in a subsequent step, the interlayer insulator is not completely filled in the space between the control gate lines, so that a part of the space is closed. Frequently, empty voids are formed.
이러한 공공은 추후 금속 콘택을 형성하기 위하여 식각(etching)공정으로 콘택홀을 형성 과정에서 상기 콘택홀과 콘트롤 게이트 라인 사이에 채널과 같은 통로를 형성하게 된다. 이러한 채널은 상기 콘택홀을 화학기상증착법을 이용하여 텅스텐 등과 같은 금속으로 매립하는 과정에서 같이 매립됨으로써 상기 금속 콘택과 상기 콘트롤 게이트 라인을 전기적으로 연결시키는 브리지(bridge)를 형성하게 된다. 이러한 브리지를 도 1의 (105)에 개념적으로 나타내었다. 이러한 브리지는 전기적 단락(electrical short)을 발생시켜 플래시 메모리 결함(fail)의 주요 원인으로 작용하게 된다. These holes form a channel-like passage between the contact hole and the control gate line in the process of forming the contact hole by etching later to form the metal contact. The channel is buried together in the process of filling the contact hole with a metal such as tungsten using chemical vapor deposition to form a bridge electrically connecting the metal contact and the control gate line. This bridge is conceptually shown in 105 in FIG. These bridges generate electrical shorts, which are the main cause of flash memory failures.
이러한 콘트롤 게이트 라인 간의 공공에 기인한 금속 콘택과 콘트롤 게이트 라인간의 브리지는 플래시 메모리 소자의 고집적화가 진행될수록 더욱 심각해지게 된다. 따라서 일반적인 플래시 메모리 제조 공정상에서는 제품을 완성한 후 일정한 시험을 거친 다음, 물리적 분석(physical analysis)를 통해 직접 결함 지역(failure point)를 찾아내게 된다. 따라서 이러한 브리지에 의한 결함 지역을 찾아내는 일은 상당한 시간 및 비용을 요하는 일이며, 따라서 보다 빠른 제품 개발을 방해하는 요인으로 작용하게 된다. The bridge between the metal contact and the control gate line due to the vacancy between the control gate lines becomes more serious as the integration of the flash memory device is advanced. Therefore, in a typical flash memory manufacturing process, after completion of a product, a certain test is performed, and physical defects are directly detected to find a defect point. Therefore, finding fault areas by these bridges requires considerable time and cost, and thus hinders faster product development.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로서, PCM(process control monitoring) 테스트를 통해 금속 콘택과 콘트롤 게이트 라인 간의 브리지 여부를 전기적으로 확인 할 수 있는 테스트 패턴의 구조에 관한 것이다. The present invention has been made to solve the above problems, and relates to a structure of a test pattern that can electrically check whether the bridge between the metal contact and the control gate line through the process control monitoring (PCM) test.
본 발명에 따른 테스트 패턴의 구조는 실리콘 기판에 형성된 활성 영역 상에 배열되는 복수의 콘트롤 게이트 라인과 비아를 통해 연결되는 제1금속선과 상기 콘트롤 게이트 라인 사이에 위치하는 금속 콘택을 통해 상기 활성 영역과 연결되어 있고, 상기 제1금속선과는 연결되어 있지 않은 제2금속선과 상기 제1금속선과 연결되는 제1패드와 상기 제2금속선과 연결되는 제2패드를 포함하는 것을 특징으로 한다. The structure of the test pattern according to the present invention includes a plurality of control gate lines arranged on an active region formed on a silicon substrate and a first metal line connected through a via and a metal contact positioned between the control gate line. And a second pad connected to the first metal wire, a second pad connected to the first metal wire, and a second pad connected to the second metal wire.
이때 상기 금속 콘택은 상기 콘트롤 게이트 라인 사이가 상대적으로 좁아지는 부분에 형성되는 것을 특징으로 한다. In this case, the metal contact is formed in a portion where the control gate line is relatively narrow.
또한 상기 제1금속선과 제2금속선은 동일한 금속층을 사진식각(photo-lithography) 공정에 의해 동시에 패터닝함으로서 형성되는 것을 특징으로 한다. In addition, the first metal wire and the second metal wire is formed by simultaneously patterning the same metal layer by a photo-lithography process.
본 발명에 따른 테스트 패턴을 이용한 콘트롤 게이트 라인과 금속 콘택 간의 브리지를 확인할 수 있는 방법은 다음과 같다. 즉, 제1 금속선과 연결된 제1패드와 제2금속선과 연결된 제2 패드간에 전압을 인가하게 되는 경우, 상기 콘트롤 게이트 라인과 금속 콘택간에 브리지가 형성되어 있는 경우에는 상기 브리지를 통해 전기가 도통되므로 이러한 브리지가 존재하지 않는 경우와 비교할 때 상기 제1 패드 및 제2 패드 간에 상대적으로 상당량의 전류가 흐르게 된다. 따라서 이러한 전류를 측정함으로써 위와 같은 브리지의 존재 여부를 조사할 수 있게 된다. 이때 본 발명에 따르는 테스트 패턴은 웨이퍼의 스크라이브 라인(scribe line)에 삽입되게 되며, 따라서 상기 테스트 패턴을 이용한 테스트는 제품이 완성되기 전에 상기 제1 및 제2 패드가 완성된 직후 웨이퍼 상에서 직접 수행할 수 있다. A method for checking the bridge between the control gate line and the metal contact using the test pattern according to the present invention is as follows. That is, when voltage is applied between the first pad connected to the first metal wire and the second pad connected to the second metal wire, when a bridge is formed between the control gate line and the metal contact, electricity is conducted through the bridge. Compared to the case where no such bridge exists, a relatively large amount of current flows between the first pad and the second pad. Therefore, by measuring this current it is possible to investigate the presence of such a bridge. In this case, the test pattern according to the present invention is inserted into a scribe line of the wafer, so that the test using the test pattern may be performed directly on the wafer immediately after the first and second pads are completed before the product is completed. Can be.
본 발명에 의할 시 콘트롤 게이트 라인과 금속 콘택간의 브리지에 의한 전기적 단락을 검색하기 위하여 종래와 같이 제품의 완성하고 일정 시험을 거친 후에 물리적인 방법을 사용할 필요 없이, 제1 및 제2 금속선의 형성이 완료된 웨이퍼를 이용하여 바로 전기적인 방법에 의해 상기 브리지의 존재를 확인할 수 있으므로 비용 절감의 효과 및 보다 빠른 제품 개발을 가능하게 하는 효과가 있다. According to the present invention, the first and second metal wires are formed without the need for a physical method after completion of a product and a predetermined test as in the prior art, in order to search for an electrical short by a bridge between the control gate line and the metal contact. Since the presence of the bridge can be confirmed by the electrical method using the completed wafer, there is an effect of reducing the cost and enabling faster product development.
이하 첨부된 도면들을 참조하여 본 발명에 따른 테스트 패턴의 구조에 대해 상세하게 설명한다. Hereinafter, a structure of a test pattern according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 테스트 패턴의 레이 아웃(lay out)을 도 2에 도시하였다. 도 2에 나타낸 것과 같이, 본 발명에 따른 테스트 패턴에서는 웨이퍼 기판에 이온 주입에 의해 형성된 활성 영역(201) 위에 게이트 산화막을 두고 그 위로 상기 활성 영역(201)을 가로지르며 형성되는 기본적으로 두 개의 콘트롤 게이트 라인(202)이 배열된다. 이때 상기 두 개의 콘트롤 게이트 라인(202)은 서로 평행하게 배열되는 부분과 상기 콘트롤 게이트 라인(202) 사이의 거리가 변화되어 그 거리가 상대적으로 큰 부분에서 작은 부분으로 천이되는 부분으로 구분될 수 있다. The layout of the test pattern according to the invention is shown in FIG. 2. As shown in FIG. 2, in the test pattern according to the present invention, two controls are basically formed by placing a gate oxide film on the
이러한 콘트롤 게이트 라인(202)은 폴리 실리콘이 포함된 도포층을 사진식각공정을 이용하여 형성한다. 이때 상기 콘트롤 게이트 라인(202)을 형성한 후에는 전기적 절연을 위한 층간 절연막이 형성하게 되며, 일반적으로 층간 절연막으로는 화학기상증착법(chemical vapor deposition)에 의해 증착된 실리콘 산화막 또는 실리콘 질화막 등이 이용된다. The
상기 콘트롤 게이트 라인(202)간의 거리가 상대적으로 좁아지는 부분에는 활성 영역(201)과 연결되는 금속 콘택(203)이 형성된다. 상기 금속 콘택(203)은 사진식각공정을 이용하여 콘택홀을 형성한 후 텅스텐 또는 구리 등과 같은 금속으로 상기 콘택홀을 매립함으로써 형성할 수 있다. A
한편 상기 콘트롤 게이트 라인은 모두 비아(204)를 통해 제1금속선(205)과 연결되며, 상기 제1금속선(205)은 전압 인가를 위해 마련된 제1패드(207)에 연결되어 있다. 또한 상기 금속 콘택(203)은 제2금속선(206)과 연결되어 있으며, 상기 제2금속선(206)은 전압 인가를 위해 마련된 제2패드(208)에 연결되어 있다. The control gate lines are all connected to the
상기 제1금속선(205)과 제2금속선은 동일한 금속층을 사진식각공정으로 패터닝 함으로써 형성하되, 제1금속선(205)과 제2금속선(206)이 상호 연결되어 있지 않아야 한다. The
또한 도 2에 보는 것과 같이 콘트롤 게이트 라인(202) 간의 거리가 좁아지는 부분이 좌우 대칭 구조를 가지는 경우에는 금속 콘택(203)도 좌우 대칭 구조를 가지고 형성될 수 있다. In addition, as shown in FIG. 2, when the portion in which the distance between the
위와 같은 구조를 가지는 테스트 패턴을 이용하여 콘트롤 게이트 라인(202)과 금속 콘택(203) 간의 브리지를 확인 하는 방법은 다음과 같다. A method of checking a bridge between the
만약 콘트롤 게이트 라인(202)의 절연을 위한 층간 절연물 형성 공정이 정상적으로 진행되어 콘트롤 게이트 라인이 좁아지는 취약 지역에 공공이 형성되지 않았다면, 금속 콘택(203) 형성시 콘트롤 게이트 라인(202)과 금속 콘택(203) 간에 전기적 단락을 일으키는 브리지가 형성되지 않아 상호 전기적 절연 상태를 유지하게 된다. 따라서 제1패드와 제2패드간에 전압을 인가하여도 전류가 도통되는 통로가 형성되지 않아 전류의 흐름이 관찰되지 않는다. If the interlayer insulator formation process for the insulation of the
그러나 만일 위와 반대로 취약 지역에서의 공공에 의해 금속 콘택(203) 형성시 금속 콘택(203)과 콘트롤 게이트 라인(202)간에 전기적 단락을 일으키는 브리지가 형성되었다면 이 브리지가 제1패드 및 제2패드 사이에 전류가 도통되는 통로 로 작용하게 된다. 따라서 상기 제1패드와 제2패드간에 전압이 인가되면 일정량의 전류가 양 패드간에 형성된 회로를 따라 흐르게 된다. However, if the bridge is formed between the first pad and the second pad if an electrical short is formed between the
따라서 이러한 전류를 측정함으로써 플래시 메모리 소자의 주요 결함 중의 하나인 콘트롤 게이트 라인(202)과 금속 콘택(203)간의 브리지에 의한 전기적 단락을 용이하게 확인할 수 있게 된다. Therefore, by measuring such a current, an electrical short circuit caused by the bridge between the
도 1은 종래의 플래시 메모리 소자에 있어, SAS 구조를 채용한 셀(cell) 영역의 레이 아웃(lay out)을 도시한 것이다. FIG. 1 illustrates a layout of a cell region employing a SAS structure in a conventional flash memory device.
도 2는 본 발명에 따르는 플래시 메모리 소자에 있어, 콘트롤 게이트 라인(202)과 금속 콘택(203)간의 전기적 단락을 확인하기 위한 테스트 패턴의 레이 아웃을 도시한 것이다. FIG. 2 illustrates a layout of a test pattern for checking an electrical short between the
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
201: 활성 영역 202: 콘트롤 게이트 라인 201: active region 202: control gate line
203: 금속 콘택 204: 비아(via)203: metal contact 204: via
205: 제1금속선 206: 제2금속선205: first metal wire 206: second metal wire
207: 제1패드 208 : 제2패드207: first pad 208: second pad
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070097882A KR100906052B1 (en) | 2007-09-28 | 2007-09-28 | Fabrication method of a test pattern in flash memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070097882A KR100906052B1 (en) | 2007-09-28 | 2007-09-28 | Fabrication method of a test pattern in flash memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090032548A true KR20090032548A (en) | 2009-04-01 |
KR100906052B1 KR100906052B1 (en) | 2009-07-03 |
Family
ID=40759346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070097882A KR100906052B1 (en) | 2007-09-28 | 2007-09-28 | Fabrication method of a test pattern in flash memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100906052B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100317497B1 (en) * | 1999-12-29 | 2001-12-24 | 박종섭 | Test pattern for flash memory device and method of testing the same |
KR20020056201A (en) * | 2000-12-29 | 2002-07-10 | 박종섭 | Test pattern for flash memory device and method of testing the same |
-
2007
- 2007-09-28 KR KR1020070097882A patent/KR100906052B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100906052B1 (en) | 2009-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8952716B2 (en) | Method of detecting defects in a semiconductor device and semiconductor device using the same | |
US20110074459A1 (en) | Structure and method for semiconductor testing | |
US6934206B2 (en) | Test structure for detecting bridging of DRAM capacitors | |
US8323990B2 (en) | Reliability test structure for multilevel interconnect | |
CN203631539U (en) | Through silicon via testing structure | |
KR20130055504A (en) | Methods of testing integrated circuit devices using fuse elements | |
US20140145194A1 (en) | Semiconductor Device Components and Methods | |
CN110335861B (en) | Semiconductor device and manufacturing method thereof | |
KR100906052B1 (en) | Fabrication method of a test pattern in flash memory device | |
CN101645434A (en) | Electric fuse device and manufacturing method thereof | |
US9881844B2 (en) | Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same | |
JP2004055736A (en) | Manufacturing method of electronic device and the electronic device | |
KR20100013977A (en) | A test pattern of a semiconductor device and method for manufacturing the same | |
KR100605599B1 (en) | Semiconductor device and Method for fabricating the same | |
KR20090088158A (en) | A test pattern of semiconductor device and method for forming the same | |
JP2006344635A (en) | Semiconductor device for evaluation | |
KR20090048178A (en) | Semiconductor device and manufacturing method thereof | |
KR100728963B1 (en) | Method for forming anti-fuse of semiconductor device | |
KR20080027078A (en) | Fuse box of semiconductor device and method for forming the same | |
KR20090068662A (en) | Test pattern of semicondictor device and method of manufacturing thereof | |
KR20100013951A (en) | Test pattern in semiconductor device and manufacturing method thereof | |
KR100702765B1 (en) | Test pattern for semiconductor device, method of forming and testing thereof | |
KR20090068619A (en) | Method for forming test pattern of semiconductor device | |
CN117334671A (en) | Semiconductor test structure and forming method thereof | |
KR20100090951A (en) | Test structure for detecting circuit short |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |