KR20090088158A - A test pattern of semiconductor device and method for forming the same - Google Patents

A test pattern of semiconductor device and method for forming the same Download PDF

Info

Publication number
KR20090088158A
KR20090088158A KR1020080013540A KR20080013540A KR20090088158A KR 20090088158 A KR20090088158 A KR 20090088158A KR 1020080013540 A KR1020080013540 A KR 1020080013540A KR 20080013540 A KR20080013540 A KR 20080013540A KR 20090088158 A KR20090088158 A KR 20090088158A
Authority
KR
South Korea
Prior art keywords
storage electrode
contact
test pattern
forming
electrode contact
Prior art date
Application number
KR1020080013540A
Other languages
Korean (ko)
Inventor
홍재옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080013540A priority Critical patent/KR20090088158A/en
Publication of KR20090088158A publication Critical patent/KR20090088158A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A test pattern of a semiconductor device and a method for forming the same are provided to determine generation of a bridge through a test pattern by forming the test pattern in a scribe lane region in forming a storage electrode. A bar-type trench is formed by etching a semiconductor substrate of a scribe lane region. A storage electrode contact(310) is formed by filling the bar-type trench. A plurality of storage electrodes(320) is formed on a top part of the storage electrode contact. A metal contact(340) passes through an interlayer insulation film, and is connected to an edge part of one side of the storage electrode. A metal pad is connected to the metal contact. The edge part of one side of the bar-type trench includes a pad part(310a) having a critical dimension larger than a critical dimension of the storage electrode contact.

Description

반도체 소자의 테스트 패턴 및 그 형성 방법{A TEST PATTERN OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}TEST PATTERN OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME

본 발명은 반도체 소자의 테스트 패턴 및 그 형성 방법에 관한 것이다. 특히, 저장전극 형성 시 발생하는 브릿지를 검출할 수 있는 테스트 패턴 형성 방법에 관한 것이다. The present invention relates to a test pattern of a semiconductor device and a method of forming the same. In particular, the present invention relates to a test pattern forming method capable of detecting a bridge generated when the storage electrode is formed.

일반적으로, 반도체 장치들이 형성되는 반도체 기판은 다수의 셀(Cell)들이 형성되는 칩(Chip) 영역과 상기 칩들을 구분하기 위한 스크라이브 레인(Scribe lane) 영역으로 나눌 수 있다. In general, a semiconductor substrate on which semiconductor devices are formed may be divided into a chip region in which a plurality of cells are formed and a scribe lane region for dividing the chips.

이때 상기 칩 영역 상에는 다수의 반도체 장치들 예컨대 트랜지스터, 저항, 캐패시터 등이 형성되고, 상기 스크라이브 레인 영역 상에는 반도체 장치가 형성되지 않는다. In this case, a plurality of semiconductor devices such as transistors, resistors, capacitors, etc. are formed on the chip area, and no semiconductor device is formed on the scribe lane area.

이와 같이 칩 영역을 구분하기 위해 칩 영역 사이에 형성되는 스크라이브 레인(Scribe lane) 영역에는 칩 영역 소자의 전기적 특성 및 불량 패턴 유무 등을 분석하기 위한 테스트 패턴(Test Pattern)이 형성될 수 있고, 상기 테스트 패턴 이외에 더미 게이트 패턴(Dummy Gate Pattern) 등을 더 구비할 수도 있다. 또한, 상기 스크라이브 레인 영역은 절단되는 라인으로 최종적으로는 절단되어 각각의 칩을 완성하게 된다. As described above, a test pattern for analyzing the electrical characteristics and the presence or absence of a defective pattern of the chip region device may be formed in a scribe lane region formed between the chip regions to distinguish the chip regions. In addition to the test pattern, a dummy gate pattern may be further provided. In addition, the scribe lane area is a line to be cut and finally cut to complete each chip.

도 1은 종래 기술에 따른 반도체 소자의 저장전극 형성 방법을 도시한 사시도이다.1 is a perspective view illustrating a method of forming a storage electrode of a semiconductor device according to the prior art.

도 1을 참조하면, 하부 구조물이 구비된 셀 영역의 반도체 기판(미도시) 상부에 제 1 층간 절연막(100)을 형성한다. Referring to FIG. 1, a first interlayer insulating layer 100 is formed on a semiconductor substrate (not shown) in a cell region having a lower structure.

다음에, 제 1 층간 절연막(100)을 식각하여 저장전극 콘택홀(미도시)을 형성한다. 그리고, 폴리실리콘층으로 상기 저장전극 콘택홀(미도시)을 매립하여 저장전극 콘택(110)을 형성한다.Next, the first interlayer insulating layer 100 is etched to form a storage electrode contact hole (not shown). The storage electrode contact 110 is formed by filling the storage electrode contact hole (not shown) with a polysilicon layer.

그 다음, 제 1 층간 절연막(100) 상부에 저장전극 콘택(110)과 접속되는 저장전극(120)을 형성한다. 이때, 저장전극 콘택(110)은 홀 타입(Hole Type)으로 형성되며, 하나의 저장전극 콘택(110)에 하나의 저장전극(120)이 접속되도록 하는 것이 바람직하다.Next, a storage electrode 120 connected to the storage electrode contact 110 is formed on the first interlayer insulating layer 100. At this time, the storage electrode contact 110 is formed in a hole type (Hole Type), it is preferable that one storage electrode 120 is connected to one storage electrode contact (110).

도 2는 종래 기술에 따른 반도체 소자의 저장전극 형성 시 발생하는 문제점을 도시한 SEM 사진으로, 실린더형 저장전극과 인접한 저장전극 간에 브릿지(Bridge)가 발생한 모습을 도시한 것이다. ('A' 참조.)FIG. 2 is a SEM photograph illustrating a problem occurring when a storage electrode is formed in a semiconductor device according to the related art, and illustrates a state in which a bridge is formed between a cylindrical storage electrode and an adjacent storage electrode. (See 'A'.)

상술한 종래 기술에 따른 저장전극 형성 방법에 있어서, 상기 '도 2'와 같이 저장전극 간에 브릿지 발생 시 이를 검출할 수 있는 테스트 패턴(Test Pattern)이 존재하지 않기 때문에 저장전극의 브릿지(Bridge)의 발생 여부를 검사하기 위해서는 저장전극을 형성한 후 프로브 테스트(Probe test)를 일일이 진행해 주었는데, 이러한 프로브 테스트 방법은 시간이 오래 걸리고 그 공정이 복잡하며, 빠른 피드백(Feed Back)이 어려워 효율적이지 못하다는 문제가 있다.In the method of forming a storage electrode according to the related art described above, since there is no test pattern for detecting a bridge between storage electrodes as shown in FIG. In order to check whether or not a storage electrode was formed, a probe test was carried out one by one, and this probe test method took a long time, the process was complicated, and fast feedback was difficult. there is a problem.

본 발명은 스크라이브 레인 영역에 테스트 패턴을 형성하되, 상기 테스트 패턴은 바(Bar)형의 저장전극 콘택을 포함하고, 상기 저장전극 콘택 양단의 에지부와 연결되는 금속 패드를 형성한 후 양단의 상기 금속 패드에 전압을 인가하여 저장전극 간의 브릿지 발생 여부를 검출할 수 있는 반도체 소자의 테스트 패턴 및 그 형성 방법을 제공하는 것을 목적으로 한다.According to the present invention, a test pattern is formed in a scribe lane region, wherein the test pattern includes a bar-type storage electrode contact, and a metal pad connected to an edge portion of both ends of the storage electrode contact is formed to form a test pattern. An object of the present invention is to provide a test pattern of a semiconductor device and a method of forming the semiconductor device capable of detecting whether a bridge between storage electrodes is generated by applying a voltage to a metal pad.

본 발명에 따른 반도체 소자의 테스트 패턴 형성 방법은 Test pattern forming method of a semiconductor device according to the present invention

스크라이브 레인 영역의 반도체 기판을 식각하여 바형 트렌치를 형성하는 단계와,Etching the semiconductor substrate in the scribe lane region to form a bar trench;

상기 바형 트렌치를 매립하여 저장전극 콘택을 형성하는 단계와,Filling the bar trench to form a storage electrode contact;

상기 저장전극 콘택 상부에 복수개의 저장전극을 형성하는 단계와,Forming a plurality of storage electrodes on the storage electrode contacts;

상기 저장전극을 포함하는 전체 상부에 층간 절연막을 형성하는 단계와,Forming an interlayer insulating film on the whole including the storage electrode;

상기 층간 절연막을 관통하여 상기 저장전극 콘택 일측 에지부와 접속되는 금속 콘택을 형성하는 단계와,Forming a metal contact penetrating the interlayer insulating layer and connected to an edge portion of the storage electrode contact;

상기 금속 콘택과 접속되는 금속 패드를 형성하는 단계를 포함하는 것을 특징으로 하고, Forming a metal pad in contact with the metal contact;

상기 바형 트렌치 일측 에지부에 상기 저장전극 콘택의 CD(Critical Dimension)보다 큰 CD를 가지는 패드부를 포함하는 것과,A pad portion having a CD larger than a CD (critical dimension) of the storage electrode contact at one edge portion of the bar trench;

상기 금속 콘택은 상기 패드부에 연결되는 것을 특징으로 한다. The metal contact is connected to the pad part.

또한, 반도체 소자의 테스트 패턴은 In addition, the test pattern of the semiconductor device

스크라이브 레인 영역의 테스트 패턴에 있어서, In the test pattern of the scribe lane region,

바형의 저장전극 콘택과,A bar storage electrode contact,

상기 저장전극 콘택 일측 에지부에 구비된 패드부와,A pad part provided at one edge of the storage electrode contact;

상기 저장전극 콘택에 접속되는 복수개의 저장전극과,A plurality of storage electrodes connected to the storage electrode contacts;

상기 저장전극 콘택의 패드부에 연결되는 금속 콘택과,A metal contact connected to the pad of the storage electrode contact;

상기 금속 콘택과 접속되는 금속 패드를 포함하는 것을 특징으로 하고, And a metal pad connected to the metal contact,

상기 저장전극 콘택과 인접한 저장전극 콘택은 타측 에지부에 패드부가 구비되는 것과, The storage electrode contact adjacent to the storage electrode contact is provided with a pad portion at the other edge portion,

상기 금속 패드에 각각 전압을 인가하여 저장전극 브릿지 발생 여부를 테스트하는 것을 특징으로 한다.A voltage is applied to each of the metal pads to test whether a storage electrode bridge is generated.

본 발명에 따른 반도체 소자의 테스트 패턴 및 그 형성 방법은 스크라이브 레인 영역에 테스트 패턴을 형성하되, 상기 테스트 패턴은 바(Bar)형의 저장전극 콘택을 포함하고, 상기 저장전극 콘택 양단의 에지부와 연결되는 금속 패드를 형성한 후 양단의 상기 금속 패드에 전압을 인가하여 저장전극 간의 브릿지 발생 여부를 검출할 수 있으므로, 이를 전기적 테스트만으로 빠르게 검출할 수 있어 소자의 특성을 향상시킬 수 있다.According to the present invention, a test pattern and a method of forming the semiconductor device may include forming a test pattern in a scribe lane region, the test pattern including a bar-type storage electrode contact, and an edge portion at both ends of the storage electrode contact. After forming a metal pad to be connected, a voltage may be applied to the metal pads at both ends thereof to detect whether a bridge between the storage electrodes is generated, and thus it may be quickly detected by an electrical test, thereby improving device characteristics.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 테스트 패턴 및 그 형성 방법을 도시한 사시도로서, 스크라이브 레인(Scribe Lane) 영역만을 도시한 것이며, 셀 영역은 상기 '도 1'에 도시된 바와 동일하게 형성된다.3A to 3D are perspective views illustrating a test pattern of a semiconductor device and a method of forming the semiconductor device according to an exemplary embodiment of the present invention, illustrating only a scribe lane region, and the cell region is the same as illustrated in FIG. 1. Is formed.

도 3a를 참조하면, 반도체 기판(미도시) 상부에 제 1 층간 절연막(300)을 형성한다. 다음에, 제 1 층간 절연막(300)을 식각하여 바형 트렌치(미도시)를 형성한다. Referring to FIG. 3A, a first interlayer insulating layer 300 is formed on a semiconductor substrate (not shown). Next, the first interlayer insulating layer 300 is etched to form a bar trench (not shown).

그 다음, 폴리실리콘층으로 상기 바형 트렌치(미도시)를 매립하여 저장전극 콘택(310)을 형성한다. Next, the bar trench (not shown) is filled with a polysilicon layer to form a storage electrode contact 310.

이때, 저장전극 콘택(310)은 바(Bar)형으로 형성되며, 저장전극 콘택(310) 일측 에지부는 금속 콘택이 형성될 부분으로, 저장전극 콘택(310) 중앙부의 CD(Critical Dimension)에 비해 큰 CD를 가지는 패드부(310a)가 구비된다. In this case, the storage electrode contact 310 is formed in a bar shape, and an edge portion of one side of the storage electrode contact 310 is a portion in which a metal contact is to be formed, compared to a CD (critical dimension) in the center of the storage electrode contact 310. A pad portion 310a having a large CD is provided.

여기서, 바형 저장전극 콘택(310)과 평행한 방향으로 인접한 저장전극 콘 택(310)은 타측 에지부에 패드부(310a)가 구비되도록 하는 것이 바람직하다.Here, the storage electrode contact 310 adjacent to the bar-type storage electrode contact 310 in a direction parallel to each other is preferably provided with a pad portion 310a at the other edge portion.

도 3b를 참조하면, 저장전극 콘택(310)을 포함하는 제 1 층간 절연막(300) 상부에 희생 절연막(미도시)을 형성하고, 상기 희생 절연막(미도시)을 식각하여 저장전극 영역을 형성한다. Referring to FIG. 3B, a sacrificial insulating layer (not shown) is formed on the first interlayer insulating layer 300 including the storage electrode contact 310, and the sacrificial insulating layer (not shown) is etched to form a storage electrode region. .

다음에, 상기 저장전극 영역을 포함하는 전체 표면에 저장전극 형성을 위한 도전막을 형성한다.Next, a conductive film for forming the storage electrode is formed on the entire surface including the storage electrode region.

그 다음, 딥 아웃(Dip Out) 공정으로 상기 희생 절연막(미도시)을 제거하여, 실린더형 저장전극(320)을 형성한다. Next, the sacrificial insulating layer (not shown) is removed by a dip out process to form the cylindrical storage electrode 320.

이때, 하나의 저장전극 콘택(310)에 두 개의 저장전극(320)이 형성되도록 한다. 다음에, 저장전극(320) 표면에 유전체막(미도시) 및 플레이트 전극(미도시)을 형성한다.In this case, two storage electrodes 320 are formed in one storage electrode contact 310. Next, a dielectric film (not shown) and a plate electrode (not shown) are formed on the storage electrode 320 surface.

도 3c를 참조하면, 저장전극(320)이 구비된 전체 상부에 제 2 층간 절연막(330)을 형성한다.Referring to FIG. 3C, a second interlayer insulating layer 330 is formed over the entirety of the storage electrode 320.

다음에, 제 2 층간 절연막(330)을 식각하여 저장전극 콘택(310)의 패드부(310a)가 노출되는 콘택홀(미도시)을 형성한다.Next, the second interlayer insulating layer 330 is etched to form a contact hole (not shown) through which the pad portion 310a of the storage electrode contact 310 is exposed.

그 다음, 금속 물질로 상기 콘택홀(미도시)을 매립하여 금속 콘택(340)을 형성한다. Next, the contact hole (not shown) is filled with a metal material to form a metal contact 340.

도 3d를 참조하면, 금속 콘택(340)을 포함하는 제 2 층간 절연막(330) 상부에 금속층을 형성한 후 패터닝하여 금속 콘택(340)과 접속되는 금속 패드(350)를 형성하여 테스트 패턴으로 사용한다.Referring to FIG. 3D, a metal layer is formed on the second interlayer insulating layer 330 including the metal contact 340, and then patterned to form a metal pad 350 connected to the metal contact 340 to be used as a test pattern. do.

도 4는 본 발명에 따른 반도체 소자의 테스트 패턴을 도시한 사시도이다. 4 is a perspective view illustrating a test pattern of a semiconductor device according to the present invention.

도 4를 참조하면, 반도체 기판(미도시) 상부의 제 1 층간 절연막(400) 내부에 바 형의 저장전극 콘택(410)이 구비되어 있으며, 저장전극 콘택(410)의 일측 에지부에 패드부(410a)를 포함하고 있다. Referring to FIG. 4, a bar-type storage electrode contact 410 is provided in a first interlayer insulating layer 400 on a semiconductor substrate (not shown), and a pad portion is formed at one edge portion of the storage electrode contact 410. 410a.

이때, 저장전극 콘택(410)과 평행한 방향으로 다른 저장전극 콘택(410)이 이웃하고 있는데, 상기 이웃한 저장전극 콘택(410)은 타측 에지부에 패드부(410a)를 포함하고 있다. In this case, another storage electrode contact 410 is adjacent to the storage electrode contact 410 in a direction parallel to the storage electrode contact 410, and the neighboring storage electrode contact 410 includes a pad part 410a at the other edge portion.

또한, 저장전극 콘택(410)에 접속되는 복수 개의 저장전극(420)이 구비되어 있으며, 저장전극 콘택(410)의 패드부(410a)에는 각각 금속 콘택(440)이 연결되어 있다. 그리고, 금속 콘택(440)과 접속되는 금속 패드(450)가 구비되어 있다. In addition, a plurality of storage electrodes 420 connected to the storage electrode contacts 410 are provided, and metal contacts 440 are connected to the pad portions 410a of the storage electrode contacts 410, respectively. The metal pads 450 connected to the metal contacts 440 are provided.

여기서, 저장전극(420) 간에 브릿지(Bridge)가 발생하는 경우, 상기 '도 4'에 도시된 상기 테스트 패턴을 통해 브릿지 발생 여부를 검출할 수 있다. Here, when a bridge is generated between the storage electrodes 420, whether a bridge is generated may be detected through the test pattern illustrated in FIG. 4.

상기 테스트 패턴을 이용한 브릿지 검출 방법은 저장전극 콘택(420) 일측 에지부와 접속된 금속 패드(450)에 높은 전압(High Voltage)를 인가하고, 인접한 저장전극 콘택(410) 타측 에지부와 접속된 금속 패드(450)에 낮은 전압(Low Voltage)를 인가한다. In the bridge detection method using the test pattern, a high voltage is applied to the metal pad 450 connected to one edge portion of the storage electrode contact 420 and connected to the other edge portion of the adjacent storage electrode contact 410. A low voltage is applied to the metal pad 450.

이때, 'B'와 같이 저장전극(420) 간에 브릿지가 발생하게 되면, 상기 브릿지가 전류 통로(Current Path)로 작용하여 높은 전압이 인가된 금속 패드(450)에서 낮은 전압이 인가된 금속 패드(450)로 상기 '도 4'에 도시한 화살표 방향에 따라 전류가 흐르게 된다. 이를 검출하여 저장전극 브릿지 발생 여부를 판단할 수 있다. At this time, when a bridge is generated between the storage electrodes 420 as shown by 'B', the bridge acts as a current path so that the metal pad to which the low voltage is applied is applied to the metal pad 450 to which the high voltage is applied. 450, current flows in the direction of the arrow shown in FIG. 4. By detecting this, it may be determined whether the storage electrode bridge is generated.

이와 같이, 저장전극 형성 시 스크라이브 레인 영역에 테스트 패턴을 형성함으로써, 프로브 테스트를 수행하기 전에 상기 테스트 패턴을 이용하여 브릿지 발생 여부를 판단할 수 있게 된다. 따라서, 소자의 동작 유무를 빠르게 피드백할 수 있어 소자의 특성이 향상된다. As such, by forming a test pattern in the scribe lane area when the storage electrode is formed, it is possible to determine whether a bridge is generated using the test pattern before performing the probe test. Therefore, it is possible to quickly feed back the presence or absence of operation of the device, thereby improving the characteristics of the device.

도 1은 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 사시도.1 is a perspective view showing a method for manufacturing a semiconductor device according to the prior art.

도 2는 종래 기술에 따른 반도체 소자의 제조 방법의 문제점을 도시한 사진도.Figure 2 is a photograph showing a problem of the manufacturing method of a semiconductor device according to the prior art.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 테스트 패턴 및 그 형성 방법을 도시한 사시도.3A to 3D are perspective views illustrating a test pattern and a method of forming the semiconductor device according to the present invention.

도 4는 본 발명에 따른 반도체 소자의 테스트 패턴을 도시한 사시도.4 is a perspective view showing a test pattern of a semiconductor device according to the present invention.

< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>

300, 400 : 제 1 층간 절연막 310, 410 : 저장전극 콘택300, 400: first interlayer insulating film 310, 410: storage electrode contact

310a, 410a : 패드부 320, 420 : 저장전극310a, 410a: pad portion 320, 420: storage electrode

330, 430 : 제 2 층간 절연막 340, 440 : 금속 콘택330 and 430 second interlayer insulating film 340 and 440 metal contact

350, 450 : 금속 패드350, 450: metal pad

Claims (6)

스크라이브 레인 영역의 반도체 기판을 식각하여 바형 트렌치를 형성하는 단계;Etching the semiconductor substrate in the scribe lane region to form a bar trench; 상기 바형 트렌치를 매립하여 저장전극 콘택을 형성하는 단계;Filling the bar trench to form a storage electrode contact; 상기 저장전극 콘택 상부에 복수개의 저장전극을 형성하는 단계;Forming a plurality of storage electrodes on the storage electrode contacts; 상기 저장전극을 포함하는 전체 상부에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the entirety including the storage electrode; 상기 층간 절연막을 관통하여 상기 저장전극 콘택 일측 에지부와 접속되는 금속 콘택을 형성하는 단계; 및Forming a metal contact penetrating the interlayer insulating layer and connected to an edge portion of the storage electrode contact; And 상기 금속 콘택과 접속되는 금속 패드를 형성하는 단계Forming a metal pad in contact with the metal contact 를 포함하는 것을 특징으로 하는 반도체 소자의 테스트 패턴 형성 방법.Test pattern formation method of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 바형 트렌치 일측 에지부는 상기 저장전극 콘택의 CD(Critical Dimension)보다 큰 CD를 가지는 패드부를 포함하는 것을 특징으로 하는 반도체 소자의 테스트 패턴 형성 방법.The bar trench trench side edge portion includes a pad portion having a CD larger than a CD (critical dimension) of the storage electrode contact. 제 2 항에 있어서,The method of claim 2, 상기 금속 콘택은 상기 패드부에 연결되는 것을 특징으로 하는 반도체 소자의 테스트 패턴 형성방법.And the metal contact is connected to the pad part. 스크라이브 레인 영역의 테스트 패턴에 있어서, In the test pattern of the scribe lane region, 바형의 저장전극 콘택;A bar storage electrode contact; 상기 저장전극 콘택 일측 에지부에 구비된 패드부;A pad part provided at one edge of the storage electrode contact; 상기 저장전극 콘택에 접속되는 복수개의 저장전극;A plurality of storage electrodes connected to the storage electrode contacts; 상기 저장전극 콘택의 패드부에 연결되는 금속 콘택; 및A metal contact connected to a pad portion of the storage electrode contact; And 상기 금속 콘택과 접속되는 금속 패드A metal pad connected to the metal contact 를 포함하는 것을 특징으로 하는 반도체 소자의 테스트 패턴.Test pattern of a semiconductor device comprising a. 제 4 항에 있어서, The method of claim 4, wherein 상기 저장전극 콘택과 인접한 저장전극 콘택은 타측 에지부에 패드부가 구비되는 것을 특징으로 하는 반도체 소자의 테스트 패턴.The storage electrode contact adjacent to the storage electrode contact is a test pattern of the semiconductor device, characterized in that the pad portion is provided on the other edge portion. 제 4 항에 있어서, The method of claim 4, wherein 상기 금속 패드에 각각 전압을 인가하여 저장전극 브릿지 발생 여부를 테스트하는 것을 특징으로 하는 반도체 소자의 테스트 패턴.The test pattern of the semiconductor device, characterized in that for testing whether the storage electrode bridge occurs by applying a voltage to each of the metal pad.
KR1020080013540A 2008-02-14 2008-02-14 A test pattern of semiconductor device and method for forming the same KR20090088158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080013540A KR20090088158A (en) 2008-02-14 2008-02-14 A test pattern of semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013540A KR20090088158A (en) 2008-02-14 2008-02-14 A test pattern of semiconductor device and method for forming the same

Publications (1)

Publication Number Publication Date
KR20090088158A true KR20090088158A (en) 2009-08-19

Family

ID=41206922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013540A KR20090088158A (en) 2008-02-14 2008-02-14 A test pattern of semiconductor device and method for forming the same

Country Status (1)

Country Link
KR (1) KR20090088158A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040069A (en) * 2013-10-04 2015-04-14 에스케이하이닉스 주식회사 Semiconductor apparatus having test device, electronics apparatus having the semiconductor apparatus and testing method of the semiconductor apparatus
CN108122781A (en) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 The manufacturing method of semiconductor structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040069A (en) * 2013-10-04 2015-04-14 에스케이하이닉스 주식회사 Semiconductor apparatus having test device, electronics apparatus having the semiconductor apparatus and testing method of the semiconductor apparatus
CN108122781A (en) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 The manufacturing method of semiconductor structure
CN108122781B (en) * 2016-11-28 2021-04-06 台湾积体电路制造股份有限公司 Semiconductor structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CN107452715B (en) Semiconductor device and method for testing gate insulation of transistor structure
CN203631539U (en) Through silicon via testing structure
US20080157800A1 (en) TEG pattern and method for testing semiconductor device using the same
CN110335861B (en) Semiconductor device and manufacturing method thereof
KR100752188B1 (en) Test module of semiconductor device
KR100362024B1 (en) Characteristic-evaluating semiconductor device and evaluating method using the same
KR20090088158A (en) A test pattern of semiconductor device and method for forming the same
CN109300878B (en) Forming method of interface defect characterization structure
EP2385551A1 (en) Silicon substrate wafer and test method
CN205723527U (en) Reliability testing structure
US20080252306A1 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
KR100787745B1 (en) Pcm test pattern for menufacturing semiconductor device
CN107991598B (en) Method for measuring conductivity of three-dimensional memory channel
KR20100013977A (en) A test pattern of a semiconductor device and method for manufacturing the same
JP5444731B2 (en) Semiconductor device and inspection method thereof
JP2006344635A (en) Semiconductor device for evaluation
US6774394B2 (en) Inline detection device for self-aligned contact defects
CN112420751B (en) Display substrate, preparation method thereof and display device
JP2005109436A (en) Device and method for evaluating resistance failure, and manufacturing method of device
CN108922857B (en) Interface defect characterization structure and interface defect detection device
KR20100013938A (en) A test pattern of a semiconductor device and a method for testing the same
JP2012064807A (en) Method of manufacturing semiconductor device
KR20050064773A (en) A method for analyzing out a bedness of a semiconductor device
KR20090068662A (en) Test pattern of semicondictor device and method of manufacturing thereof
KR20100013951A (en) Test pattern in semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination