KR20090028562A - 아날로그 절연 멀티플렉서 - Google Patents

아날로그 절연 멀티플렉서 Download PDF

Info

Publication number
KR20090028562A
KR20090028562A KR1020087031602A KR20087031602A KR20090028562A KR 20090028562 A KR20090028562 A KR 20090028562A KR 1020087031602 A KR1020087031602 A KR 1020087031602A KR 20087031602 A KR20087031602 A KR 20087031602A KR 20090028562 A KR20090028562 A KR 20090028562A
Authority
KR
South Korea
Prior art keywords
analog
resistor
secondary side
switching element
multiplexer
Prior art date
Application number
KR1020087031602A
Other languages
English (en)
Other versions
KR101027835B1 (ko
Inventor
세이이치 사이토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20090028562A publication Critical patent/KR20090028562A/ko
Application granted granted Critical
Publication of KR101027835B1 publication Critical patent/KR101027835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

소형의 트랜스를 이용한 경우라도 자기 포화를 일으키지 않고, 사용 온도 범위가 넓은 아날로그 절연 멀티플렉서를 얻는다. 외부 신호에 따라 구동 제어 신호를 생성하는 제 1 스위칭 소자 FET1과, 구동 제어 신호가 제 1 저항 R1을 통해서 1차측에 인가되고, 절연된 구동 제어 신호를 2차측에 출력하는 구동용 절연 트랜스 T1과, 절연된 구동 제어 신호에 따라 아날로그 신호 입력을 초핑하는 제 2 스위칭 소자 FET2와, 절연된 초핑 아날로그 신호를 2차측에 출력하는 아날로그 신호 절연 트랜스 T2를 구비하고, 구동용 절연 트랜스 T1의 1차측에, 제 1 저항 R1과 병렬 접속된 제 2 저항 R2와, 일단이 접지되고 타단이 제 2 저항에 직렬 접속된 콘덴서 C1을 갖는 2차측 출력 조정 회로(10)를 더 구비한다.

Description

아날로그 절연 멀티플렉서{ANALOG INSULATION/MULTIPLEXER}
본 발명은, 신호원의 그라운드의 영향을 제거하여 아날로그 신호를 수집하기 위해 이용되는 아날로그 절연 멀티플렉서에 관한 것이다.
신호원의 그라운드의 영향을 제거하고, 또한 저비용으로 아날로그 신호를 수집하기 위해, 아날로그 신호의 각 점을 그라운드와 절연한 아날로그 절연 멀티플렉서를 이용한 아날로그 신호 수집 장치가 종래로부터 이용되고 있다.
도 6은, 종래의 아날로그 절연 멀티플렉서를 실장한 아날로그 신호 수집 장치의 구성도이다. 또한, 도 7은, 종래의 아날로그 절연 멀티플렉서의 회로 구성도이다. 도 7에 나타내는 아날로그 절연 멀티플렉서에 있어서, 아날로그 신호를 그라운드와 절연하여 입력하기 위해, 아날로그 신호를 FET 스위치 FET2(제 2 스위칭 소자에 상당)로 초퍼(chopper)한 것을 아날로그 신호 절연 트랜스 T2의 1차측에 가할 필요가 있다.
따라서, FET 스위치 FET2를 구동하기 위해, 구동용 절연 트랜스 T1의 1차측에 대해 다른 FET 스위치 FET1(제 1 스위칭 소자에 상당)에 의해 전류의 도통/차단 을 제어하는 방법이 취해지고 있었다(예컨대, 특허 문헌 1 참조). 특허 문헌 1에는, 아날로그 신호 절연 트랜스 T2의 1차측의 FET 스위치 FET2의 각종 구성을 나타내고 있고, 또한 구동용 절연 트랜스 T1을 펄스 구동하는 것을 나타내고 있다.
또한, 구동용 절연 트랜스 T1을 구동하는 회로로서는, 다이오드 및 코일을 조합함으로써, 구동 시간을 데이터에 따라 감소시켜 새그(sag)를 감소시키는 방법이 제안되어 있다(예컨대, 특허 문헌 2 참조).
(특허 문헌 1) 일본 특허 공고 소 60-10449 호 공보
(특허 문헌 2) 일본 특허 공개 소 63-158911 호 공보
(발명이 해결하고자 하는 과제)
그러나, 종래 기술에는 다음과 같은 과제가 있다. 종래의 아날로그 절연 멀티플렉서에서는, 구동용 절연 트랜스는, 일정한 펄스 전압을 구동하는 방법이다. 그 때문에, 트랜스를 소형화하고자 하면 새그가 커지거나, 혹은 고온시에 트랜스가 자기 포화를 일으킴으로써, 정상적으로 아날로그 데이터를 수집할 수 없는 경우가 있다.
도 8은, 종래의 아날로그 절연 멀티플렉서에 있어서의 구동용 절연 트랜스 T1의 2차측 전압 V2의 시간 파형을 나타낸 도면이다. 트랜스 소형화에 의해, 구동 개시시에는, FET 스위치 FET2의 임계 전압 Vth를 넘는 충분한 전압을 갖는다. 그러나 구동 후반에는, 새그에 의해 전압이 저하하여 Vth를 넘을 수 없어, FET 스위치 FET2를 온할 수 없게 되어버린다.
또한, 데이터에 따라 구동 시간을 제어하는 등의 구동 시간을 짧게 하는 방법은, 아날로그 멀티플렉서에 있어서는, 구동 펄스가 일정 간격으로 행해지는 경우가 많아, 적용이 어렵다. 그리고, 구동 시간을 짧게 하면, 멀티플렉서로부터 출력되는 아날로그 신호의 펄스폭이 좁아지므로, 접속되는 증폭기의 응답 시간이 부족하여 충분히 안정되지 않거나, 혹은 후단의 샘플 홀드가 응답할 수 없다고 하는 문제가 일어난다.
본 발명은 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 소형 혹은 초소형의 트랜스를 이용한 경우라도 자기 포화를 일으키지 않고, 사용 온도 범위가 넓은 아날로그 절연 멀티플렉서를 얻는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
본 발명에 따른 아날로그 절연 멀티플렉서는, 외부 신호에 따른 스위칭에 의해 구동 제어 신호를 생성하는 제 1 스위칭 소자와, 구동 제어 신호가 제 1 저항을 통해서 1차측에 인가되고, 절연된 구동 제어 신호를 2차측에 출력하는 구동용 절연 트랜스와, 절연된 구동 제어 신호에 따라 아날로그 신호 입력을 초핑(chopping)하여, 초핑 아날로그 신호를 생성하는 제 2 스위칭 소자와, 초핑 아날로그 신호가 1차측에 인가되고, 절연된 초핑 아날로그 신호를 2차측에 출력하는 아날로그 신호 절연 트랜스를 구비한 아날로그 절연 멀티플렉서에 있어서, 구동용 절연 트랜스의 1차측과 제 1 저항 사이에 일단이 접속된 제 2 저항과, 일단이 접지되고 타단이 제 2 저항에 직렬 접속된 콘덴서를 갖는 2차측 출력 조정 회로를 더 구비한 것이다.
(발명의 효과)
본 발명에 의하면, 저항 및 콘덴서의 직렬 회로를 포함하는 2차측 출력 조정 회로를 구비하고, 이 2차측 출력 조정 회로의 소자값을 소망하는 값으로 설계함으로써, 구동용 절연 트랜스의 2차측의 전압 파형을 소망하는 형상에 접근시킬 수 있어, 소형 혹은 초소형의 트랜스를 이용한 경우라도 자기 포화를 일으키지 않고, 사용 온도 범위가 넓은 아날로그 절연 멀티플렉서를 얻을 수 있다.
도 1은 본 발명의 실시예 1에 있어서의 아날로그 절연 멀티플렉서의 구성도,
도 2는 본 발명의 실시예 1에 있어서의 구동용 절연 트랜스의 2차측 전압의 시간 파형을 나타낸 도면,
도 3은 본 발명의 실시예 2에 있어서의 아날로그 절연 멀티플렉서의 구성도,
도 4는 본 발명의 실시예 3에 있어서의 아날로그 절연 멀티플렉서의 구성도,
도 5는 본 발명의 실시예 4에 있어서의 아날로그 절연 멀티플렉서의 구성도,
도 6은 종래의 아날로그 절연 멀티플렉서를 실장한 아날로그 신호 수집 장치의 구성도,
도 7은 종래의 아날로그 절연 멀티플렉서의 회로 구성도,
도 8은 종래의 아날로그 절연 멀티플렉서에 있어서의 구동용 절연 트랜스의 2차측 전압의 시간 파형을 나타낸 도면이다.
이하, 본 발명의 아날로그 절연 멀티플렉서의 바람직한 실시예에 대하여 도면을 이용하여 설명한다.
본 발명의 아날로그 절연 멀티플렉서는, 2차측 출력 조정 회로를 구비함으로써, 아날로그 신호 입력을 초핑하기 위한 구동용 절연 트랜스의 2차측 전압을, 외부로부터의 제어 신호의 온/오프 기간에 따라 임계 전압을 넘는 충분한 기간을 확보함과 아울러, 백스윙의 수속을 빨리하게 하는 것을 가능하게 하는 것이다.
(실시예 1)
도 1은, 본 발명의 실시예 1에 있어서의 아날로그 절연 멀티플렉서의 구성도이다. 도 1에 있어서의 아날로그 절연 멀티플렉서는, 구동용 절연 트랜스 T1, 아날로그 신호 절연 트랜스 T2, 전계 효과 트랜지스터 FET1, FET2, 저항 R1~R3, 다이오드 D1, 및 콘덴서 C1로 구성된다.
여기서, 전계 효과 트랜지스터 FET1은, 제 1 스위칭 소자에 상당하고, 전계 효과 트랜지스터 FET2는, 제 2 스위칭 소자에 상당한다. 또한, 저항 R1~R3은, 각각 제 1 저항~제 3 저항에 상당한다. 또, 이하에 있어서는, 스위칭 소자로서 전계 효과 트랜지스터를 이용하는 경우를 설명하지만, 트랜지스터 등의 다른 스위칭 소 자를 적용하는 것도 가능하다.
다음으로, 본 실시예 1에 있어서의 아날로그 절연 멀티플렉서의 동작에 대하여 설명한다. 디지털 소자로부터 출력된 외부로부터의 제어 신호는, 신호 라인 L1로부터 FET1의 게이트에 가해진다. 그리고, FET1은, 이 외부로부터의 제어 신호의 온/오프 기간에 따라 스위칭 동작을 행하고, 그 결과로서, 신호 라인 L2에 구동 제어 신호가 얻어진다.
FET1이 온이 된 순간은, 콘덴서 C1에는 전원 전압 Vc가 충전되어 있고, FET1의 온 직후의 충분히 짧은 시간 내에 있어서, 콘덴서 C1은, 전압 Vc의 전지라고 생각할 수 있다. 또한, 구동용 절연 트랜스 T1의 1차 코일은, FET1이 온이 된 직후의 과도 상태에서는 임피던스가 크고, 전류는 거의 흐르지 않는다. 따라서, 구동용 절연 트랜스 T1에 접속되는 신호 라인 L2의 전압 VL2는, FET1의 온 직후에 있어서, 아래 식 (1)로 주어진다.
Figure 112008089322545-PCT00001
도 2는, 본 발명의 실시예 1에 있어서의 구동용 절연 트랜스 T1의 2차측 전압 V2의 시간 파형을 나타낸 도면이다. 도 2에 나타내는 바와 같이, FET1이 온이 된 시각 t1에 있어서의 V2의 값을 Vs라고 하면, 전압 Vs=VL2이며, R1과 R2의 값을 조정함으로써, FET2의 임계 전압 Vth를 넘는 전압으로 설정 가능하다.
다음으로, FET1이 온이 되고, 시간이 흐름에 따라, Vc에 충전되어 있는 콘덴서 C1로부터 R2 및 R1을 경유하여 방전 전류가 흘러, 신호 라인 L2의 전압이 서서히 상승한다. 이 방전 전류의 시정수 t는, 아래 식 (2)로 주어지고, C1의 용량 및 (R1+R2)에 의해 시정수를 변경할 수 있다.
Figure 112008089322545-PCT00002
신호 라인 L2의 전압과 거의 같은 전압이, 구동용 절연 트랜스 T1의 2차측의 전압으로서 나타나, 도 2에 나타내는 파형이 된다. 즉, 저항 R1, R2의 저항값 및 콘덴서 C1의 용량값을, 위의 식 (1), (2)에 근거하여 적절히 설계함으로써, 종래 기술에서 문제가 되는 새그의 영향이 적고, 외부로부터의 제어 신호의 온 기간에 따른 충분한 시간 Tdrv에 걸쳐 V2를 Vth 이상으로 유지하는 것이 가능해진다.
이 결과, Tdrv의 기간, FET2가 온이 되고, 그 기간, 아날로그 신호 Va가 아날로그 신호 절연 트랜스 T2를 경유하여 2차측의 신호 라인 L3에, Va의 진폭에 따른 출력으로서 얻어진다.
외부로부터의 제어 신호에 따라 FET1이 온으로부터 오프가 되면(도 2에 있어서의 시각 t2에 상당), 구동용 절연 트랜스 T1의 1차측에 흐르는 전류가 차단되므로, 구동용 절연 트랜스 T1이 갖는 인덕턴스에 의해 역기전력이 발생한다.
이 역기전력에 의해, 신호 라인 L2의 전압이 Vc의 전압보다 상승하여, 다이오드 D1이 역바이어스가 되어 D1이 오프(이때는 D1이 없는 상태와 등가)가 된다. 따라서, 신호 라인 L2로부터 콘덴서 C1이 분리된 상태가 되어, C1이 접속되어 있는 경우에 비하여, 백스윙의 수속을 빠르게 할 수 있다.
이상과 같이, 실시예 1에 의하면, 구동용 절연 트랜스의 1차측에 2차측 출력 조정 회로를 구비함으로써, 구동용 절연 트랜스의 2차측의 전압 파형을 외부의 제어 신호에 따른 소망하는 형상에 접근시킬 수 있다. 이 결과, 구동용 절연 트랜스로서 소형 혹은 초소형의 트랜스를 이용한 경우에도, 자기 포화를 일으키지 않고, 사용 온도 범위가 넓은 아날로그 절연 멀티플렉서를 얻을 수 있다.
(실시예 2)
도 3은, 본 발명의 실시예 2에 있어서의 아날로그 절연 멀티플렉서의 구성도이다. 본 실시예 2에 있어서의 도 3의 구성은, 앞선 실시예 1에 있어서의 도 1의 구성과 비교하면, 2차측 출력 조정 회로(10)의 내부 구성이 다르다. 구체적으로는, 다이오드의 수가, 도 1에 있어서는 D1의 하나만이었지만, 도 3에 있어서는 D1, D2의 2개로 구성되어 있다.
기본적인 동작은, 앞선 실시예 1과 마찬가지이다. 즉, FET1이 온이 된 순간은, 콘덴서 C1에는 전원 전압 Vc가 충전되어 있고, FET1의 온 직후의 충분히 짧은 시간 내에 있어서, 콘덴서 C1은, 전압 Vc의 전지라고 생각할 수 있는 점은, 실시예 1과 같다.
그리고, 본 실시예 2에서는, 다이오드 D1 및 D2가 직렬로 접속되어 있으므 로, D1 및 D2가 동일안 전압 강하가 있다고 한다면 2VD1이 역바이어스 전압이 된다. 그리고, 구동용 절연 트랜스 T1에 접속되는 신호 라인 L2의 전압 VL2는, FET1의 온 직후에 있어서, 아래 식 (3)으로 주어진다.
Figure 112008089322545-PCT00003
즉, 본 실시예 2에 있어서도, R1과 R2의 값을 조정함으로써, Vs의 값을 FET2의 임계 전압 Vth를 넘는 전압으로 설정 가능하다. 특히, 본 실시예 2에서는, 앞선 실시예 1에 비하여 VD1만큼 과도시의 VL2 전압이 내려가므로, R2의 값을 작게 할 수 있어, 설계의 자유도를 얻을 수 있다.
이상과 같이, 실시예 2에 의하면, 2차측 출력 조정 회로의 다이오드를 2개 이상 직렬 접속하는 것에 의해서도, 앞선 실시예 1과 같은 효과를 얻을 수 있다. 또한, 다이오드의 수를 늘림으로써, 저항값의 설계 자유도를 증대시킬 수 있다.
(실시예 3)
도 4는, 본 발명의 실시예 3에 있어서의 아날로그 절연 멀티플렉서의 구성도이다. 본 실시예 3에 있어서의 도 4의 구성은, 앞선 실시예 1에 있어서의 도 1의 구성과 비교하면, 2차측 출력 조정 회로(10)의 내부 구성이 다르다. 구체적으로는, 도 1에 있어서의 다이오드 D1 대신에, 제 3 스위칭 소자에 상당하는 FET3, 저 항 R6, 콘덴서 C2를 구비하고 있다. 2차측 출력 조정 회로(10) 이외의 기본적인 구성은, 도 1과 마찬가지이다.
도 4에 있어서, 디지털 소자로부터 출력된 외부로부터의 제어 신호는, 신호 라인 L1로부터 FET1 및 FET3의 게이트에 가해지고, 이 제어 신호가 「H」일 때에는, FET1 및 FET3의 양쪽이 온이 된다. FET3이 온이 되면, 콘덴서 C1이 접속되고, C1과 (R1+R2)의 시정수 회로가 되는 점은, 앞선 실시예 1과 마찬가지이다.
즉, FET1이 온이 된 순간은, 콘덴서 C1에는 전원 전압 Vc가 충전되어 있고, FET1의 온 직후의 충분히 짧은 시간 내에 있어서, 콘덴서 C1은, 전압 Vc의 전지라고 생각할 수 있다.
또한, 구동용 절연 트랜스 T1의 1차 코일은, FET1이 온이 된 직후의 과도 상태에서는, 임피던스가 커 전류는 거의 흐르지 않는다. 따라서, 구동용 절연 트랜스 T1에 접속되는 신호 라인 L2의 전압 VL2는, FET1의 온 직후에 있어서 실시예 1에서 말한 식 (1)로 주어진다.
FET1이 외부로부터의 제어 신호에 따라 오프가 되면, 동시에 FET3도 오프가 되고, 신호 라인 L2로부터 콘덴서 C1이 분리된다. 이 결과, 백스윙의 수속을 빠르게 할 수 있다. FET1이 온 직후의 동작 및 오프 후의 동작도, 실시예 1과 마찬가지이고, 도 2에 나타낸 파형도를 그대로 적용할 수 있다.
이상과 같이, 실시예 3에 의하면, 2차측 출력 조정 회로에서, 다이오드 대신에 제 3 스위칭 소자를 이용하는 것에 의해서도, 앞선 실시예 1과 같은 효과를 얻 을 수 있다. 또한, 제 3 스위칭 소자를 이용하여 다이오드를 불필요하게 함으로써, 다이오드에 의한 순방향 전압 드롭분을 고려하지 않고서, 2차측 출력 조정 회로 내의 소자값을 설계할 수 있다.
(실시예 4)
도 5는, 본 발명의 실시예 4에 있어서의 아날로그 절연 멀티플렉서의 구성도이다. 본 실시예 4에 있어서의 도 5의 구성은, 앞선 실시예 1에 있어서의 도 1의 구성과 비교하면, 2차측 출력 조정 회로(10)의 내부 구성이 다르다. 구체적으로는, 도 1에 있어서의 다이오드 D1, 저항 R3을 불필요로 하는 대신에, 제 4 저항에 상당하는 저항 R4를 구비하고 있다. 2차측 출력 조정 회로(10) 이외의 기본적인 구성은, 도 1과 마찬가지이다.
도 5에 있어서, 디지털 소자로부터 출력된 외부로부터의 제어 신호는, 신호 라인 L1로부터 FET1의 게이트에 가해지고, 이 제어 신호가 「H」일 때에는, FET1이 온이 된다. FET1이 온이 되면, 콘덴서 C1이 접속되어, C1과 (R1+R2)의 시정수 회로가 되는 점은, 앞선 실시예 1과 마찬가지이다.
디지털 소자가 온시의 동작 파형은, 도 2와 마찬가지이다. 한편, 디지털 소자가 오프가 되었을 때는, 트랜스의 1차 코일에 저항 R4 및 R2를 경유하여 C1이 접속된 상태가 된다.
트랜스의 백스윙을 빠르게 수속시킨 뒤에는, 실시예 1~3과 같이 디지털 소자가 오프가 되었을 때에, C1을 분리하는 쪽이 좋다. 그러나 C1과 트랜스 1차 코일 사이에 있는 정도 이상의 저항값을 갖게 하는 것이라도 백스윙 정정 효과가 있다.
그래서, 본 실시예 4에 있어서의 2차측 출력 조정 회로(10)는, 도 5에 나타내는 바와 같이, 구동용 절연 트랜스 T1의 1차측에 제 4 저항에 상당하는 저항 R4를 더 삽입한 구성이 되어 있다. 즉, 트랜스 1차 코일과 C1 사이에 저항 R2에 더하여, 제 4 저항인 저항 R4를 가함으로써, 디지털 소자가 오프가 되었을 때의 백스윙을 억제한다.
이상과 같이, 실시예 4에 의하면, 2차측 출력 조정 회로에서, 다이오드 혹은 제 3 스위칭 소자를 없애는 대신, 제 4 저항을 이용하는 것에 의해서도, 외부로부터의 제어 신호의 온 기간에 대해서는, 앞선 실시예 1과 같은 효과를 얻을 수 있다. 또한, 외부로부터의 제어 신호의 오프 기간에 대해서는, 다이오드 혹은 제 3 스위칭 소자를 이용한 경우에 비하면 백스윙의 수속성은 뒤떨어지지만, 회로 구성을 간이하게 한 뒤에 백스윙을 억제할 수 있다.

Claims (7)

  1. 외부 신호에 따른 스위칭에 의해 구동 제어 신호를 생성하는 제 1 스위칭 소자와,
    상기 구동 제어 신호가 제 1 저항을 통해서 1차측에 인가되고, 절연된 구동 제어 신호를 2차측에 출력하는 구동용 절연 트랜스와,
    상기 절연된 구동 제어 신호에 따라 아날로그 신호 입력을 초핑(chopping)하여, 초핑 아날로그 신호를 생성하는 제 2 스위칭 소자와,
    상기 초핑 아날로그 신호가 1차측에 인가되고, 절연된 초핑 아날로그 신호를 2차측에 출력하는 아날로그 신호 절연 트랜스
    를 구비한 아날로그 절연 멀티플렉서에 있어서,
    상기 구동용 절연 트랜스의 1차측과 상기 제 1 저항 사이에 일단이 접속된 제 2 저항과, 일단이 접지되고 타단이 상기 제 2 저항에 직렬 접속된 콘덴서를 갖는 2차측 출력 조정 회로를 더 구비한 것
    을 특징으로 하는 아날로그 절연 멀티플렉서.
  2. 제 1 항에 있어서,
    상기 2차측 출력 조정 회로는,
    상기 제 2 저항과 상기 콘덴서 사이에 직렬로 삽입된 다이오드와,
    일단이 전원에 접속되고 타단이 상기 콘덴서와 상기 다이오드 사이의 접속선에 접속되는 제 3 저항
    을 더 구비한 것을 특징으로 하는 아날로그 절연 멀티플렉서.
  3. 제 2 항에 있어서,
    상기 2차측 출력 조정 회로 내의 상기 다이오드는, 2개 이상의 다이오드를 직렬 접속하여 구성되는 것을 특징으로 하는 아날로그 절연 멀티플렉서.
  4. 제 1 항에 있어서,
    상기 2차측 출력 조정 회로는,
    상기 제 2 저항과 상기 콘덴서 사이에 직렬로 삽입되고, 상기 외부 신호에 따른 스위칭에 의해 상기 제 1 스위칭 소자와 동일하게 스위칭되는 제 3 스위칭 소자와,
    일단이 전원에 접속되고 타단이 상기 콘덴서와 상기 제 3 스위칭 소자 사이의 접속선에 접속되는 제 3 저항
    을 더 구비한 것을 특징으로 하는 아날로그 절연 멀티플렉서.
  5. 제 1 항에 있어서,
    상기 2차측 출력 조정 회로는,
    상기 제 1 저항 및 상기 제 2 저항의 병렬 회로와 상기 구동용 절연 트랜스의 1차측 사이에 직렬로 삽입된 제 4 저항을 더 구비한 것을 특징으로 하는 아날로그 절연 멀티플렉서.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 스위칭 소자는, 전계 효과 트랜지스터인 것을 특징으로 하는 아날로그 절연 멀티플렉서.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 스위칭 소자는, 트랜지스터인 것을 특징으로 하는 아날로그 절연 멀티플렉서.
KR1020087031602A 2006-05-26 2007-04-10 아날로그 절연 멀티플렉서 KR101027835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-146599 2006-05-26
JP2006146599 2006-05-26

Publications (2)

Publication Number Publication Date
KR20090028562A true KR20090028562A (ko) 2009-03-18
KR101027835B1 KR101027835B1 (ko) 2011-04-07

Family

ID=38778314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031602A KR101027835B1 (ko) 2006-05-26 2007-04-10 아날로그 절연 멀티플렉서

Country Status (6)

Country Link
US (1) US7973588B2 (ko)
EP (1) EP2023488B1 (ko)
JP (1) JP4651711B2 (ko)
KR (1) KR101027835B1 (ko)
CN (1) CN101454980B (ko)
WO (1) WO2007138791A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003379A1 (de) 2009-04-02 2010-11-25 Samsung Corning Precision Glass Co. Ltd. Mehrschichtiger Dünnfilm für photovoltaische Zelle

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102274857B (zh) * 2011-07-12 2013-04-24 北京京诚瑞信长材工程技术有限公司 高速线材吐丝机动平衡调整工艺方法
US20230006559A1 (en) * 2021-06-30 2023-01-05 Texas Instruments Incorporated Data transfer through an isolated power converter
KR20240060850A (ko) * 2021-11-09 2024-05-08 미쓰비시덴키 가부시키가이샤 아날로그 신호 입력 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT946985B (it) * 1972-01-28 1973-05-21 Honeywell Inf Systems Circuito di pilotaggio a trasforma tore per transistore interruttore
JPS50111978A (ko) * 1974-02-12 1975-09-03
JPS50143454A (ko) 1974-04-17 1975-11-18
JPS50143454U (ko) * 1974-05-11 1975-11-27
US4158810A (en) * 1974-10-21 1979-06-19 Leskovar Silvin M Telemetering post for measuring variables in a high-voltage overhead line
JPS5818679B2 (ja) * 1975-09-05 1983-04-14 三菱電機株式会社 アナログ−デイジタルヘンカンソウチ
JPS6013329B2 (ja) * 1976-10-23 1985-04-06 電気音響株式会社 大電力スイッチングトランジスタの駆動装置
JPS5679018U (ko) * 1979-11-24 1981-06-26
JPS6010449B2 (ja) 1982-07-08 1985-03-18 三菱電機株式会社 アナログ−デイジタル変換装置
US4629971A (en) * 1985-04-11 1986-12-16 Mai Basic Four, Inc. Switch mode converter and improved primary switch drive therefor
JPH0683041B2 (ja) * 1985-09-13 1994-10-19 富士電気化学株式会社 トランジスタのスピードアップ回路
JPS63158911A (ja) 1986-12-23 1988-07-01 Mitsubishi Electric Corp トランス駆動装置
JP3207229B2 (ja) 1991-12-20 2001-09-10 富士写真光機株式会社 電子内視鏡装置の信号伝送処理回路
JPH09261951A (ja) 1996-03-22 1997-10-03 Yokogawa Electric Corp パルストランス
JP3761795B2 (ja) * 2000-04-10 2006-03-29 三菱電機株式会社 ディジタル回線多重化装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003379A1 (de) 2009-04-02 2010-11-25 Samsung Corning Precision Glass Co. Ltd. Mehrschichtiger Dünnfilm für photovoltaische Zelle

Also Published As

Publication number Publication date
CN101454980A (zh) 2009-06-10
WO2007138791A1 (ja) 2007-12-06
EP2023488B1 (en) 2012-09-12
KR101027835B1 (ko) 2011-04-07
JP4651711B2 (ja) 2011-03-16
EP2023488A4 (en) 2010-10-13
US7973588B2 (en) 2011-07-05
JPWO2007138791A1 (ja) 2009-10-01
US20090066401A1 (en) 2009-03-12
CN101454980B (zh) 2011-09-07
EP2023488A1 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
CN101401307B (zh) 驱动器电路和使用该驱动器电路的半导体装置
EP0808025B1 (en) Load actuation circuit
US8289669B2 (en) Semiconductor device including over voltage protection circuit having gate discharge circuit operated based on temperature and voltage as to output transistor
EP3360252B1 (en) An optimized cmos analog switch
CN211089595U (zh) 一种功率放大器的偏置保护电路及tr组件
AU2010245759A1 (en) High temperature gate drivers for wide bandgap semiconductor power JFETS and integrated circuits including the same
KR101027835B1 (ko) 아날로그 절연 멀티플렉서
US8223467B2 (en) Transient blocking unit using normally-off device to detect current trip threshold
DE102009028482A1 (de) Detektion einer fehlenden Diode in einer synchronen Ausgangsstufe
WO2005119280A3 (en) Bi-directional current sensing by monitoring vs voltage in a half or full bridge circuit
JPH07502876A (ja) Ｍｏｓｆｅｔパワートランジスタの保護回路装置
US8254073B1 (en) High voltage transmit/receive switch and method therefor
US5777496A (en) Circuit for preventing more than one transistor from conducting
EP1351061B1 (en) Power switch with current sense circuit
KR101605560B1 (ko) 전력용 반도체 스위치의 드라이버 내의 신호 전압 전송을 위한 회로 및 방법
US6798263B1 (en) Reset feature for a low voltage differential latch
Wang et al. Short-circuit characteristic of single gate driven SiC MOSFET stack and its improvement with strong antishort circuit fault capabilities
US7659756B2 (en) MOSFET transistor amplifier with controlled output current
KR100686457B1 (ko) 스위칭 회로
US8169193B2 (en) Charge injection discharge circuit
US20110089992A1 (en) Systems for Accurate Multiplexing
US20070069797A1 (en) Back gate biasing overshoot and undershoot protection circuitry
CN110071619B (zh) Igbt的驱动电路
WO2000074239A1 (en) A level converter provided with slew-rate controlling means
KR20240060850A (ko) 아날로그 신호 입력 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 9