KR20090028435A - 광 도파로 탑재 기판 및 그 제조 방법 - Google Patents

광 도파로 탑재 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090028435A
KR20090028435A KR1020080089350A KR20080089350A KR20090028435A KR 20090028435 A KR20090028435 A KR 20090028435A KR 1020080089350 A KR1020080089350 A KR 1020080089350A KR 20080089350 A KR20080089350 A KR 20080089350A KR 20090028435 A KR20090028435 A KR 20090028435A
Authority
KR
South Korea
Prior art keywords
optical waveguide
layer
electronic circuit
circuit board
metal
Prior art date
Application number
KR1020080089350A
Other languages
English (en)
Inventor
겐지 야나기사와
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090028435A publication Critical patent/KR20090028435A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

절연층에 개구를 설치하여 도체층을 노출시킨다. 하부 클래딩층을 형성하고, 상기 절연층과 하부 클래딩층 상에 레지스트층을 형성한다. 전극으로서, 외부에 접속되는 도체층을 사용하여 전해 도금을 행하여, 상기 하부 클래딩층과 레지스트층을 관통하는 개구를 Cu로 충전한다. 상기 레지스트층을 제거하여 충전된 Cu로 이루어진 돌출부를 형성한다. 상기 돌출부는 경사면을 갖도록 가공한다. 상기 돌출부의 경사면 상에 Au층을 형성한다. 코어층과 상부 클래딩층을 적층한다.
광 도파로, 수광부, 발광부, 전자 회로 기판, 클래딩층

Description

광 도파로 탑재 기판 및 그 제조 방법{OPTICAL WAVEGUIDE MOUNTED SUBSTRATE AND METHOD OF PRODUCING THE SAME}
본 발명은 광전자 패키지(opto-electric package) 또는 광전자 기판과 같은 신호 전송의 광전 변환(photoelectric conversion)에 사용되는 광 도파로 탑재 기판 및 이러한 광 도파로 탑재 기판을 제조하는 방법에 관한 것이다.
광 통신 장치로서, 레이저 발광 장치(VCSEL)가 주로 사용되고 있다. 이러한 장치와 수광 장치(PD)가 기판 등에 플립칩 실장되는 경우, 광은 장치로부터 기판의 표면을 향해서 수직으로 방사된다.
따라서, 광을 경사진 미러에 의해 90도로 반사시켜 광의 방출 방향을 기판 면에 평행하게 하도록 하는 방법이 채용되고 있다.
종래의 광전자 복합 기판 제품에서는, 전자 기판과 광 도파로가 개별적으로 제조된 후, 이들 구성 요소를 서로 조합하였다. 경사진 미러는, 미러를 광 도파로나 섬유(fiber) 상에 형성하거나, 미리 완료된 미러 구성 요소를 기판 상에 탑재하는 방법에 의해 미리 제조된다.
도 1과 2는 45도 경사진 반사 미러를 광 도파로 상에 형성한 후, 광 도파로 를 전자 회로 기판 상에 탑재하는 종래의 광 도파로 탑재 기판 및 기판의 제조 방법을 나타낸다. 도 1에 도시된 종래 기술에서는, 45도 다이서 절단(dicer cut)과 절단면 레벨링(leveling)(엑시머 레이저 공정 등), 다이 몰딩, 또는 금속(예를 들면, Au)의 증기 증착을 행함으로써 광 도파로(10)를 형성한 후, 전자 회로 기판(20) 상에 탑재한다.
도 2를 참조하여, (1) 상부 클래딩층(cladding layer)(11)을 경화하고(도 2의 (a)), (2) 코어층(12)을 상부 클래딩층(11) 상에 적층한 후 패터닝, 현상 및 경화 공정을 행하고(도 2의 (b)), (3)코어층(12)의 양 단부를 다이서 절단 등에 의해 45도 경사지게 가공하여 경사부를 형성하고(도 2의 (c)), (4) 45도 가공된 코어층(12)의 경사부 상에, 예를 들면 Au의 증기 증착에 의해 미러(14)를 형성하며(도 2의 (d)), (5) 미러(14) 부분을 포함하는 코어층(12)과 상부 클래딩층(11)의 양 단부 상에 하부 클래딩층(13)을 적층하여 경화한다(도 2의 (e)). 상부 클래딩층(11) 및 하부 클래딩층(13)은 같은 재료로 이루어지며, 적층 공정의 결과로서 서로 집적된다.
상술한 바와 같이 형성된 상부 클래딩층(11), 코어층(12), 하부 클래딩층(13) 및 45도 경사진 미러(14)를 포함하는 광 도파로(10)를, 도 1에 도시한 바와 같이 전자 회로 기판(20) 상에 탑재한다. 전자 회로 기판(20)은 광 도파로(10) 탑재용 오목부(27)를 갖는다. 광 도파로(10)는 화살표 방향으로 오목부(27)에 탑재되어, 광 도파로 탑재 전자 회로 기판을 구성한다.
도 1의 전자 회로 기판(20)은 수지층(21), Cu로 이루어진 회로 패턴(22), 솔 더 레지스트(23), 솔더 랜드(24), 회로 패턴을 연결하는 비어(25)(또는 관통홀 비어), 및 코어 기판(26)을 포함한다.
광 도파로를 포함하는 전자 회로 기판에 관한 종래의 기술로서, 이하의 기술들이 제안되고 있다.
특허문헌 1에 따르면, 스트립(strip) 모양의 광 도파로가 광 도파로 기판의 표면 부분에 배치된다. 표면 측에 개구되는 오목부는 광 도파로의 양단부에서 기판 측에 형성된다. 광 도파로의 광축에 45도로 경사지고, 비스듬하게 윗쪽을 향하는 반사벽은 광 도파로의 양 단면에 대향하는 기판측 부분에 형성된다. 따라서, 광 도파로 기판에 수직하게 입사되는 광은 45도로 경사진 반사벽 중 하나에 의해 90도의 각도로 반사되어, 광 도파로의 일단에 입사된다. 광 도파로의 타단으로부터 방사된 광은 광 도파로의 다른 하나의 45도 경사진 반사벽에 의해 90도의 각도로 반사되어, 광 도파로 기판에 수직으로 방사된다.
특허문헌 2에는 광학 장치가 광 도파로 시트와 광학적으로 연결되도록 탑재되는 광 도파로 장치가 개시되어 있다. 정렬 작업의 필요성을 제거하기 위하여, 소정의 포스처(posture)로 광학 장치를 배치 및 고정하는 안내 수단이 광 도파로 시트에 배치된다.
[특허문헌 1] 일본국 특허 제 2,546,688 호 공보
[특허문헌 2] 일본국 특허공개 2003-227951 호 공보
도 1, 2에 도시된 종래의 광 도파로 탑재 기판 및 기판을 제조하는 방법에서는, 전자 회로 기판과 광 도파로(미러 구성요소)를 개별적으로 제조한 후, 광 도파로를 전자 회로 기판 상에 탑재하는 방법이 채용된다. 따라서, 전자 회로 기판의 제조 공정, 광 도파로의 제조(미러 구성요소) 공정, 및 전자 회로 기판 상에 광 도파로를 탑재하는 공정이 개별적으로 수행되기 때문에, 작업 효율 및 제조 비용의 문제가 초래된다. 또한, 광 도파로를 전자 회로 기판의 적절한 위치에 배치 및 탑재하기 위한 특정 수단이 요구된다.
전자 회로 기판 및 광 도파로의 개별 제조 공정 대신에, 광 도파로를 전자 회로 기판의 제조에 연장하여 제조하는 방법이 채용될 수 있다. 그러나, 이 경우에는 45도 경사진 반사 미러의 구조 및 제조 과정이 병목 현상을 초래한다.
종래 기술 중, 특허문헌 1에 개시된 구성에서는, 광 도파로 기판에 수직으로 입사되는 광이 양측에 각각 배치되는 2개의 45도로 경사진 반사벽에 의해 모두 90도로 반사되어 광 도파로 기판에 수직으로 방사된다. 그러나, 광 도파로는 전자 회로 기판의 제조에 연장하여 형성되지 않는다.
특허문헌 2의 장치에서는, 광 도파로 시트와 광학적으로 연결되도록, 광학 장치를 탑재하기 위한 안내 수단이 배치되더라도, 광 도파로는 전자 회로 기판의 제조에 연장하여 형성되지 않는다.
본 발명의 실시예들은 광 도파로 탑재 기판 및 광 도파로 탑재 기판의 제조 방법을 제공한다.
본 발명에 따른 일 실시예는, 그 표면에 위치하는 절연층과 상기 절연층 아래에 도체층을 갖는 전자 회로 기판과, 상기 전자 회로 기판 상에 형성된 광 도파로를 포함하는 광 도파로 탑재 기판을 제조하는 방법으로서,
상기 절연층에 적어도 하나의 개구를 형성하여 상기 도체층을 노출하는 공정; 상기 절연층의 개구에 대응하는 위치에 개구를 갖는 하부 클래딩층을 상기 절연층 상에 형성하는 공정; 상기 하부 클래딩 상에 레지스트층을 형성하고, 상기 절연층의 개구에 대응하는 레지스트 층의 위치에 개구를 형성하는 공정; 전극으로서, 상기 개구를 통하여 노출되는 도체층을 사용하고, 상기 절연층, 하부 클래딩층 및 레지스트층을 관통하는 상기 개구에 금속이 충전되도록 전해 도금을 행하는 공정; 상기 레지스트층을 제거하여 충전된 금속으로 구성된 돌출부를 형성하는 공정; 상기 돌출부가 경사면을 갖도록 가공하는 공정; 상기 돌출부의 경사면 상에 반사층을 형성하는 공정; 상기 하부 클래딩층 및 상기 반사층 상에 코어층을 적층하는 공정; 및 상기 코어층 상에 상부 클래딩층을 적층하는 공정을 포함한다.
이 경우, 상기 돌출부는 Cu를 사용하는 전해 도금에 의해 형성될 수 있고, 상기 반사층은 Au로 형성될 수 있으며, 상기 돌출부는 전자 회로 기판의 표면에 45도의 각도로 가공될 수 있다.
또한, 본 발명에 따른 일 실시예에는, 광 도파로 탑재 기판으로서,
전자 회로 기판; 및 상기 전자 회로 기판 상에 형성된 광 도파로를 포함하 고, 상기 광 도파로는 상기 전자 회로 기판의 표면 상에 형성된 하부 클래딩층, 상기 하부 클래딩층에 적층된 코어층, 상기 코어층 상에 적층된 상부 클래딩층, 및 상기 광 도파로에 형성된 금속으로 이루어지는 돌출부의 경사면 상에 형성되는, 상기 돌출부와는 다른 금속으로 이루어지는 금속층을 갖고, 상기 코어층에 형성되는 적어도 하나의 경사진 반사 미러를 포함한다.
이 경우, 상기 반사 미러는 광 도파로에 45도로 경사질 수 있다. 상기 금속층은 Cu로 이루어질 수 있고, 상기 돌출부는 Au로 이루어질 수 있다.
상기 반사 미러는 광 도파로의 양단 부근에 배치되는 2개의 반사 미러를 포함할 수 있다. 상기 광 도파로 탑재 기판은, 발광부를 갖고 전자 회로 기판 상에 배치되는 발광 장치; 및 수광부를 갖고 전자 회로 기판 상에 배치되는 수광 장치를 더 구비할 수 있고, 상기 발광부의 광축은 상기 광 도파로의 상부 및 하부 클래딩층으로 한정되는 광로에 수직이고, 상기 하나의 반사 미러에 대해서 45도의 각도로 형성되며, 수광부의 광축은 상기 광 도파로의 광로에 수직이고, 다른 하나의 반사 미러에 대해서 45도의 각도로 형성된다.
상기 반사 미러는 상기 광 도파로의 일단 부근에만 배치될 수도 있다. 상기 광 도파로 탑재 기판은, 발광부를 갖고 전자 회로 기판 상에 배치되는 발광 장치를 더 구비할 수 있고, 상기 발광부의 광축은 상기 광 도파로의 상부 및 하부 클래딩층으로 한정되는 광로에 수직이며, 상기 반사 미러에 대하여 45도의 각도로 형성된다.
본 발명의 실시예들에 따르면, 광 전송용 수단으로서, 반사 미러(예를 들면 45도로 경사진 반사 미러)가 전자 회로 기판의 제조의 연장선에서 전자 회로 기판 상에 형성된다. 따라서, 광 도파로에서 반사 미러 구조를 배치할 필요가 없고, 광 전송용 반사 미러의 형성이 용이하며, 광 도파로의 구조가 간단하게 된다. 상기 구조에 따르면, 광 도파로를 전자 회로 기판의 제조의 연장으로서 전자 회로 기판 상에 형성할 수 있다. 광 도파로 탑재 기판에서, 종래 기술에서는 개별적으로 제조되는 전자 회로 기판과 광 도파로를 전자 회로 기판의 제조의 연장선에서 집합적으로 제조할 수 있다. 공정 수 및 제조 비용을 저감할 수 있다.
다른 특징 및 이점들은 이하의 상세한 설명, 첨부되는 도면 및 청구범위로부터 명백해질 것이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3 및 4는 본 발명의 실시예의 광 도파로 탑재 기판의 제조 방법의 순차 공정을 나타낸다. 도 3의 (a)는 다층 전자 회로 기판의 단면도이다. 도 3의 (a)에 도시된 전자 회로 기판은 절연 수지층(21), Cu로 이루어진 회로 패턴(22), 솔더 레지스트(23), 솔더 랜드(24), 회로 패턴을 연결하는 비어(25)(또는 관통 홀 비어), 및 FR-4와 같은 재료로 이루어진 절연 코어 기판(26)을 포함한다.
광 도파로가 형성되는 전자 회로 기판의 표면에 위치하는 절연층은 평평한 솔더 레지스트(23)의 면으로 구성된다. 솔더 레지스트(23)의 면은 광 도파로를 형성하기 위해 필요한 영역을 갖는다. 본 실시예에서, Cu로 이루어지고, 기판의 외 측과 전기적으로 연결 가능한 도체층(27)은 솔더 레지스트(23)의 하층으로서 형성된다. 도체층(27)은 이후에 수행되는 전해 도금 공정에서 전극으로서 작용한다. 개구(28)는 도체층(27) 상에 형성되는 솔더 레지스트(23)에 형성된다. 개구(28)는 이후의 공정에서 경사진 반사 미러(본 실시예에서, 45도 경사진 반사 미러)가 형성되는 곳에 대응하는 위치에 배치된다.
우선, 광 도파로의 하부 클래딩층(30)을 도 3의 (b)에 도시한 바와 같이, 솔더 레지스트(23)의 면 상에 적층한다. 하부 클래딩층(30)의 두께는 약 10㎛이다. 솔더 레지스트(23)의 개구(28)에 대응하는 위치에 개구(30a)를 형성하기 위해, 하부 클래딩층(30)을 주지의 방법으로 현상하고 패터닝한다.
다음으로, 도 3의 (c)에 도시한 바와 같이, 전자 회로 기판의 솔더 레지스트(23)와 하부 클래딩층(30) 상에 레지스트층(31)으로서 드라이 필름을 형성한다. 상기 드라이 필름(31)의 두께는 약 35㎛이다. 또한, 솔더 레지스트(23)의 개구(28)와 하부 클래딩층(30)의 개구(30a)에 대응하는 위치에 개구(310a)를 형성하기 위해, 상기 드라이 필름(31)을 주지의 방법으로 현상하고 패터닝한다.
다음으로, 도 3의 (d)를 참조하여, 전극으로서 개구(28, 30a, 31a)를 통하여 노출되는 도체층(27)을 사용하여 전해 도금을 행함으로써, 전자 회로 기판의 표면에 위치하는 절연층인 솔더 레지스트층(23), 하부 클래딩층(30), 및 레지스트층(31)을 관통하는 개구(28, 30a, 31a)를 45도 경사진 반사 미러를 형성하기 위해 필요한 높이로, Cu와 같은 금속으로 충전한다.
형성되는 광 도파로(10)를, 전자 회로 기판에 수직으로 입사되는 광이 광 도 파로를 관통하고, 이어서 전자 회로 기판에 수직하거나, 전자 회로 기판 상에 입사되는 광에 대해 180도의 방향으로 방사되도록 구성하는 경우, 광 도파로의 45도 경사진 반사 미러가 2곳에 형성된다. 따라서, 이 경우에는 45도 경사진 반사 미러가 형성되는 곳이 2곳이며, 또한 개구(28, 30a, 31a)도 2곳에 형성된다. 후술하는 바와 같이, 광 도파로의 45도 경사진 반사 미러가 한곳에만 형성되는 경우도 있다.
다음으로, 도 3의 (e)를 참조하여, 45도 경사진 반사 미러가 형성되는 2곳에 금속(Cu)의 돌출부(32, 32)가 남도록, 레지스트층(31)을 제거한다.
이어서, 도 4의 (a)를 참조하여, 2개의 금속(Cu) 돌출부(32, 32) 각각에서, 양면을 45도 다이서 블래이드(35)로 다이싱하거나, 45도 폴리싱 플레이트에 의해 45도로 비스듬히 절단하여, 금속(Cu)의 경사면(34)을 형성한다. 다이싱 등에 의해 절단면에 스크래치나 오목부가 형성되는 경우에는, 절단면을 전해 Cu 도금 또는 Ni 도금을 행함으로써 평탄하게 한다.
다음으로, 도 4의 (b)를 참조하여, 45도로 경사진 금속(Cu)의 경사면(34) 상에 금속 스퍼터링, 증기 증착 등에 의해 금속 미러(반사 미러)로서 금속 반사면을 갖는 금속층(36)을 형성한다. 예를 들면, Au로 이루어진 금속 미러(36)로서, Au로 이루어진 금속층(36)을 Au를 사용하여 금속 스퍼터링, 증기 증착 등에 의해 경사면(34) 상에 형성한다. 이어서, 도 4의 (c)를 참조하여, 전자 회로 기판 상에 코어층(37)을 적층한다. 미경화된 필름 형상의 재료가 코어 등을 형성하기 위한 재료로서 사용된다. 마스크(도시 생략) 등을 사용한 패터닝 공정을 행하고, 현상 공정을 행한다. 코어층의 재료(37)가 미경화되어 있으므로, 돌출부(32, 32)의 끝단 에 도달하는 범위로 플래트닝(falttening)을 행한다.
다음으로, 상부 클래딩층(38)을 코어층(37) 상에 적층한 후, 현상하고 패터닝한다. 상부 클래딩층(38)은 약 10㎛의 두께를 갖는다. 결론적으로, 광 도파로가 일체화된 광 도파로 탑재 전자 회로 기판이 완성된다, 상술한 실시예에서, 금속 미러(36)는 2곳에 배치된다. 그러나, 이하에서 설명하듯이, 금속 미러(36)가 한곳에만 배치되는 경우도 있다.
도 5는 도 3과 4의 공정에 의해 제조되는 본 발명의 광 도파로 탑재 기판의 실시예이고, 동일 전자 회로 기판 상에서 광의 방출 및 수신에 의해 광 신호를 전송하기 위해 사용되는 광 도파로 탑재 기판의 단면도이다. 도 6은 본 발명의 광 도파로 탑재 기판의 다른 실시예이고, 광섬유(optical fiber) 등을 통하여 광 신호를 전송하도록, 전자 회로 기판 상에서 광을 방출(또는 수신)하기 위해 사용되는 광 도파로 탑재 기판의 단면도이다.
도 5에 도시된 실시예에서, 도 3과 4의 공정에 의해 다층 전자 회로 기판의 상면 상에 광 도파로(50)를 형성한다. 이 경우, 상술한 바와 같이, 광 도파로(50)는 하부 클래딩층(30), 중간 코어층(37), 및 상부 클래딩층(38)으로 구성된 적층 부재로 구성되고, 코어층(37)에서 광 도파로(50)의 양단 부근에 45도로 경사진 금속 미러(36)(금속 반사면)를 갖는다. 광 도파로(50)의 양측 상에 각각 있는 2개의 금속 미러(36, 36) 사이의 코어층(37)의 부분은 광로(51)로 규정된다.
VCSEL 등과 같은 발광 장치(40)는 다층 전자 회로 기판의 상면에 탑재되고, 광 도파로(50)의 한쪽에 인접한다. 발광 장치(40)는 장치 본체에 발광부(41)를 포 함하고, 기판에 전기적으로 접속되는 범프(42)에 의해 다층 전자 회로 기판의 솔더 랜드(24)에 접속된다. 발광 장치(40)는 투명한 언더필 재료(43)에 의해 다층 전자 회로 기판에 탑재된다. 이 경우, 발광 장치(40)는 다층 전자 회로 기판에 대하여, 발광부(41)의 광축이 다층 전자 회로 기판의 상면과, 또한 광 도파로(50)와 광로(51)에 수직하고, 하나의 금속 미러(36)의 금속 반사면에 대하여 45도의 각도로 형성되도록 배치된다.
반면, PD 등의 수광 장치(60)는 다층 전자 회로 기판의 상면에 탑재되고, 광 도파로(50)의 다른 한쪽에 인접한다. 수광 장치(60)는 장치 본체에 수광부(61)를 포함하고, 발광 장치(40)와 마찬가지로, 기판에 전기적으로 접속되는 범프(42)에 의해 다층 전자 회로 기판의 솔더 랜드(24)에 접속된다. 발광 장치(40)와 마찬가지로, 수광 장치(60)는 투명한 언더필 재료(43)에 의해 다층 전자 회로 기판 상에 탑재된다. 이 경우, 수광 장치(6)는 다층 전자 회로 기판에 대하여, 수광부(61)의 광축이 다층 전자 회로 기판의 상면과, 또한 광 도파로(50)와 광로(51)에 수직하고, 다른 하나의 금속 미러(36)의 금속 반사면에 대하여 45도의 각도로 형성되도록 배치된다.
따라서, 발광 장치(40)의 발광부(41)로부터 방출되고, 광 도파로(50)에 수직하게 입사되는 광은, 하나의 금속 미러(36)의 금속 반사면에 의해 90도의 각도로 반사되어, 광 도파로(50)의 코어층(37)에서 광로(51)를 관통하고, 다시 광 도파로(50)의 다른 하나의 금속 미러(36)의 금속 반사면에 의해 90도의 각도로 반사되어, 수광 장치(60)의 수광부(61)에 의해 수광된다.
도 6에 도시된 다른 실시예는 이하의 점에서 도 5의 실시예와 다르다. 도 5의 실시예에서는 한쌍의 금속 미러가 광 도파로(50)의 양단 부근에서 각각 2곳에 배치된다. 반면, 도 6의 실시예에서는 하나의 금속 미러가 광 도파로(50)의 일단 부근에만 배치되고, 도 5의 실시예에서 배치된 수광 장치(60) 대신에, 광 도파로(50)와 광 섬유(70)의 광축을 일치시키기 위해서, 광 섬유(70)의 입사면이 작은 갭을 통하여 광 도파로(50)의 타단 면과 대향하도록, 신호 전송용 광 섬유(70)를 배치한다.
따라서, 발광 장치(40)의 발광부(41)로부터 방출되고, 광 도파로(50)에 수직으로 입사되는 광은 금속 미러(36)의 금속 반사면에 의해 90도의 각도로 반사되어 광 도파로(50)의 코어층(37)에서 광로(51)를 관통하고, 광 도파로(50)의 타단 면을 통하여 광 섬유(70) 상에 입사되어 광 신호 전송을 행한다.
도면에 도시된 실시예는 발광 장치(40)가 수광 장치로 대체되고, 광 도파로(50) 상의 광 섬유(70)로부터 입사되는 광은 금속 미러(36)의 금속 반사면에 의해 90도의 각도로 반사되어 수광 장치에 의해 수광되도록 구성할 수 있는 것은 당연하다.
본 발명의 실시예들을 첨부된 도면을 참조하여 설명하였지만, 본 발명은 상기 실시예들에 한정되는 것은 아니며, 본 발명의 의도 또는 범주를 벗어나지 않는 범위에서 다양한 형태, 수정, 변형 등이 가능하다. 예를 들면, 본 실시예에서는 금속 미러를 45도로 경사지게 하지만, 금속 미러의 경사 각도는 45도로 한정되는 것은 아니다. 또한, 돌출부(32)가 Cu로 이루어지고, 금속 미러(36)가 Au로 이루어 지지만, 돌출부(32) 및 금속 미러(36)의 재료는 이들 금속에 한정되지 않는다.
상술한 바와 같이, 본 발명에 따르면, 전자 회로 기판의 제조의 연장에서 전자 회로 기판 상에 광 도파로를 형성할 수 있고, 종래의 광전 전자 회로 기판에서 개별적으로 제조된 전자 회로 기판 및 광 도파로를 전자 회로 기판의 제조의 연장에서 집합적으로 제조할 수 있으므로, 작업 공정수 및 생산 비용을 저감할 수 있다. 따라서, 본 발명은 광과 전자 부품의 통합 패키지와, 광과 전자 부품의 통합 기판 등의 광 신호 전송용 기판의 모든 종류에 적용할 수 있다.
도 1은 광 도파로가 전자 회로 기판 상에 탑재되는 종래예를 나타내는 단면도.
도 2는 45도 경사진 반사 미러가 광 도파로에 형성되는 종래예를 공정순으로 나타내는 도면.
도 3은 본 발명의 광 도파로 탑재 기판의 제조 방법(전반 공정)의 공정을 나타내는 도면.
도 4는 본 발명의 광 도파로 탑재 기판의 제조 방법(후반 공정)의 공정을 나타내는 도면.
도 5는 본 발명에 따라 제조된 광 도파로 탑재 기판의 실시예를 나타내는 도면.
도 6은 본 발명에 따라 제조된 광 도파로 탑재 기판의 다른 실시예를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
21 : 절연 수지층
22 : 회로 패턴
23 : 솔더 레지스트
24 : 솔더 랜드(solder land)
25 : 비어(via)

Claims (9)

  1. 절연층이 표면에 위치하고, 상기 절연층 아래에 도체층을 갖는 전자 회로 기판과, 상기 전자 회로 기판 상에 형성된 광 도파로(optical waveguide)를 포함하는 광 도파로 탑재 기판의 제조 방법으로서,
    상기 도체층을 노출시키도록 상기 절연층에 적어도 하나의 개구를 형성하는 공정;
    상기 절연층의 개구에 대응하는 위치에 개구를 갖는 하부 클래딩층(cladding layer)을 상기 절연층 상에 형성하는 공정;
    상기 하부 클래딩층 상에 레지스트층을 형성하고, 상기 절연층의 개구에 대응하는 레지스트층의 위치에 개구를 형성하는 공정;
    전극으로서, 상기 개구를 통하여 노출되는 상기 도체층을 사용하여, 상기 절연층, 상기 하부 클래딩층, 및 상기 레지스트층을 관통하는 개구에 금속이 충전되도록 전해 도금을 행하는 공정;
    상기 레지스트층을 제거하여 충전된 금속으로 구성된 돌출부를 형성하는 공정;
    상기 돌출부가 경사면을 갖도록 가공하는 공정;
    상기 돌출부의 상기 경사면 상에 반사층을 형성하는 공정;
    상기 하부 클래딩층 및 상기 반사층 상에 코어층을 적층하는 공정; 및
    상기 코어층 상에 상부 클래딩층을 적층하는 공정을 포함하는 광 도파로 탑 재 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 돌출부는 Cu를 이용한 전해 도금에 의해 형성되고, 상기 반사층은 Au에 의해 형성되며, 상기 돌출부의 경사면은 상기 전자 회로 기판의 표면에 45도의 각도로 가공되는 광 도파로 탑재 기판의 제조 방법.
  3. 전자 회로 기판; 및
    상기 전자 회로 기판 상에 형성된 광 도파로를 포함하는 광 도파로 탑재 기판으로서,
    상기 광 도파로는,
    상기 전자 회로 기판의 표면 상에 형성된 하부 클래딩층;
    상기 하부 클래딩층 상에 적층된 코어층;
    상기 코어층 상에 적층된 상부 클래딩층; 및
    상기 광 도파로에 형성되는 금속으로 이루어진 돌출부의 경사면 상에 형성되는, 상기 돌출부와는 다른 금속으로 이루어지는 금속층을 갖고, 상기 코어층에 형성되는 적어도 하나의 경사진 반사 미러를 포함하는 광 도파로 탑재 기판.
  4. 제 3 항에 있어서,
    상기 반사 미러가 상기 광 도파로에 45도로 경사져 있는 광 도파로 탑재 기 판.
  5. 제 4 항에 있어서,
    상기 반사 미러는 상기 광 도파로의 양단 부근에 배치된 2개의 반사 미러를 포함하는 광 도파로 탑재 기판.
  6. 제 4 항에 있어서,
    상기 반사 미러는 상기 광 도파로의 일단 부근에만 배치되는 광 도파로 탑재 기판.
  7. 제 5 항에 있어서,
    발광부를 갖고, 상기 전자 회로 기판 상에 배치되는 발광 장치; 및
    수광부를 갖고, 상기 전자 회로 기판 상에 배치되는 수광 장치를 더 포함하고,
    상기 발광부의 광축은 상기 광 도파로의 상부 및 하부 클래딩층에 의해 규정되는 광로에 수직이고, 하나의 상기 반사 미러에 대하여 45도의 각도로 형성되며,
    상기 수광부의 광축은 상기 광 도파로의 광로에 수직이고, 다른 하나의 상기 반사 미러에 대하여 45도의 각도로 형성되는 광 도파로 탑재 기판.
  8. 제 6 항에 있어서,
    발광부를 갖고, 상기 전자 회로 기판 상에 배치되는 발광 장치를 더 포함하고,
    상기 발광부의 광축은 상기 광 도파로의 상부 및 하부 클래딩층에 의해 규정된 광로에 수직이며, 상기 반사 미러에 대하여 45도의 각도로 형성되는 광 도파로 탑재 기판.
  9. 제 3 항에 기재된 광 도파로 탑재 기판을 제조하는 방법으로서,
    상기 금속층은 Cu로 이루어지고, 상기 돌출부는 Au로 이루어지는 광 도파로 탑재 기판의 제조 방법.
KR1020080089350A 2007-09-14 2008-09-10 광 도파로 탑재 기판 및 그 제조 방법 KR20090028435A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00239820 2007-09-14
JP2007239820A JP4969379B2 (ja) 2007-09-14 2007-09-14 光導波路搭載基板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20090028435A true KR20090028435A (ko) 2009-03-18

Family

ID=40454545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089350A KR20090028435A (ko) 2007-09-14 2008-09-10 광 도파로 탑재 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7747111B2 (ko)
JP (1) JP4969379B2 (ko)
KR (1) KR20090028435A (ko)
CN (1) CN101387721B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618716B2 (en) 2015-03-11 2017-04-11 Samsung Electronics Co., Ltd. Photonic integrated circuit

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750679B (zh) * 2010-01-21 2012-10-17 华为技术有限公司 一种光通信系统以及光连接器
JP2012109475A (ja) * 2010-11-19 2012-06-07 Rohm Co Ltd 発光装置、発光装置の製造方法、および光学装置
JPWO2012070381A1 (ja) * 2010-11-22 2014-05-19 日本電気株式会社 実装構造及び実装方法
JP5479310B2 (ja) * 2010-12-03 2014-04-23 新光電気工業株式会社 光導波路及びその製造方法と光導波路装置
US8968987B2 (en) 2012-01-11 2015-03-03 International Business Machines Corporation Implementing enhanced optical mirror coupling and alignment utilizing two-photon resist
EP2881773B1 (en) * 2013-12-03 2018-07-11 ams AG Semiconductor device with integrated mirror and method of producing a semiconductor device with integrated mirror
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
WO2019010495A1 (en) * 2017-07-07 2019-01-10 Arizona Board Of Regents On Behalf Of The University Of Arizona QUICK MANUFACTURING OF OPTICAL OPTICAL COUPLER IN POLYMER BY GRAY LEVEL LITHOGRAPHY
CN107340573B (zh) * 2017-08-25 2019-06-21 西安电子科技大学 叠层光电互联印制板及其实现方法
JP2021148851A (ja) * 2020-03-17 2021-09-27 沖電気工業株式会社 光電融合モジュール及びその製造方法
US20220196914A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Waveguide with self-aligned mirror in package for long range chip-to-chip communications
WO2022264322A1 (ja) * 2021-06-16 2022-12-22 日本電信電話株式会社 光回路デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546688B2 (ja) 1987-09-14 1996-10-23 富士通株式会社 受光器構造
JP3117107B2 (ja) * 1993-08-03 2000-12-11 シャープ株式会社 光集積回路素子の組立構造
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
KR100277695B1 (ko) * 1998-09-12 2001-02-01 정선종 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP3764640B2 (ja) * 2000-09-26 2006-04-12 京セラ株式会社 光モジュール及びその製造方法
JP2002277694A (ja) * 2001-03-19 2002-09-25 Mitsubishi Electric Corp 光導波路および電気回路を有する基板およびその製造方法
JP2003050329A (ja) * 2001-08-06 2003-02-21 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP2003227951A (ja) 2002-02-05 2003-08-15 Canon Inc 光導波装置、その製造方法、およびそれを用いた光電気混載基板
JP2004102216A (ja) * 2002-07-16 2004-04-02 Ngk Spark Plug Co Ltd 光路変換部を備える光導波基板およびその製造方法
US7092603B2 (en) * 2004-03-03 2006-08-15 Fujitsu Limited Optical bridge for chip-to-board interconnection and methods of fabrication
JP2006201499A (ja) * 2005-01-20 2006-08-03 Sony Corp 光通信モジュール
JP4624162B2 (ja) * 2005-04-07 2011-02-02 京セラ株式会社 光電気配線基板
JP2009069668A (ja) 2007-09-14 2009-04-02 Shinko Electric Ind Co Ltd 光導波路搭載基板及びその製造方法
KR20090054812A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 광기판 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618716B2 (en) 2015-03-11 2017-04-11 Samsung Electronics Co., Ltd. Photonic integrated circuit

Also Published As

Publication number Publication date
CN101387721A (zh) 2009-03-18
US7747111B2 (en) 2010-06-29
CN101387721B (zh) 2012-09-05
JP2009069658A (ja) 2009-04-02
US20090074353A1 (en) 2009-03-19
JP4969379B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
KR20090028435A (ko) 광 도파로 탑재 기판 및 그 제조 방법
US7596289B2 (en) Optical/electrical hybrid substrate
US7720327B2 (en) Optical waveguide mounted substrate and method of producing the same
US7164815B2 (en) Manufacturing method of an optical waveguide
US9671575B2 (en) Optical waveguide device and method of manufacturing the same
US20130209027A1 (en) Photoelectric composite wiring module
JP5395734B2 (ja) 光電気複合基板の製造方法
US11378763B2 (en) Optical waveguide having support member, optical waveguide mounting substrate and optical transceiver
US20110007998A1 (en) Optical waveguide, opto-electronic circuit board, and method of fabricating opto-electronic circuit board
US8351751B2 (en) Optical waveguide and method of manufacturing the same, and optical waveguide mounted board
US9052479B2 (en) Optical board, method for manufacturing the same, and optical module
US8737794B2 (en) Two-layer optical waveguide and method of manufacturing the same
US9244224B2 (en) Optical waveguide device
US9983368B2 (en) Optical waveguide device
US9158067B2 (en) Optical board, method for manufacturing the same, and optical module structure
JP2015102739A (ja) 光導波路の製造方法、光導波路および光電気混載基板
US10928598B2 (en) Optical waveguide mounting substrate and optical communication device
US20220163739A1 (en) Optical waveguide device, and optical communication apparatus
JP2018054669A (ja) 光電気配線基板の製造方法、電子装置の製造方法および光電気配線基板
US20240027713A1 (en) Substrate with optical waveguide and optical communication device
JP2023008205A (ja) 配線基板
JP6136545B2 (ja) 光配線基板、光配線基板の製造方法、及び光モジュール
JP2018159728A (ja) 光電気配線基板、電子装置および光電気配線基板の製造方法
KR20130074695A (ko) 광 연결 모듈, 이를 포함하는 광 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid