KR20090024031A

KR20090024031A - 표시 장치

Info

Publication number: KR20090024031A
Application number: KR1020070089212A
Authority: KR
Inventors: 신용환; 김성운; 우화성; 김희섭
Original assignee: 삼성전자주식회사
Priority date: 2007-09-03
Filing date: 2007-09-03
Publication date: 2009-03-06
Also published as: US8537089B2; US20090058784A1; KR101382481B1

Abstract

광시야각을 구현하고 측면 시인성이 향상된 표시 장치가 제공된다. 표시 장치는, 제1 기판, 제1 기판 위에 형성되는 제1 박막 트랜지스터, 제1 기판 위에 형성되는 제2 박막 트랜지스터, 제1 기판 위에 형성되고, 제1 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 제1 기판 위에 형성되고, 제2 박막 트랜지스터와 전기적으로 연결되며, 제1 전극과 엇갈리게 형성되는 제2 전극, 제1 전극 및 제2 전극 위에 형성되는 제1 배향막, 제1 기판과 마주하는 제2 기판, 제2 기판 위에 형성되는 제2 배향막, 및 제1 기판 및 제2 기판 사이에 개재되어 있는 액정 분자를 포함할 수 있다. 이 때 제1 전극과 제2 전극 사이의 전극 간격은 서로 다른 크기의 제1 전극 간격 및 제2 전극 간격을 포함하고, 전계가 형성되지 않을 때, 액정 분자는 제1 기판 및 제2 기판에 대하여 실질적으로 수직하게 배열될 수 있다.

표시 장치, 시인성, 전극 간격

Description

표시 장치{display device}

본 발명은 액정 표시 장치에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나이다. 액정 표시 장치는 화소 전극과 공통 전극 등의 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 개재되어 있으며 유전율 이방성(dielectric anisotropy)을 가지는 액정층으로 이루어진다.

액정 표시 장치에서 영상을 표시하기 위하여, 전계 생성 전극에 소정의 전압이 인가되고 액정층 내에 전계가 생성된다. 전계가 생성되면, 액정층의 액정 분자들이 배열되고 특정 방향으로 편광된 입사광의 편광 상태가 바뀌어, 밝고 어두운 상태가 표시된다.

액정 표시 장치에서 시야각을 넓히기 위하여, 다양한 액정 모드가 개발 되었다. 일 예로 상부 기판과 하부 기판의 전극에 패턴이 형성된 수직 배향 모드(PVA, Patterned Vertical Alignment) 등이 개발되었다. 또한 하나의 기판 위에 전계를 형성하기 위한 두 종류의 선형 전극이 형성된 모드 등이 개발되었다.

한편 광시야각 모드에서도 정면 시인성 대비 측면 시인성이 왜곡되는 문제가 있어, 이를 해결하기 위한 다양한 방법이 시도되고 있다.

본 발명이 해결하고자 하는 과제는 광시야각을 구현하고 측면 시인성이 향상된 표시 장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되는 제1 박막 트랜지스터, 상기 제1 기판 위에 형성되는 제2 박막 트랜지스터, 상기 제1 기판 위에 형성되고, 상기 제1 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 기판 위에 형성되고, 상기 제2 박막 트랜지스터와 전기적으로 연결되며, 상기 제1 전극과 엇갈리게 형성되는 제2 전극, 상기 제1 전극 및 상기 제2 전극 위에 형성되는 제1 배향막, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되는 제2 배향막, 및 상기 제1 기판 및 제2 기판 사이에 개재되어 있는 액정 분자를 포함할 수 있다. 이 때 상기 제1 전극과 제2 전극 사이의 전극 간격은 서로 다른 크기의 제1 전극 간격 및 제2 전극 간격을 포함하고, 전계가 형성되지 않을 때, 상기 액정 분자는 상기 제1 기판 및 상기 제2 기판에 대하여 실질적으로 수직하게 배열될 수 있다.

상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 제1 기판 위에 형성되고, 상기 데이터선으로부터 신호를 전달 받는 제1 전극, 상기 제1 기판 위에 형성되고, 상기 제1 전극과 엇갈리게 형성되는 제2 전극, 상기 제1 전극 및 상기 제2 전극을 덮도록 형성되는 제1 배향막, 상기 제1 기판과 마주하는 제2 기판, 및 상기 제2 기판 위에 형성되는 제2 배향막, 및 상기 제1 기판 및 상기 제2 기판 사이에 개재되어 있는 액정 분자를 포함할 수 있다. 이 때 상기 제1 전극과 상기 제2 전극 사이의 전극 간격은 서로 다른 크기의 제1 전극 간격 및 제2 전극 간격을 포함하고, 전계가 형성되지 않을 때, 상기 액정 분자는 상기 제1 기판 및 상기 제2 기판에 대하여 실질적으로 수직하게 배열될 수 있다.

상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 제1 기판 위에 형성되고, 상기 데이터선으로부터 신호를 전달 받는 제1 전극, 상기 제1 기판 위에 형성되는 제2 전극, 상기 제1 전극 및 상기 제2 전극을 덮도록 형성되는 제1 배향막, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되는 제2 배향막, 및 상기 제1 기판 및 상기 제2 기판 사이에 개재되어 있는 액정 분자를 포함할 수 있다. 이 때 상기 제1 전극은 복수의 제1 가지 전극을 포함하고, 상기 제2 전극은 복수의 제2 가지 전극을 포함하며, 상기 제2 가지 전극은 상기 제1 가지 전극과 실질적으로 평행하게 형성되고, 상기 제1 가지 전극과 상기 제2 가지 전극 사이의 전극 간격은 적어도 둘 이상의 값을 가질 수 있다.

이와 같은 본 발명의 실시예들에 따른 표시 장치는 하나의 화소 영역에 적어도 둘 이상의 전극 간격 값을 갖는 제1 및 제2 전극을 형성하여, 측면 시인성을 향상시킬 수 있다.

이하에서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 일 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1 내지 도 3을 참조하여, 본 발명의 일 실시예 따른 표시 장치에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 표시 장치의 구조를 도시한 배치도이고, 도 2는 도 1의 표시 장치에 전계가 형성되지 않았을 때, I-I' 선을 따라 잘라 도시한 단면도이며, 도 3은 도 1의 표시 장치에 전계가 형성되었을 때, I-I' 선을 따라 잘라 도시한 단면도이다.

도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(400)는 박막 트랜지스터 어레이(thin film transistor array)가 형성된 제1 표시판(100), 제1 표시판(100)과 마주 보는 제2 표시판(200) 및 제1 표시판(100) 및 제2 표시판(200) 사이에 개재된 액정층(300)을 포함한다.

본 발명의 일 실시예에 따른 표시 장치(400)에서, 제1 표시판(100)에 전계를 형성하기 위한 제1 전극(161) 및 제2 전극(165)이 형성되고, 제1 전극(161)과 제2 전극(165)은 하나의 화소 영역에서 다양한 전극 간격으로 형성될 수 있다. 또한 액정 층(300) 내의 액정 분자들(301)은 전계를 인가하지 않았을 때, 제1 표시판(100) 및 제2 표시판(200)에 대하여 수직으로 배열된다.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(101) 위에 복수의 게이트선(gate line)(111)이 형성되어 있다. 게이트선(111)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(111)으로부터 위와 아래로 돌출한 복수의 제1 및 제2 게이트 전극(gate electrode)(113, 114)이 형성되어 있다. 이러한 게이트선(111)과, 제1 및 제2 게이트 전극(113, 114)을 게이트 배선이라 한다.

게이트 배선(111, 113, 114)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또한 이들은 물리적 성질이 다 른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들면, 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 배선(111, 113, 114)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트선(111)과 동일한 층에 게이트선(111)과 동일한 물질로 이루어진 유지 전극(도시하지 않음)이 더 형성될 수도 있다.

게이트선(111) 위에 질화 규소(SiNx) 또는 산화 규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(121)이 형성된다.

게이트 절연막(121) 위에 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 섬형상의 제1 및 제2 반도체층(131, 132)이 형성되어 있다. 제1 및 제2 반도체층(131, 132)은 각각 제1 및 제2 게이트 전극(113, 114)과 중첩된다.

제1 및 제2 반도체층(131, 132) 위에 섬형 저항성 접촉 부재(ohmic contact layer)(도시하지 않음)가 각각 형성되어 있다. 저항성 접촉 부재는 인 따위의 n형 불순물이 고농도로 도핑 되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재는 제1 반도체층(131)과 제1 소스 전극(146) 사이, 및 제1 반도체층(131)과 제1 드레인 전극(143) 사이에 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 또한 저항성 접촉 부재는 제2 반도체층(132)과 제2 소스 전극(147) 사이, 및 제2 반도체층(132)과 제2 드레인 전극(145) 사이에 존재하며 이들 사이의 접촉 저항을 낮추어 준다.

저항성 접촉 부재 및 게이트 절연막(121) 위에 제1 및 제2 데이터선(data line)(141, 142)과, 제1 및 제2 소스 전극(146, 147)과, 제1 및 제2 드레인 전극(drain electrode)(143, 145)이 형성되어 있다. 제1 및 제2 데이터선(141, 142)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(111)과 교차한다. 제1 및 제2 소스 전극(146, 147)은 제1 및 제2 데이터선(141, 142)에 각각 형성되어 있다. 본 발명의 일 실시예에서 제1 및 제2 소스 전극(146, 147)은 각각 제1 및 제2 드레인 전극(143, 145)과 마주하는 제1 및 제2 데이터선(141, 142)의 일부이며, 제1 및 제2 데이터선(141, 142)에서 돌출되지 않은 경우를 예로 들어 설명하고 있다. 다만 제1 및 제2 소스 전극(146, 147)은 이에 한정되지 않으며, 제1 및 제2 데이터선(141)에서 연장되어 돌출되고 제1 및 제2 드레인 전극(143, 145)과 마주하도록 형성될 수 있다. 이러한 제1 및 제2 데이터선(141, 142)과, 제1 및 제2 드레인 전극(143, 145)과, 제1 및 제2 소스 전극(146, 147)을 데이터 배선이라 한다.

데이터 배선(141, 142, 145, 145, 146, 147)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있으며, 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 다만 데이터 배선(141, 142, 145, 145, 146, 147)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

제1 게이트 전극(113), 제1 소스 전극(146), 및 제1 드레인 전극(143)은 제1 반도체층(131)과 함께 제1 박막 트랜지스터(thin film transistor, TFT)를 이루고, 제2 게이트 전극(114), 제2 소스 전극(147), 및 제2 드레인 전극(145)은 제2 반도체층(132)과 함께 제2 박막 트랜지스터를 이룬다. 제1 및 제2 박막 트랜지스터의 채널(channel)은 제1 및 제2 드레인 전극(143, 145)과 제1 및 제2 소스 전극(146, 147) 사이의 제1 및 제2 반도체층(131, 132)에 형성된다.

본 발명의 일 실시예에 따른 표시 장치에서 하나의 화소 영역에 제1 및 제2 박막 트랜지스터가 형성되어 있으며, 제1 박막 트랜지스터는 후술하는 제1 전극(161)과 전기적으로 연결되고, 제2 박막 트랜지스터는 후술하는 제2 전극(165)과 전기적으로 연결된다.

데이터 배선(141, 142, 145, 145, 146, 147) 및 제1 및 제2 반도체층(131, 132)의 노출된 부분 위에 보호막(passivation layer)(150)이 형성되어 있다. 보호막(150)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등의 무기 절연막 등으로 만들어 질 수 있다. 또한 보호막(150)은 낮은 유전율을 갖는 유기 절연물 등으로 만들어 질 수 있으며, 감광성(photo sensitivity)을 가질 수 있다. 예를 들면 보호막(150)은 아크릴 계열의 유기 절연물 등으로 만들어질 수 있으며, 약 2.5 내지 5㎛ 정도의 두께를 가질 수 있다.

보호막(150)에 제1 및 제2 드레인 전극(143, 145)의 각 양단을 드러내는 복수의 접촉 구멍(contact hole, 151, 153, 155, 157)이 형성되어 있다.

보호막(150) 위에 제1 전극(161) 및 제2 전극(165)이 형성되어 있다. 제1 전극(161) 및 제2 전극(165)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다. 전계(field)를 형성하기 위하여, 제1 전극(161) 및 제2 전극(165)에 서로 다른 전압이 인가될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(400)에서 제1 전극(161)과 제2 전극(165)은 동일한 층(layer)에 형성되지만, 서로 다른 층에 형성되는 것도 가능하다.

제1 전극(161)은 게이트선(111)의 길이 방향과 소정의 경사각을 이루는 복수의 제1 가지 전극(161b)을 포함한다. 복수의 제1 가지 전극(161b)은 서로 실질적으로 평행하게 형성된다. 본 발명의 일 실시예에서 제1 가지 전극(161b)의 길이 방향은 게이트선(111)의 길이 방향과 0도 내지 60도의 경사각을 갖도록 형성될 수 있다.

제1 전극(161)은 복수의 제1 가지 전극(161b)을 서로 연결하는 제1 줄기 전극(161a)을 포함한다. 본 발명의 일 실시예에서 제1 줄기 전극(161a)은 게이트선(111)의 길이 방향과 실질적으로 평행한 부분과 제1 및 제2 데이터선(141, 142)의 길이 방향과 실질적으로 평행한 부분을 포함한다.

본 발명의 일 실시예에서 복수의 제1 가지 전극(161b)은 화소 영역의 중심에 형성된 게이트선(111)을 기준으로 대칭인 구조를 갖는다. 즉, 복수의 제1 가지 전극(161b)은 상부 제1 가지 전극과 하부 제1 가지 전극으로 나누어진다. 한편 제1 줄기 전극(161a)도 화소 영역의 중심에 형성된 게이트선(111)을 기준으로 대칭인 구조를 갖는다. 즉, 제1 줄기 전극(161a)은 상부 제1 줄기 전극과 하부 제1 줄기 전극으로 나누어 진다.

제2 전극(165)도 제2 가지 전극(165b) 및 제2 줄기 전극(165a)을 포함한다. 제2 전극(165)은 제1 전극(161)과 유사한 형태로 형성되며, 제1 전극(161)과 전기적으로 절연되어 있다. 또한 제2 줄기 전극(165a)과 제1 줄기 전극(161a)은 서로 엇갈리게 형성된다.

이하에서 제2 전극(165)에 대하여 설명한다.

본 발명의 일 실시예에 따른 제2 전극(165)은 게이트선(111)의 길이 방향과 소정의 경사각을 이루는 복수의 제2 가지 전극(165b)을 포함한다. 복수의 제2 가지 전극(165b)은 서로 실질적으로 평행하게 형성된다. 본 발명의 일 실시예에서 제2 가지 전극(165b)의 길이 방향은 게이트선(111)의 길이 방향과 0도 내지 60도의 경사각을 갖도록 형성될 수 있다.

제2 전극(165)은 복수의 제2 가지 전극(165b)을 서로 연결하는 제2 줄기 전극(165a)을 포함한다. 본 발명의 일 실시예에서 제2 줄기 전극(165a)은 게이트선(111)의 길이 방향과 실질적으로 평행한 부분과 제1 및 제2 데이터선(141, 142)의 길이 방향과 실질적으로 평행한 부분을 포함한다.

본 발명의 일 실시예에서 복수의 제2 가지 전극(165b)은 화소 영역의 중심에 형성된 게이트선(111)을 기준으로 대칭인 구조를 갖는다. 즉, 복수의 제2 가지 전극(165b)은 상부 제2 가지 전극과 하부 제2 가지 전극으로 나누어진다. 한편 제2 줄기 전극(165a)도 화소 영역의 중심에 형성된 게이트선(111)을 기준으로 대칭인 구조를 갖는다. 즉, 제2 줄기 전극(165a)은 상부 제2 줄기 전극과 하부 제2 줄기 전극으로 나누어 진다.

본 발명의 일 실시예에 따른 표시 장치에서 제1 영역에 형성된 제1 가지 전 극(161b)과 제2 가지 전극(165b) 사이의 제1 전극 간격(D1)과, 제2 영역에 형성된 제1 가지 전극(161b)과 제2 가지 전극(165b) 사이의 제2 전극 간격(D2)은 서로 다르게 형성될 수 있다. 한편 본 발명의 일 실시예에 따른 표시 장치에서 제1 가지 전극(161b)과 제2 가지 전극(165b)은 제1 전극 간격(D1), 제2 전극 간격(D2)을 갖도록 형성되었지만, 필요에 따라서 다양한 전극 간격으로 형성될 수 있다.

본 발명의 일 실시예에서 제1 전극 간격(D1) 및 제2 전극 간격(D2)은 예를 들어 4㎛ 내지 20㎛ 범위 내에서 형성되며, 제1 전극 간격(D1)과 제2 전극 간격(D2)의 차는 예를 들어 1 ㎛ 내지 6㎛일 수 있다. 본 발명의 일 실시예에 따른 표시 장치에서 제1 전극(161)과 제2 전극(165)의 폭(width)은 약 1㎛ 내지 6㎛로 형성될 수 있다.

제1 전극(161)은 제1 접촉 구멍(151) 및 제2 접촉 구멍(153)을 통하여 제1 드레인 전극(143)과 전기적으로 연결되고, 제2 전극(165)은 제3 접촉 구멍(155) 및 제4 접촉 구멍(157)을 통하여 제2 드레인 전극(145)과 전기적으로 연결된다.

제1 전극(161) 및 제2 전극(165) 위에 제1 배향막(171)이 형성된다.

제2 표시판(200)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(201)을 포함한다. 절연 기판(201)위에 복수의 색필터(231)가 형성되고, 색필터(231) 위에 제2 배향막(251)이 형성된다. 한편 필요에 따라 차광막(도시하지 않음) 및 평탄화막(도시하지 않음) 등이 더 형성될 수도 있다.

본 발명의 일 실시예에 따른 표시 장치(400)에서 제2 표시판(200)에 별도의 공통 전극은 형성되지 않는다. 그렇지만 필요에 따라서 별도의 전면 공통 전극이 형성될 수도 있다.

본 발명이 일 실시예에 따른 표시 장치에서 제1 배향막(171) 및 제2 배향막(251)은 수직 배향막이 사용될 수 있다.

액정층(300)은 제1 표시판(100)과 제2 표시판(200) 사이에 개재된다. 액정층(300)은 양의 유전율 이방성을 갖는 액정 분자(301)를 포함한다.

이하에서 도 2 및 도 3을 참조로 하여 본 발명의 일 실시예에 따른 표시 장치의 동작 원리에 대하여 설명한다.

도 2를 참조하면, 표시 장치에 전계가 형성되지 않았을 때, 액정 분자(301)는 절연 기판(101, 201) 표면에 거의 수직으로 배열되어 있다. 제1 표시판(100)을 통과한 빛은 편광 상태가 바뀌지 않고 제2 표시판(200)을 통과한다. 따라서 제1 표시판(100)의 외측에 하부 편광판(미도시)이, 제2 표시판(200)의 외측에 상부 편광판(미도시)이 배치되고 하부 편광판의 투과축과 상부 편광판의 투과축이 수직하게 배열되어 있을 때 어두운 상태가 표시된다.

도 3을 참조하면, 표시 장치에 전계가 형성되었을 때, 제1 전극(161)과 제2 전극(165) 근처에서 수평 전계가 형성되며, 유전율 이방성이 양인 액정 분자(301)는 전계의 방향을 따라 배열된다. 이 때 하부 표시판(100)을 통과한 빛은 편광 상태가 바뀌어 상부 표시판(100)을 통과하며, 밝은 상태가 표시된다.

한편 본 발명의 일 실시예에 따른 표시 장치(400)에서 상부 편광판의 투과축과 하부 편광판의 투과축을 서로 수직하게 배치하였지만, 상부 편광판의 투과축과 하부 편광판의 투과축은 서로 평행하게 배치할 수도 있다.

제1 전극(161)과 제2 전극(165) 사이에 전계를 형성하기 위하여 다양한 전압을 인가할 수 있다. 본 발명의 일 실시예에 따른 표시 장치(400)에서, 화이트 상태를 구현하기 위하여 제1 전극(161)과 제2 전극(165)에 기준 전압과의 차이는 같고(전압의 절대값이 같고), 극성이 다른 전압이 각각 인가될 수 있다. 예를 들면, 기준 전압이 7V일 때 화이트 상태를 구현하기 위하여 제1 전극(161)에 14V의 전압이 인가되고, 제2 전극(165)에 0V의 전압이 인가된다. 한편 블랙 상태를 구현하기 위하여 제1 전극(161)과 제2 전극(165)에 7V의 전압이 인가될 수 있다.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 전극 간격에 따른 전압(V)-투과율(T) 곡선을 나타낸 그래프이다. A는 전극 간격이 9㎛ 일 때의 V-T 곡선이고, B는 전극 간격이 15㎛일 때의 V-T 곡선이다.

도 4를 보면, 전극 간격이 달라짐에 따라 전압에 따른 투과율이 달라진다. 즉 동일한 전압을 인가하였을 때, 전극 간격이 가까울 때의 투과율이 전극 간격이 멀 때의 투과율 보다 높다. 따라서 하나의 화소 영역에서 전극 간격이 다른 두 영역이 존재하는 경우, 이 두 영역에서는 액정 분자의 눕는 정도가 서로 다르게 되어 각 영역마다 서로 다른 크기의 휘도를 얻을 수 있다. 따라서, 측면 시인성이 개선될 수 있다.

마찬가지로, 하나의 화소 영역에 전극 간격이 다른 적어도 두 개의 영역이 있는 경우, 감마 혼합(gamma mixing)효과에 의하여 측면 시인성이 개선될 수 있다.

이하에서 도 5, 도 6 및 도 7을 참조하여 본 발명의 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 5는 본 발명의 다른 실시예에 따른 표시 장치의 구 조를 도시한 배치도이고, 도 6은 도 5의 표시 장치에 전계가 형성되지 않았을 때, Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고, 도 7은 도 5의 표시 장치에 전계가 형성되었을 때, Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다. 설명의 편의상, 이전 실시예의 도면(도 1 내지 도 4)에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.

본 발명의 다른 실시예에 따른 표시 장치(800)에서 제1 전극(561)은 서로 실질적으로 평행하게 형성된 복수의 제1 가지 전극(561b)과 복수의 제1 가지 전극(561b)를 서로 연결하는 제1 줄기 전극(161a)을 포함하고, 제2 전극(565)은 서로 실질적으로 평행하게 형성된 복수의 제2 가지 전극(565b)과 복수의 제2 가지 전극(565b)를 서로 연결하는 제2 줄기 전극(165a)을 포함한다.

제1 전극(561)과 제2 전극(565)은 제1 전극 간격(D1)과 제2 전극 간격(D2)이 교대로 배치되도록 형성된다. 즉 제1 전극 간격(D1)과 제2 전극 간격(D2)이 번갈아 가면서 나타난다.

본 발명의 다른 실시예에 따른 표시 장치(800)는 제1 표시판(500), 제2 표시판(200) 및 그 사이에 개재된 액정층(300)을 포함한다.

도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(800)의 동작 원리는 도 1, 도 2 및 도 3의 표시 장치(400)의 동작 원리와 실질적으로 동일하다.

이하에서 도 8을 참조하여 본 발명의 또 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 설명의 편의상, 이전 실시예의 도면(도 1 내지 도 4)에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.

본 발명의 또 다른 실시예에 따른 표시 장치(1200)는 제1 표시판(100)에 형성된 제1 전극(161), 제2 전극(165) 외에 제2 표시판(1000)에 형성된 제3 전극(1041)을 더 포함한다.

제3 전극(1041)은 특별한 패턴이 없이 전면이 판상으로 연결되어 있는 형상일 수 있다. 제 3 전극(1041)에는 기준 전압이 인가될 수 있다. 또한 본 실시예의 표시 장치(1200)에서 화이트 상태를 구현하기 위하여 제1 전극(161)과 제2 전극(165)에 기준 전압과의 차이는 같고(전압의 절대값이 같고), 극성이 다른 전압이 각각 인가될 수 있다. 예를 들면, 기준 전압이 7V일 때 화이트 상태를 구현하기 위하여 제1 전극(161)에는 14V의 전압이 인가되고, 제2 전극(165)에는 0V의 전압이 인가되며, 제3 전극(1041)에는 7V의 전압이 인가될 수 있다. 한편 블랙 상태를 구현하기 위하여 제1 전극(161), 제2 전극(165) 및 제3 전극(1041)에 7V의 전압이 인가될 수 있다.

이하에서 도 9를 참조하여 본 발명의 또 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 설명의 편의상, 이전 실시예의 도면(도 1 내지 도 4)에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.

본 발명의 또 다른 실시예에 따른 표시 장치(1600)에서, 제1 표시판(1300)과 제2 표시판(1400) 사이에 전계가 형성되지 않았을 때, 액정층(1500) 내의 액정 분자(1501)는 제1 표시판(1300)과 제2 표시판(1400)의 표면에 실질적으로 평행하게 배열된다.

즉, 제1 배향막(1371)과 제2 배향막(1451)으로서 수평 배향막이 사용된다. 한편 제1 배향막(1371)과 제2 배향막(1451)은 소정의 방향으로 러빙된다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구조를 도시한 배치도이다.

도 2는 도 1의 표시 장치에 전계가 형성되지 않았을 때, I-I' 선을 따라 잘라 도시한 단면도이다.

도 3은 도 1의 표시 장치에 전계가 형성되었을 때, I-I' 선을 따라 잘라 도시한 단면도이다.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 전극 간격에 따른 전압(V)-투과율(T) 곡선을 나타낸 그래프이다.

도 5는 본 발명의 다른 실시예에 따른 표시 장치의 구조를 도시한 배치도이다.

도 6은 도 5의 표시 장치에 전계가 형성되지 않았을 때, Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.

도 7은 도 5의 표시 장치에 전계가 형성되었을 때, Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.

도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.

도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100: 제1 표시판 101: 절연 기판

111: 게이트선 113: 제1 게이트 전극

114: 제2 게이트 전극 121: 게이트 절연막

131: 제1 반도체층 132: 제2 반도체층

141: 제1 데이터선 142: 제2 데이터선

143: 제1 드레인 전극 145: 제2 드레인 전극

146: 제1 소스 전극 147: 제2 소스 전극

150: 보호막 151, 153, 155, 157: 접촉 구멍

161: 제1 전극 161a: 제1 줄기 전극

161b: 제1 가지 전극 165: 제2 전극

165a: 제2 줄기 전극 165b: 제2 가지 전극

171: 제1 배향막 200: 제2 표시판

201: 절연 기판 231: 색필터

251: 제2 배향막 300: 액정층

301: 액정 분자 400: 표시 장치

Claims

제1 기판;

상기 제1 기판 위에 형성되는 제1 박막 트랜지스터;

상기 제1 기판 위에 형성되는 제2 박막 트랜지스터;

상기 제1 기판 위에 형성되고, 상기 제1 박막 트랜지스터와 전기적으로 연결되는 제1 전극;

상기 제1 기판 위에 형성되고, 상기 제2 박막 트랜지스터와 전기적으로 연결되며, 상기 제1 전극과 엇갈리게 형성되는 제2 전극;

상기 제1 전극 및 상기 제2 전극 위에 형성되는 제1 배향막;

상기 제1 기판과 마주하는 제2 기판;

상기 제2 기판 위에 형성되는 제2 배향막; 및

상기 제1 기판 및 제2 기판 사이에 개재되어 있는 액정 분자를 포함하고,

상기 제1 전극과 상기 제2 전극 사이의 전극 간격은 서로 다른 크기의 제1 전극 간격 및 제2 전극 간격을 포함하고,

전계가 형성되지 않을 때, 상기 액정 분자는 상기 제1 기판 및 상기 제2 기판에 대하여 실질적으로 수직하게 배열되는 표시 장치.
제 1항에서,

상기 제1 전극 간격은 제1 영역에 위치하고, 상기 제2 전극 간격은 제2 영역 에 위치하는 표시 장치.
제 2항에서,

상기 제1 기판 위에 형성된 게이트선과, 상기 게이트선과 교차하는 데이터선을 더 포함하는 표시 장치.
제 3항에서,

상기 제1 전극은 실질적으로 평행하게 형성되는 복수의 제1 가지 전극을 포함하는 표시 장치.
제 4항에서,

상기 제1 가지 전극은 상기 게이트선의 길이 방향을 기준으로 비스듬하게 형성된 표시 장치.
제 3항에서,

상기 제2 전극은 실질적으로 평행하게 형성되는 복수의 제2 가지 전극을 포함하는 표시 장치.
제 6항에서,

상기 제2 가지 전극은 상기 게이트선의 길이 방향을 기준으로 비스듬하게 형 성된 표시 장치.
제 1항에서,

상기 제1 전극 간격 및 상기 제2 전극 간격은 약 4㎛ 내지 약 20㎛의 범위 내에 형성된 표시 장치.
제 1항에서,

상기 제1 전극 간격과 상기 제2 전극 간격이 교대로 배치되는 표시 장치.
제 1항에서,

상기 액정 분자는 양의 유전율 이방성을 갖는 표시 장치.
제 1항에서,

상기 제1 전극 및 상기 제2 전극에 기준 전압과의 전압 차이가 같고 상기 기준 전압 대비 극성이 다른 제1 및 제2 구동 전압이 각각 인가되는 적어도 하나의 상태가 존재하는 표시 장치.
제1 기판;

상기 제1 기판 위에 형성되어 있는 게이트선;

상기 게이트선과 교차하는 데이터선;

상기 제1 기판 위에 형성되고, 상기 데이터선으로부터 신호를 전달 받는 제1 전극;

상기 제1 기판 위에 형성되고, 상기 제1 전극과 엇갈리게 형성되는 제2 전극;

상기 제1 전극 및 상기 제2 전극을 덮도록 형성되는 제1 배향막;

상기 제1 기판과 마주하는 제2 기판;

상기 제2 기판 위에 형성되는 제2 배향막; 및

상기 제1 기판 및 상기 제2 기판 사이에 개재되어 있는 액정 분자를 포함하고,

상기 제1 전극과 상기 제2 전극 사이의 전극 간격은 서로 다른 크기의 제1 전극 간격 및 제2 전극 간격을 포함하고,

전계가 형성되지 않을 때, 상기 액정 분자는 상기 제1 기판 및 상기 제2 기판에 대하여 실질적으로 수직하게 배열되는 표시 장치.
제 12항에서,

상기 액정 분자는 양의 유전율 이방성을 갖는 표시 장치.
제 13항에서,

상기 제1 전극 간격은 제1 영역에위치하고, 상기 제2 전극 간격은 제2 영역에 위치하는 표시 장치.
제 13항에서,

상기 제1 전극은 실질적으로 평행하게 형성되는 복수의 제1 가지 전극을 포함하는 표시 장치.
제 15항에서,

상기 제1 가지 전극은 상기 게이트선의 길이 방향을 기준으로 실질적으로 대칭인 표시 장치.
제 13항에서,

상기 제2 전극은 실질적으로 평행하게 형성되는 복수의 제2 가지 전극을 포함하는 표시 장치.
제 17항에서,

상기 제2 가지 전극은 상기 게이트선의 길이 방향을 기준으로 실질적으로 대칭인 표시 장치.
제 13항에서,

상기 제1 전극 간격과 상기 제2 전극 간격이 교대로 배치되는 표시 장치.
제1 기판;

상기 제1 기판 위에 형성되어 있는 게이트선;

상기 게이트선과 교차하는 데이터선;

상기 제1 기판 위에 형성되고, 상기 데이터선으로부터 신호를 전달 받는 제1 전극;

상기 제1 기판 위에 형성되는 제2 전극;

상기 제1 전극 및 상기 제2 전극을 덮도록 형성되는 제1 배향막;

상기 제1 기판과 마주하는 제2 기판;

상기 제2 기판 위에 형성되는 제2 배향막; 및

상기 제1 기판 및 상기 제2 기판 사이에 개재되어 있는 액정 분자를 포함하고,

상기 제1 전극은 복수의 제1 가지 전극을 포함하고, 상기 제2 전극은 복수의 제2 가지 전극을 포함하며,

상기 제2 가지 전극은 상기 제1 가지 전극과 실질적으로 평행하게 형성되고, 상기 제1 가지 전극과 상기 제2 가지 전극 사이의 전극 간격은 적어도 둘 이상의 값을 갖는 표시 장치.