KR20090020405A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20090020405A
KR20090020405A KR1020070085145A KR20070085145A KR20090020405A KR 20090020405 A KR20090020405 A KR 20090020405A KR 1020070085145 A KR1020070085145 A KR 1020070085145A KR 20070085145 A KR20070085145 A KR 20070085145A KR 20090020405 A KR20090020405 A KR 20090020405A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
data line
substrate
pixel
Prior art date
Application number
KR1020070085145A
Other languages
English (en)
Inventor
장용호
최승찬
김빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070085145A priority Critical patent/KR20090020405A/ko
Publication of KR20090020405A publication Critical patent/KR20090020405A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 구동 시에 디스플레이된 화면 상에 각 화소마다 구비된 박막 트랜지스터의 위치에 기인한 세로 줄무늬 불량이 발견되지 않아 표시 품질이 향상된 액정표시장치에 관한 것이다.
이러한 본 발명은, 다수의 화소로 이루어진 수평/수직 화소열이 정의된 제 1 기판; 상기 제 1 기판의 두 수평 화소열마다 형성되어 두 수평 화소열을 동시에 구동하는 다수의 게이트 라인; 상기 게이트 라인과 교차하도록 형성되되, 상기 제 1 기판의 수직 화소열 사이에는 두 라인씩 형성된 데이터 라인; 상기 각 화소의 일 게이트 라인과 일 데이터 라인의 교차 지점에 형성된 박막 트랜지스터; 에 의해 달성되며, 특히 상기 박막 트랜지스터는 인접한 좌우의 화소에 형성된 타 박막 트랜지스터와 두 데이터 라인을 기준으로 좌우 반전되는 위치에 형성되며, 인접한 상하의 화소에 형성된 타 박막 트랜지스터와는 게이트 라인을 기준으로 엇갈리는 위치에 형성된다.
액정표시장치, 박막 트랜지스터, 화질 불량

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 특정 패턴에서 블랙 매트릭스에 기인한 화질 불량 현상을 방지할 수 있는 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 널리 이용되고 있다.
상기 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지스터 어레이 기판이 서로 대향하고 그 사이에 액정층이 형성된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 액정패널 구동부를 포함하여 구성된다.
상기 컬러필터 기판에는 적색, 녹색, 청색 등의 컬러필터 층이 형성되며, 상기 게이트 라인, 데이터 라인, 및 박막 트랜지스터가 형성된 영역에서 광이 누설되는 것을 막고 상기 적색, 녹색, 청색 등의 컬러필터 간의 광 간섭을 방지하는 블랙 매트릭스가 형성된다.
그리고, 상기 컬러필터 기판에는 박막 트랜지스터 어레이 기판에 형성된 하기 화소 전극과 함께 전계를 형성하여 액정층을 구동하는 공통 전극이 형성된다.
그리고, 상기 박막 트랜지스터 어레이 기판에는 절연층을 사이에 두고 서로 종횡으로 교차되어 화소영역을 정의하는 게이트 라인과 데이터 라인이 형성된다. 또한, 상기 게이트 라인과 데이터 라인이 교차하는 화소 영역에는 스위칭 소자인 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 접속되는 화소 전극이 형성된다.
도 1을 참조하여 일반적인 액정표시장치에 대하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 일 예를 도시한 도면으로서, 설명의 편의를 위하여 박막 트랜지스터 어레이 기판의 일부만을 도시한 개략도이다.
일반적인 액정표시장치는, 도 1에 도시한 바와 같이 박막 트랜지스터 기판(1) 상에 종횡으로 교차되어 화소를 정의하는 n개의 게이트 라인(GL1~GLn)과 m개의 데이터 라인(DL1~DLm)이 형성되며, 상기 화소의 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 지점에는 해당 게이트 라인(GL)과 데이터 라인(DL)에 연결되는 박막 트랜지스터(2)가 형성되고, 상기 각 화소에는 상기 박막 트랜지스터(2)의 드레인 단자와 연결되는 화소 전극(3)이 형성된다.
그리고, 일반적인 액정표시장치는 게이트 라인(GL)을 구동하는 게이트 드라이버(4) 및 데이터 라인(DL)을 구동하는 데이터 드라이버(5)가 구비된다.
상기 박막 트랜지스터 기판(1) 상에 정의된 수평 화소열 각각은 적색, 녹색, 청색을 표시하는 화소가 수평으로 반복 형성되며, 각 화소에 형성된 박막 트랜지스터(2)는 각 화소의 일정한 위치에 형성된다.
그리고, 도면에 도시하지는 않았지만, 상기와 같은 일반적인 액정표시장치는 상기 박막 트랜지스터 어레이 기판(1)에 대응되는 컬러필터 기판이 구비되는데, 이러한 컬러필터 기판에는 상기 각 화소에 하나씩 대응되는 적색, 녹색, 청색의 컬러필터 및 상기 적색, 녹색, 청색의 컬러필터의 경계 영역과 박막 트랜지스터(2)에 대응되는 영역에 블랙 매트릭스가 형성된다. 즉, 상기 블랙 매트릭스는 각 화소에서 화소 전극(13)을 제외한 영역에 모두 형성된다.
상기와 같은 구성을 가지는 일반적인 액정표시장치에 구비된 데이터 드라이버(5)는 다수의 데이터 드라이브 집적회로로 구성되는데, 상기 데이터 드라이브 집적회로는 그 구성이 복잡하여 큰 부피를 차지함으로 인해 액정표시장치의 경량, 박형화의 추세에 역행할 뿐만 아니라 액정표시장치의 제조 비용이 높아지는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 도 2에 도시한 바와 같은 액정표시장치가 제안되었다.
도 2에 도시한 바와 같은 종래의 액정표시장치는, 박막 트랜지스터 기판(11) 상에 종횡으로 교차되어 화소를 정의하는 n'개의 게이트 라인(GL1~GLn')과 m'개의 데이터 라인(DL1~DLm')이 형성되되, 상기 게이트 라인(GL)은 두 수평 화소열마다 한 라인씩 형성되고 상기 데이터 라인(DL)은 수직 화소열 사이 영역마다 두 라인씩 형성된다.
그리고, 상기 박막 트랜지스터 어레이 기판(11) 상에 정의된 수직 화소열 각각은 적색, 녹색, 청색을 표시하는 화소가 수직으로 반복 형성된다.
또한, 각 화소에 형성된 박막 트랜지스터(12)는 인접한 상하 화소에 형성된 박막 트랜지스터(12)와는 게이트 라인(GL)을 기준으로 하여 엇갈린 위치에 형성되며, 각 화소에 형성된 박막 트랜지스터(12)는 인접한 좌우 화소에 형성된 박막 트랜지스터(12)와는 동일한 위치에 형성된다.
그리고, 도면에 도시하지는 않았지만, 상기 종래의 액정표시장치는 박막 트랜지스터 어레이 기판(11)에 대응되는 컬러필터 기판이 추가로 구비되는데, 상기 컬러필터 기판 상에는 적색, 녹색, 청색의 컬러필터와 상기 적색, 녹색, 청색 컬러필터의 경계 영역 및 박막 트랜지스터에 대응되는 영역에 블랙 매트릭스가 형성된다.
여기서, 도 2를 참조하면, 게이트 라인(GL1~GLn')의 수는 도 1에 도시된 액정표시장치의 게이트 라인(GL1~GLn)의 수의 1.5배이며, 데이터 라인(DL1~DLm')의 수는 도 1에 도시된 액정표시장치의 데이터 라인(DL1~DLm)의 수의 2/3배이다.
이와 같이 도 2에 도시된 종래의 액정표시장치는 도 1에 도시된 액정표시장치보다 작은 수의 데이터 라인(DL)이 요구되어, 데이터 드라이버(15)를 구성하는 데이터 드라이브 집적회로의 수가 최소화되므로 데이터 드라이버의 사이즈가 최소화되는 장점이 있다.
하지만, 도 2에 도시된 바와 같은 종래의 액정표시장치는 제조 완료 후에 화질 평가 과정에서 특정 패턴을 화면에 디스플레이하였을 때 세로 줄무늬 불량이 검 출되는 문제점이 발생하는데, 이와 관련하여 도 3a와 도 3b를 참조하여 설명하면 다음과 같다.
참고로, 도 3a는 데이터 전압이 인가되는 화소 전극이 형성된 영역만을 도시한 도면으로서, 특히 화소 전극 중에 일부는 오프(off)하고 나머지는 온(on)하여 특정 패턴을 화면에 디스플레이하기 위한 설계 모습을 평면도로 도시한 개략도이다.
그리고, 도 3b는 도 3a와 같이 설계된 사항에 따라 액정표시장치를 디스플레이하였을 시에 화면 상태를 나타낸 평면도로서, 블랙으로 표시된 영역은 블랙 매트릭스 영역이며 화이트로 표시된 영역은 화소 전극이 형성된 영역으로써 액정층이 정상 구동되는 영역이다.
도 3a에 도시한 바와 같이, 홀수 번째 수평 화소열은 홀수 번째 화소를 오프(off)하고 짝수 번째 화소를 온(on)하고 짝수 번째 수평 화소열은 홀수 번째 화소를 온(on)하고 짝수 번째 화소를 오프(off)하여 바둑판 형상과 유사한 패턴을 디스플레이하였을 경우에, 도 3b에 도시한 바와 같이 첫 번째 수직 화소열과 두 번째 수직 화소열 사이는 박막 트랜지스터(12)에 대응되는 블랙 매트릭스로 인하여 굵은 세로 선이 관찰되고, 두 번째 수직 화소열과 세 번째 수직 화소열 사이에는 박막 트랜지스터(12)가 존재하지 않으므로 얇은 세로 선이 관찰되며, 나머지 수직 화소열 사이에도 굵은 세로 선과 얇은 세로 선이 반복적으로 관찰된다.
그리고, 도 3a에 도시된 것과 반대로 홀수 번째 수평 화소열은 홀수 번째 화소를 온(on)하고 짝수 번째 화소를 오프(off)하고 짝수 번째 수평 화소열은 홀수 번째 화소를 오프(off)하고 짝수 번째 화소를 온(on)하였을 경우에는 첫 번째 수직 화소열과 두 번째 수직 화소열 사이에는 얇은 세로 선이 관찰되고 두 번째 수직 화소열과 세 번째 수직 화소열 사이에는 굵은 세로 선이 관찰되며, 나머지 수직 화소열 사이에도 굵은 세로 선과 얇은 세로 선이 반복적으로 관찰된다.
즉, 상기와 같이 바둑판 형상과 유사한 패턴을 디스플레이하였을 경우에, 박막 트랜지스터(12)에 대응되는 블랙 매트릭스가 수직 화소열 사이 영역마다 균등하게 분포하지 않고 특정 두 수직 화소열 사이 영역에는 박막 트랜지스터에 대응되는 블랙 매트릭스가 형성되고 특정 수직 화소열 사이 영역에는 박막 트랜지스터에 대응되는 블랙 매트릭스가 형성되지 않음으로 인해 세로 줄무늬 불량이 관찰되게 된다.
이는 액정표시장치의 사용자로 하여금 화질 불량을 느끼도록 하여 제품의 신뢰도를 떨어뜨리는 요인이 된다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 인접한 좌우의 화소에 형성된 타 박막 트랜지스터와는 두 데이터 라인을 기준으로 좌우 반전되는 위치에 형성되며 인접한 상하의 화소에 형성된 타 박막 트랜지스터와는 게이트 라인을 기준으로 엇갈리는 위치에 형성된 박막 트랜지스터가 구비됨으로써, 박막 트랜지스터의 상부에 형성된 블랙 매트릭스에 기인한 세로 줄무늬 불량이 발생하지 않아 표시 품질이 향상된 액정표시장치를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 다수의 화소로 이루어진 수평/수직 화소열이 정의된 제 1 기판; 상기 제 1 기판의 두 수평 화소열마다 형성되어 두 수평 화소열을 동시에 구동하는 다수의 게이트 라인; 상기 게이트 라인과 교차하도록 형성되되, 상기 제 1 기판의 수직 화소열 사이에는 두 라인씩 형성된 데이터 라인; 상기 각 화소의 일 게이트 라인과 일 데이터 라인의 교차 지점에 형성된 박막 트랜지스터; 를 포함하여 구성되며, 특히 상기 박막 트랜지스터는 인접한 좌우의 화소에 형성된 타 박막 트랜지스터와 두 데이터 라인을 기준으로 좌우 반전되는 위치에 형성되며, 인접한 상하의 화소에 형성된 타 박막 트랜지스터와는 게이트 라인을 기준으로 엇갈리는 위치에 형성된다.
상기와 같은 구성을 가지는 본 발명에 따른 액정표시장치는, 박막 트랜지스 터 기판에 정의된 각 화소마다 형성된 박막 트랜지스터가 인접한 좌우의 화소에 형성된 타 박막 트랜지스터와는 두 데이터 라인을 기준으로 좌우 반전되는 위치에 형성되며 인접한 상하의 화소에 형성된 타 박막 트랜지스터와는 게이트 라인을 기준으로 엇갈리는 위치에 형성됨으로써, 제조 공정의 완료 후에 화질 평가 과정에서 화면에 특정 패턴을 디스플레이 하였을 때 박막 트랜지스터에 대응되는 블랙 매트릭스에 기인한 세로 줄무늬 불량이 검출되지 않는다.
따라서, 본 발명에 따른 액정표시장치는 최고 표시 품질의 화면을 제공하는 것이 가능한 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.
참고로, 도 4는 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 도면으로서, 설명의 편의상 박막 트랜지스터 어레이 기판의 일부만을 도시한 평면도이다.
도 4에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 다수의 화소로 이루어진 수평/수직 화소열이 정의된 제 1 기판(101); 상기 제 1 기판(101)의 두 수평 화소열마다 형성되어 두 수평 화소열을 동시에 구동하는 다수의 게이트 라인(GL1~GLn); 상기 게이트 라인(GL)과 교차하도록 형성되되, 상기 제 1 기판(101)의 수직 화소열 사이에는 두 라인씩 형성된 데이터 라인(DL1~DLm); 상기 각 화소의 일 게이트 라인(GL)과 일 데이터 라인(DL)의 교차 지점에 형성된 박막 트랜지스터(102); 를 포함하여 구성된다. 여기서, 상기 박막 트랜지스터(102)는 인접한 좌우의 화소에 형성된 타 박막 트랜지스터(102)와 두 데이터 라인(DL)을 기준으로 좌우 반전되는 위치에 형성되며, 인접한 상하의 화소에 형성된 타 박막 트랜지스터(102)와는 게이트 라인(GL)을 기준으로 엇갈리는 위치에 형성된다.
이와 같은 구성을 가지는 액정표시장치에 대하여 도 4를 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 액정표시장치는 박막 트랜지스터 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성되며, 상기 제 1 기판(101)과 제 2 기판(미도시) 사이에는 액정층(미도시)이 형성된다.
상기 제 1 기판(101)에는 화소를 정의하는 n개의 게이트 라인(GL1~GLn) 및 m개의 데이터 라인(DL1~DLm)을 포함하여 상기 화소마다 구비된 박막 트랜지스터(102) 및 화소 전극(103)이 형성된다.
그리고, 상기 제 2 기판(미도시)에는 적색, 청색, 녹색(R, G, B)의 컬러필터가 제 1 기판(101)의 화소에 하나씩 대응되도록 매트릭스 형태로 형성되며, 상기 적색, 녹색, 청색 컬러필터의 경계 영역과 박막 트랜지스터에 대응되는 영역에는 블랙 매트릭스가 형성된다.
여기서, 상기 제 1 기판(101) 상에는 다수의 화소가 매트릭스 형태로 정의되며, 상기 다수의 화소는 수평 화소열 또는 수직 화소열을 이룬다.
그리고, 상기 수직 화소열 각각은 적색, 녹색, 청색을 표시하는 화소가 수직으로 반복 형성되며, 수평 화소열 각각은 적색, 녹색, 청색을 표시하는 화소 중 선 택된 한 가지의 컬러의 화소가 형성된다.
도 4를 참조하면, 상기 제 1 기판(101) 상에는 두 수평 화소열마다 형성된 게이트 라인(GL)이 자신과 연결된 두 수평 화소열을 동시에 구동한다.
즉, 첫 번째 수평 화소열을 제 1 수평 화소열이라고 정의하고 마지막 번째 수평 화소열을 제 q 수평 화소열이라고 정의하면, 제 1 게이트 라인(GL1)은 제 1 수평 화소열과 제 2 수평 화소열 사이에 형성되고 제 2 게이트 라인(GL2)은 제 3 수평 화소열과 제 4 수평 화소열 사이에 형성되며 제 n 게이트 라인(GLn)은 제 [q-1] 수평 화소열과 제 q 수평 화소열 사이에 형성되며, 각 게이트 라인(GL1~GLn)은 자신이 연결된 두 수평 화소열을 동시에 구동하게 된다.
도 4를 참조하면, 상기 제 1 기판(101) 상에는 절연층을 사이에 두고 게이트 라인(GL)과 교차하도록 형성되는 데이터 라인(DL1~DLm)이 형성되는데, 이러한 데이터 라인(DL)은 특히 상기 수직 화소열의 사이 영역에 두 라인씩 형성된다. 즉, 첫 번째 수직 화소열을 제 1 수직 화소열이라고 정의하고 마지막 번째 수직 화소열을 제 r 수직 화소열이라고 정의하였을 때, 제 1 데이터 라인(DL1)은 제 1 수직 화소열의 좌측에 형성되고 제 2 데이터 라인(DL2)과 제 3 데이터 라인(DL3)은 제 1 수직 화소열과 제 2 수직 화소열의 사이에 형성되며 제 [m-2] 데이터 라인(DL[m-2])과 제 [m-1] 데이터 라인(DL[m-1])은 제 [r-1] 수직 화소열과 제 r 수직 화소열 사이에 형성되고 제 m 데이터 라인(DLm)은 제 r 수직 화소열의 우측에 형성된다.
그리고, 도 4에 도시한 바와 같이, 상기 제 1 기판(101) 상의 각 화소마다 형성된 박막 트랜지스터(102)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영 역에 위치하는데, 이를 더욱 상세히 설명하면 상기 박막 트랜지스터(102)는 인접한 좌우의 화소에 형성된 타 박막 트랜지스터(102)와는 두 데이터 라인(DL)을 기준으로 좌우 반전되는 위치에 형성되고, 상기 박막 트랜지스터(102)는 인접한 상하의 화소에 형성된 타 박막 트랜지스터(102)와는 게이트 라인(GL)을 기준으로 엇갈리는 위치에 형성된다.
즉, 도 4를 참조하면, 제 1 데이터 라인(DL1)은 홀수 번째 박막 트랜지스터(102)에 연결되고, 제 2 데이터 라인(DL2)과 제 3 데이터 라인(DL2)은 짝수 번째 박막 트랜지스터(102)에 연결되며, 제 4 데이터 라인(DL4)과 제 5 데이터 라인(DL5)은 홀수 번째 박막 트랜지스터(102)에 연결되며, 이러한 패턴이 제 m 데이터 라인(DLm)까지 반복된다. 즉, i, j, k, p를 0 또는 양의 정수라고 하였을 때, 제 1 데이터 라인(DL1)은 홀수 번째 박막 트랜지스터(102)에 연결되고, 제 [2+4i] 데이터 라인(DL[2+4i])과 제 [3+4j] 데이터 라인(DL[3+4j])은 짝수 번째 박막 트랜지스터(102)에 연결되며, 제 [4+4k] 데이터 라인(DL[4+4k])과 제 [5+4p] 데이터 라인(DL[5+4p])은 홀수 번째 박막 트랜지스터(102)에 연결된다.
이러한 박막 트랜지스터(102)는 게이트 단자와 소스 단자와 드레인 단자가 구비되며, 게이트 단자는 게이트 라인(GL)에 연결되고 소스 단자는 데이터 라인(DL)에 연결되며 드레인 단자는 화소 전극(103)에 연결된다.
이에 따라, 상기 박막 트랜지스터(102)는 게이트 라인(GL)으로부터 게이트 단자에 스캔 신호가 입력되면 데이터 라인(DL)으로부터 데이터 단자에 입력된 데이터 신호를 드레인 단자를 통해 화소 전극(103)에 공급하게 된다.
도 4 및 상기의 설명에서는, 제 1 데이터 라인(DL1)은 홀수 번째 박막 트랜지스터(102)에 연결되고, 제 [2+4i] 데이터 라인(DL[2+4i])과 제 [3+4j] 데이터 라인(DL[3+4i])은 짝수 번째 박막 트랜지스터(102)에 연결되며, 제 [4+4k] 데이터 라인(DL[4+4k])과 제 [5+4p] 데이터 라인(DL[5+4p])은 홀수 번째 박막 트랜지스터(102)에 연결되는 경우를 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 제 1 데이터 라인은 짝수 번째 박막 트랜지스터에 연결되고, 제 [2+4i] 데이터 라인과 제 [3+4j] 데이터 라인은 홀수 번째 박막 트랜지스터에 연결되며, 제 [4+4k] 데이터 라인과 제 [5+4p] 데이터 라인은 짝수 번째 박막 트랜지스터에 연결되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 충분히 변경이 가능할 것이다.
도 4를 참조하면, 각 화소에는 상기에 언급한 바와 같이 해당 화소에 형성된 박막 트랜지스터(102)의 드레인 단자와 연결되는 화소 전극(103)이 구비되는데, 상기 화소 전극(103)은 해당 화소의 내부 중에 박막 트랜지스터(103)가 형성된 영역을 제외한 나머지 영역에 형성된다.
상기에 언급한 바와 같이, 이러한 화소 전극(103)은 박막 트랜지스터(102)의 드레인 단자를 통해 데이터 신호를 공급받으며, 제 2 기판 상에 형성된 공통 전극(미도시)과 함께 전계를 형성하여 액정층을 구동하게 된다.
도면에 도시하지는 않았지만, 상기 제 2 기판에는 상기에 언급한 바와 같이 적색, 녹색, 청색의 컬러필터 및 블랙 매트릭스가 형성되는데, 이에 대하여 설명하면 다음과 같다.
도 4에는 컬러필터 기판인 제 2 기판을 도시하지 않았지만 각 화소가 어느 컬러를 표시하는 화소인지는 도시하였으므로, 이를 참조로 하여 설명하겠다.
상기 제 2 기판 상에 형성된 적색, 녹색, 청색의 컬러필터는, 제 1 기판(101) 상에 형성된 각 화소에 하나씩 대응되도록 형성되는데, 더욱 상세히는 제 1 기판(101) 상에 형성된 수직 화소열마다 적색, 녹색, 청색의 컬러필터가 수직으로 반복 형성되며, 적색, 녹색, 청색의 컬러필터 세 개가 하나의 단위 컬러를 표시하게 된다.
도면과 상기의 설명에는 상기 컬러필터가 수직 화소열마다 적색, 녹색, 청색을 표시하는 컬러필터가 수직으로 반복 형성되고 수평 화소열 각각은 적색, 녹색, 청색의 컬러필터 중 선택된 하나의 컬러를 표시하는 컬러필터가 형성된 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 상기 컬러필터는 수평 화소열마다 적색, 녹색, 청색을 표시하는 컬러필터가 수평으로 반복 형성되는고 수직 화소열 각각은 적색, 녹색, 청색의 컬러필터 중 선택된 하나의 컬러를 표시하는 컬러필터가 형성되는 등 다양한 예가 가능할 것이다.
그리고, 상기 제 2 기판 상에는 상기에 언급한 바와 같이 제 1 기판(101)에 정의된 각 화소의 경계 영역, 즉 적색, 녹색, 청색의 각 컬러필터의 경계 영역과 제 1 기판(101)에 형성된 각 화소의 박막 트랜지스터에 대응되는 영역마다 블랙 매트릭스가 형성된다. 즉, 상기 제 2 기판 상에 형성된 블랙 매트릭스는 각 화소에 형성된 화소 전극(103)을 제외한 영역에 모두 형성된다.
여기서, 제 1 기판(101)에 정의된 각 화소의 경계 영역, 즉 적색, 녹색, 청 색의 각 컬러필터의 경계 영역마다 형성된 블랙 매트릭스는, 각 화소에 대응되는 컬러필터로부터 방출되는 광과 인접한 화소에 대응되는 컬러필터로부터 방출되는 광이 서로 간섭하는 것을 방지함과 동시에 화소 전극(103)이 형성되지 않은 영역을 통해 광이 방출되는 것을 방지하기 위한 것이다. 즉, 화소 전극(103)이 형성되지 않은 영역은 공통 전극과 함께 전계를 형성할 수 없어 액정층이 정상 구동되지 않으므로 화소 전극(103)이 형성되지 않은 영역에 블랙 매트릭스를 형성하여 차단한다.
그리고, 제 1 기판(101) 상에 형성된 각 화소의 박막 트랜지스터(103)에 대응되는 영역마다 형성된 블랙 매트릭스는, 화소 전극(103)이 형성되지 않은 박막 트랜지스터(102) 형성 영역을 통해 광이 방출되는 것을 방지하기 위한 것이다. 즉, 화소 전극(103)이 형성되지 않은 영역은 공통 전극과 함께 전계를 형성할 수 없어 액정층이 정상 구동되지 않으므로 화소 전극(103)이 형성되지 않은 영역에 블랙 매트릭스를 형성하여 차단하기 위한 것이다.
도 4를 참조하면, 본 발명에 따른 액정표시장치는 상기 게이트 라인(GL)을 구동하는 게이트 드라이버(104) 및 데이터 라인(DL)을 구동하는 데이터 드라이버(105)가 구비되는데, 이러한 게이트 드라이버(104) 및 데이터 드라이버(105)는 박막 트랜지스터 기판인 제 1 기판(101) 상에 직접 실장되거나 별도로 마련되어 연성인쇄회로기판 등을 통해 제 1 기판(101)과 연결될 수 있을 것이다.
도 5a와 도 5b를 참조하여, 본 발명에 따른 액정표시장치의 제조 완료 후에 화질 평가 과정에서 특정 패턴을 화면에 디스플레이하였을 시에 화면 상태에 대하 여 설명하면 다음과 같다.
참고로, 도 5a는 데이터 전압이 인가되는 화소 전극(103)이 형성된 영역만을 도시한 평면도이며, 특히 홀수 번째 수평 화소열은 홀수 번째 화소를 오프(off)하고 짝수 번째 화소를 온(on)하고 짝수 번째 수평 화소열은 홀수 번째 화소를 온(on)하고 짝수 번째 화소를 오프(off)하여 바둑판 형상과 유사한 형상의 특정 패턴을 디스플레이하기 위한 설계 모습을 도시한 도면이다.
그리고, 도 5b는 도 5a와 같이 설계된 사항에 따라 디스플레이하였을 시에 화면 상태를 평면도로 도시한 개략도이며, 블랙으로 표시된 영역은 광이 차단되는 블랙 매트릭스 영역이며 화이트로 표시된 영역은 화소 전극(103)이 형성된 영역으로써 액정층이 정상 구동되어 컬러를 표시하는 영역이다.
도 5a에 도시한 바와 같이, 홀수 번째 수평 화소열은 홀수 번째 화소를 오프(off)하고 짝수 번째 화소를 온(on)하고 짝수 번째 수평 화소열은 홀수 번째 화소를 온(on)하고 짝수 번째 화소를 오프(off)하여 바둑판 형상과 유사한 패턴을 디스플레이하였을 경우에, 도 5b에 도시한 바와 같이, 모든 수직 화소열 사이에 형성된 블랙 매트릭스의 영역은 동일 형상을 갖는다.
그리고, 도면에 도시하지는 않았지만, 도 5a에 도시한 경우와 반대로 홀수 번째 수평 화소열은 홀수 번째 화소를 온(on)하고 짝수 번째 화소를 오프(off)하고 짝수 번째 수평 화소열은 홀수 번째 화소를 오프(off)하고 짝수 번째 화소를 온(on)하여 바둑판 형상과 유사한 패턴을 디스플레이하였을 경우에도 모든 수직 화소열 사이에 형성된 블랙 매트릭스 영역은 동일 형상을 갖는다.
즉, 도 5b를 참조하면, 각 수직 화소열 사이에 위치하는 블랙 매트릭스 중에 특히 박막 트랜지스터(102)에 대응되는 영역이 화면 상에 전체적으로 고루 분포됨으로써 각 수직 화소열 사이의 블랙 매트릭스는 동일한 형상을 가지며, 특정 수직 화소열 사이의 영역에서 굵은 세로선 불량이 관찰되는 문제점이 발생하지 않는다.
따라서, 액정표시장치의 사용자로 하여금 화질 불량을 느끼도록 하지 않으므로 제품의 신뢰도를 높일 수 있는 효과가 있다.
도 1은 일반적인 액정표시장치의 일 예를 도시한 도면으로서, 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 2는 일반적인 액정표시장치의 다른 예를 도시한 도면으로서, 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 3a와 도 3b는 도 2의 액정표시장치를 구동하였을 시에 나타나는 세로 줄무늬 불량을 설명하기 위한 평면도.
도 4는 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 도면으로서, 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 5a와 도 5b는 도 4의 액정표시장치를 구동하였을 시의 화면 상태를 설명하기 위한 평면도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 제 1 기판
102 : 박막 트랜지스터
103 : 화소전극
GL1~GLn : 게이트 라인
DL1~DLm : 데이터 라인
104 : 게이트 드라이버
105 : 데이터 드라이버

Claims (6)

  1. 다수의 화소로 이루어진 수평/수직 화소열이 정의된 제 1 기판;
    상기 제 1 기판의 두 수평 화소열마다 형성되어 두 수평 화소열을 동시에 구동하는 다수의 게이트 라인;
    상기 게이트 라인과 교차하도록 형성되되, 상기 제 1 기판의 수직 화소열 사이에는 두 라인씩 형성된 데이터 라인;
    상기 각 화소의 일 게이트 라인과 일 데이터 라인의 교차 지점에 형성된 박막 트랜지스터;
    를 포함하여 구성되며,
    상기 박막 트랜지스터는 인접한 좌우의 화소에 형성된 타 박막 트랜지스터와 두 데이터 라인을 기준으로 좌우 반전되는 위치에 형성되며, 인접한 상하의 화소에 형성된 타 박막 트랜지스터와는 게이트 라인을 기준으로 엇갈리는 위치에 형성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 게이트 라인은 n 개이며 데이터 라인은 m 개라고 하면,
    제 1 데이터 라인은 홀수 번째 박막 트랜지스터에 연결되고, 제 [2+4i] 데이터 라인과 제 [3+4j] 데이터 라인은 짝수 번째 박막 트랜지스터에 연결되며, 제 [4+4k] 데이터 라인과 제 [5+4p] 데이터 라인은 홀수 번째 박막 트랜지스터에 연결 되는 것을 특징으로 하는 액정표시장치.(단, i, j, k, p는 0 또는 양의 정수)
  3. 제 1 항에 있어서, 상기 게이트 라인은 n 개이며 데이터 라인은 m 개라고 하면,
    제 1 데이터 라인은 짝수 번째 박막 트랜지스터에 연결되고, 제 [2+4i] 데이터 라인과 제 [3+4j] 데이터 라인은 홀수 번째 박막 트랜지스터에 연결되며, 제 [4+4k] 데이터 라인과 제 [5+4p] 데이터 라인은 짝수 번째 박막 트랜지스터에 연결되는 것을 특징으로 하는 액정표시장치.(단, i, j, k, p는 0 또는 양의 정수)
  4. 제 1 항에 있어서, 상기 수직 화소열 각각은 적색, 녹색, 청색을 표시하는 화소가 수직으로 반복 형성되고 수평 화소열 각각은 적색, 녹색, 청색을 표시하는 화소 중 선택된 하나가 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 수평 화소열 각각은 적색, 녹색, 청색을 표시하는 화소가 수평으로 반복 형성되고 수직 화소열 각각은 적색, 녹색, 청색을 표시하는 화소 중 선택된 하나가 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 제 1 기판에 대응되는 제 2 기판이 추가로 형성되며,
    상기 제 2 기판에는,
    상기 각 화소에 대응되는 적색, 청색, 녹색의 컬러필터;
    상기 각 화소의 경계 영역과 박막 트랜지스터가 위치하는 영역의 블랙 매트릭스;
    가 형성된 것을 특징으로 하는 액정표시장치.
KR1020070085145A 2007-08-23 2007-08-23 액정표시장치 KR20090020405A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070085145A KR20090020405A (ko) 2007-08-23 2007-08-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085145A KR20090020405A (ko) 2007-08-23 2007-08-23 액정표시장치

Publications (1)

Publication Number Publication Date
KR20090020405A true KR20090020405A (ko) 2009-02-26

Family

ID=40687880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085145A KR20090020405A (ko) 2007-08-23 2007-08-23 액정표시장치

Country Status (1)

Country Link
KR (1) KR20090020405A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836903B2 (en) 2010-03-10 2014-09-16 Samsung Display Co., Ltd. Liquid crystal display
US9318071B2 (en) 2012-10-17 2016-04-19 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836903B2 (en) 2010-03-10 2014-09-16 Samsung Display Co., Ltd. Liquid crystal display
US9318071B2 (en) 2012-10-17 2016-04-19 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
JP4785409B2 (ja) 液晶表示装置
JP4572854B2 (ja) 液晶装置及び電子機器
US7129923B2 (en) Active matrix display device
KR101171176B1 (ko) 박막 트랜지스터 표시판 및 표시 장치
KR101142997B1 (ko) 색필터 표시판 및 이를 포함하는 액정 표시 장치
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
US7750662B2 (en) Electro-optical device and electronic apparatus
US20050190138A1 (en) LCD and method of driving the same
CN106023867B (zh) 一种阵列基板和显示面板
KR20050113907A (ko) 액정 표시 장치 및 그의 구동 방법
US10739894B2 (en) Display device
CN113552752B (zh) 液晶显示面板及显示装置
US10714038B2 (en) Display device
JP2010250265A (ja) 液晶表示装置および電子機器
KR20090020405A (ko) 액정표시장치
JP2013205628A (ja) 液晶表示装置
WO2018128142A1 (ja) 液晶表示装置およびその駆動方法
JP2007086506A (ja) 電気光学装置及び電子機器
JP2005128424A (ja) 表示装置
JP2006126772A (ja) 液晶ディスプレイ装置
US20050088582A1 (en) Liquid crystal display
KR20110066749A (ko) 액정표시장치
JP4665571B2 (ja) 液晶装置、液晶装置の製造方法、及び電子機器
KR20040057715A (ko) 액정표시장치용 어레이 기판
US20130057794A1 (en) Pixel structure for liquid crystal display panel and liquid crystal display panel comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application