KR20080114177A - Method of manufacturing a field oxide layer structure - Google Patents
Method of manufacturing a field oxide layer structure Download PDFInfo
- Publication number
- KR20080114177A KR20080114177A KR1020070063508A KR20070063508A KR20080114177A KR 20080114177 A KR20080114177 A KR 20080114177A KR 1020070063508 A KR1020070063508 A KR 1020070063508A KR 20070063508 A KR20070063508 A KR 20070063508A KR 20080114177 A KR20080114177 A KR 20080114177A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- trench
- patterns
- layer
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Abstract
Description
도 1 내지 도 10은 본 발명의 일 실시예에 따른 필드 산화막 구조물을 형성하는 방법을 설명하기 위한 개략적인 평면도이다.1 to 10 are schematic plan views illustrating a method of forming a field oxide film structure according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 기판 108 : 제1 패드 산화막 패턴100
110 : 제2 패드 산화막 패턴 112 : 제1 액티브 패턴110: second pad oxide film pattern 112: first active pattern
114 : 제2 액티브 패턴 120 : 제1 산화막 패턴114: second active pattern 120: first oxide film pattern
130 : 제1 라이너막 패턴 134 : 제1 필드 절연막 패턴130: first liner film pattern 134: first field insulating film pattern
136 : 제2 라이너막 패턴 138 : 제2 필드 절연막 패턴136: second liner film pattern 138: second field insulating film pattern
140 : 갭140: gap
본 발명은 필드 산화막 구조물의 형성 방법에 관한 것이다. 보다 상세하게는, 셸로우 트렌치 구조를 갖는 필드 산화막 구조물의 형성 방법에 관한 것이다.The present invention relates to a method of forming a field oxide structure. More specifically, the present invention relates to a method of forming a field oxide film structure having a shallow trench structure.
반도체 소자들은 다양한 전자 응용 분야, 예를 들어 컴퓨터, 휴대 전화기, 디지털 카메라 및 기타 여러 전자 장비에 사용된다. 반도체 소자들은 일반적으로 반도체 기판 상에 절연 물질, 전도 물질 그리고 다른 물질층들을 순차적으로 증착하고, 회로 소자나 구성 요소를 형성하기 위하여 패터닝하여 제조된다. 전기적 구성 요소들 예를 들어 트랜지스터, 커패시터, 다이오드, 전도성 라인 및 기타 다른 구성 요소들이 다양한 물질 내에서 집적 회로를 형성하기 위한 전도성 층 간 콘택 또는 패드에 의해 연결되어 형성된다.Semiconductor devices are used in a variety of electronic applications, such as computers, mobile phones, digital cameras, and many other electronic equipment. Semiconductor devices are generally fabricated by sequentially depositing insulating, conductive and other material layers on a semiconductor substrate and patterning them to form circuit elements or components. Electrical components, such as transistors, capacitors, diodes, conductive lines and other components, are formed in a variety of materials connected by conductive interlayer contacts or pads for forming integrated circuits.
필드 절연 영역은 근접한 전기적 구성 요소나 단위 소자들을 전기적으로 격리시키기 위하여 반도체 소자에 형성된다. 상기 필드 절연 영역은 일반적으로 기판을 식각하여 트렌치를 형성하고, 상기 트렌치를 실리콘 산화물과 같은 물질로 매립함으로써 형성된다.Field insulation regions are formed in the semiconductor device to electrically isolate adjacent electrical components or unit devices. The field insulation region is typically formed by etching a substrate to form a trench, and filling the trench with a material such as silicon oxide.
여기에서, 상기 트렌치를 실리콘 산화물로 매립하기 전에, 상기 트렌치 내부에 열 산화막 및 라이너막을 순차적으로 형성한다.Here, before filling the trench with silicon oxide, a thermal oxide film and a liner film are sequentially formed in the trench.
보다 상세하게 설명하면, 상기 트렌치는 기판 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 기판을 플라즈마 공정을 수행하여 이방성 식각함으로써 형성된다. 이때, 상기 트렌치 내부 표면은 상기 플라즈마 공정에 의해 손상을 입게 되고 이를 치유하기 위하여 상기 트렌치 내부 표면에 열 산화막을 얇게 형성한다.In more detail, the trench is formed by forming a mask pattern on a substrate and anisotropically etching the substrate by performing a plasma process using the mask pattern as an etching mask. In this case, the inner surface of the trench is damaged by the plasma process, and a thin thermal oxide film is formed on the inner surface of the trench to heal it.
그리고, 트렌치 내부에 매립되는 실리콘 산화물과 기판(실리콘) 사이의 열팽창 계수 차와 체적 팽창에 따라서 상기 필드 절연 영역과 상기 기판의 경계에서 응력이 발생하게 된다. 또한, 이후 액티브 영역에 형성되는 불순물 영역들의 불순물 이 상기 필드 절연 영역으로 침투할 수 있다. 이를 극복하기 위하여 상기 열 산화막이 형성된 트렌치의 내측면 및 마스크 패턴 표면을 따라 연속적으로 라이너막을 형성한다. 이때, 상기 라이너막은 마스크 패턴과 실질적으로 동일한 물질 예컨대 실리콘 질화물을 포함한다.In addition, a stress is generated at the boundary between the field insulating region and the substrate according to the difference in the coefficient of thermal expansion and the volume expansion between the silicon oxide embedded in the trench and the substrate (silicon). Also, impurities of impurity regions formed in the active region may penetrate into the field insulating region. In order to overcome this, a liner layer is continuously formed along the inner surface of the trench in which the thermal oxide film is formed and the mask pattern surface. In this case, the liner layer may include substantially the same material as the mask pattern, for example, silicon nitride.
계속해서, 상기 열 산화막 및 라이너막이 형성된 상기 트렌치를 매립하도록 상기 마스크 패턴 상에 실리콘 산화물을 포함하는 필드 절연막을 형성한 후, 상기 마스크 패턴의 상부면이 노출되도록 필드 절연막 상부를 평탄화한다. 이어서, 마스크 패턴을 제거하는데 있어서, 라이너막이 상기 마스크 패턴과 실질적으로 동일한 물질을 포함하고 있어, 기판 표면에 인접한 라이너막의 일부가 제거된다.Subsequently, after forming a field insulating film containing silicon oxide on the mask pattern to fill the trench in which the thermal oxide film and the liner film are formed, the top of the field insulating film is planarized to expose the top surface of the mask pattern. Subsequently, in removing the mask pattern, the liner film includes substantially the same material as the mask pattern, so that a part of the liner film adjacent to the substrate surface is removed.
이와 같이 라이너막의 일부가 제거됨으로써, 상기 액티브 영역과 필드 절연 영역 사이에 갭(gap)이 형성된다. 상기와 같이 갭이 생성된 필드 절연막 패턴 구조가 필요한 반도체 소자가 있다.As a result, a portion of the liner film is removed to form a gap between the active region and the field insulation region. As described above, some semiconductor devices require a field insulating film pattern structure in which a gap is generated.
반면, 상기 갭의 생성이 억제된 필드 절연막 패턴 구조가 필요한 반도체 소자가 요구되고 있어, 상기 갭이 생성된 필드 절연막 패턴 구조 및 갭 생성이 억제된 필드 절연막 패턴 구조를 함께 형성할 수 있는 공정이 요구되고 있다.On the other hand, there is a demand for a semiconductor device that requires a field insulating film pattern structure in which the generation of the gap is suppressed, and thus a process for forming a field insulating film pattern structure in which the gap is formed and a field insulating film pattern structure in which gap generation is suppressed is required. It is becoming.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 액티브 패턴과 필드 패턴 사이에 갭이 생성된 구조와, 갭 생성이 억제된 구조를 갖는 필드 산화막 구조물의 형성 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a method of forming a field oxide film structure having a structure in which a gap is formed between an active pattern and a field pattern, and a structure in which gap generation is suppressed.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 필드 산화막 구조물의 형성 방법에 있어서, 기판 상에 형성된 마스크 패턴을 식각 마스크로 사용하여 상기 기판을 식각하여 제1 트렌치 및 제2 트렌치를 형성한다. 상기 제1 트렌치 및 제2 트렌치의 내측면들의 프로파일을 따라 제1 산화막을 형성한다. 상기 제1 산화막이 형성된 제1 트렌치 및 제2 트렌치 내측면들과 마스크 패턴들 표면의 프로파일을 따라, 상기 제1 산화막과 식각 선택비를 갖는 라이너막을 형성한다. 상기 제1 트렌치 및 제2 트렌치를 매립하는 제2 산화막을 형성한다. 상기 제1 트렌치를 매립하는 제2 산화막의 상부 일부를 식각하여 상기 기판보다 낮은 상부면을 갖는 제3 산화막을 형성한다. 상기 제3 산화막에 의해 노출된 라이너막을 선택적으로 식각하여, 상기 제1 트렌치 내측면의 일부에 제1 라이너막 패턴을 형성한다. 상기 제3 산화막 상에 제4 산화막을 형성한다. 상기 마스크 패턴과 상기 제1 트렌치 내측면 상의 라이너막 일부를 제거하여 상기 제2 트렌치 내측면 일부에 제2 라이너막 패턴을 형성한다.According to an aspect of the present invention for achieving the above object, in the method for forming a field oxide film structure, using the mask pattern formed on the substrate as an etching mask to etch the substrate to form a first trench and a second trench . A first oxide layer is formed along the profiles of the inner surfaces of the first trench and the second trench. A liner layer having an etch selectivity with respect to the first oxide layer is formed along the profile of the first and second trench inner surfaces and the mask patterns on which the first oxide layer is formed. A second oxide film is formed to fill the first trench and the second trench. A portion of the upper portion of the second oxide layer filling the first trench is etched to form a third oxide layer having a lower upper surface than the substrate. The liner layer exposed by the third oxide layer is selectively etched to form a first liner layer pattern on a portion of the inner side of the first trench. A fourth oxide film is formed on the third oxide film. A portion of the liner layer on the inner side of the first trench and the mask pattern is removed to form a second liner layer on the inner side of the second trench.
본 발명의 일 실시예에 따르면, 상기 필드 산화막 구조물의 형성 방법에 있어서, 상기 기판 상에, 상기 마스크 패턴을 형성하기 전에 패드 산화막을 형성하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, the method of forming the field oxide film structure may further include forming a pad oxide film on the substrate before forming the mask pattern.
본 발명의 다른 실시예에 따르면, 상기 라이너막은 질화물을 포함할 수 있다.According to another embodiment of the present invention, the liner layer may include nitride.
본 발명의 또 다른 실시예에 따르면, 상기 제1 산화막은 산화 공정에 의해 형성될 수 있다.According to another embodiment of the present invention, the first oxide film may be formed by an oxidation process.
본 발명의 또 다른 실시예에 따르면, 상기 제1 산화막은 상기 마스크 패턴의 표면을 따라 연장할 수 있다.According to another embodiment of the present invention, the first oxide layer may extend along the surface of the mask pattern.
본 발명의 또 다른 실시예에 따르면, 상기 제1 산화막은 플라즈마 산화 또는 증착 공정에 의해 형성될 수 있다.According to another embodiment of the present invention, the first oxide film may be formed by a plasma oxidation or deposition process.
본 발명의 또 다른 실시예에 따르면, 상기 제2 산화막은 증착 공정 또는 스핀 코팅 공정에 의해 형성될 수 있다.According to another embodiment of the present invention, the second oxide film may be formed by a deposition process or a spin coating process.
본 발명의 또 다른 실시예에 따르면, 상기 필드 산화막 구조물의 형성 방법에 있어서, 상기 마스크 패턴을 제거하는 단계 전에, 상기 제1 트렌치를 매립하는 제2 산화막과, 상기 제2 트렌치를 매립하는 제4 산화막의 상부 일부를 식각하여 상기 마스크 패턴 상의 라이너막 부위를 노출시키는 단계를 더 포함할 수 있다.According to another embodiment of the present invention, in the method of forming the field oxide film structure, before the removing of the mask pattern, a second oxide film to fill the first trench, and a fourth to fill the second trench The method may further include etching the upper portion of the oxide layer to expose the liner layer portion on the mask pattern.
상기 제2 산화막은, 상기 제1 트렌치 및 제2 트렌치를 완전하게 매립하는 예비 제2 산화막을 형성하고, 상기 예비 제2 산화막 상에, 상기 제1 트렌치를 매립하는 예비 제2 산화막을 선택적으로 노출시키는 제2 마스크 패턴을 형성하며, 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 예비 제2 산화막을 선택적으로 식각함으로써 형성될 수 있다. The second oxide film forms a preliminary second oxide film that completely fills the first trench and the second trench, and selectively exposes a preliminary second oxide film that fills the first trench on the preliminary second oxide film. The second mask pattern may be formed, and may be formed by selectively etching the exposed preliminary second oxide layer using the second mask pattern as an etching mask.
상기와 같은 본 발명에 따르면, 제1 트렌치 내부에 제1 라이너막 패턴 형성하는 동안 상기 제2 트렌치 내부에 형성된 라이너막을 마스킹함으로써, 이후 형성되는 필드 산화막 구조물이 액티브 패턴과 갭이 생성된 구조와, 갭의 생성이 억제된 구조를 모두 포함할 수 있다. 이로써, 다양한 구조를 갖는 필드 산화막 구조물의 형성을 보다 용이하게 수행할 수 있다.According to the present invention, by masking the liner layer formed inside the second trench while the first liner layer pattern is formed in the first trench, the field oxide film structure formed thereafter has a structure in which an active pattern and a gap are formed; It may include any structure in which generation of gaps is suppressed. Thereby, the formation of the field oxide film structure having various structures can be performed more easily.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에" 또는 "상부면"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드, 부위 또는 패턴들이 "제1", "제2", "제3" 및/또는 "예비"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드, 부위 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1", "제2", "제3" 및/또는 "예비"는 각 막, 영역, 패드, 부위 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate the technical spirit of the present invention. The present invention may be embodied in various other forms without departing from the scope of the present invention. In the accompanying drawings, the dimensions of the substrate, film, region, pad or patterns are shown to be larger than the actual for clarity of the invention. In the present invention, when each film, region, pad or pattern is referred to as being formed "on", "upper" or "top surface" of a substrate, each film, region or pad, each film, region, Meaning that the pad or patterns are formed directly on the substrate, each film, region, pad or patterns, or another film, another region, another pad or other patterns may be additionally formed on the substrate. In addition, where each film, region, pad, region or pattern is referred to as "first," "second," "third," and / or "preliminary," it is not intended to limit these members, but only the cornea, To distinguish between areas, pads, regions or patterns. Thus, "first", "second", "third" and / or "preparation" may be used selectively or interchangeably for each film, region, pad, site or pattern, respectively.
이하, 본 발명의 실시예에 따른 필드 산화막 구조물의 형성 방법에 대해 상세하게 설명하면 다음과 같다.Hereinafter, a method of forming a field oxide film structure according to an embodiment of the present invention will be described in detail.
도 1 내지 도 12는 본 발명의 일 실시예에 따른 필드 산화막 구조물의 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.1 to 12 are schematic cross-sectional views illustrating a method of forming a field oxide film structure according to an embodiment of the present invention.
도 1을 참조하면, 기판(100) 상에 패드 산화막(102)을 형성한다.Referring to FIG. 1, a
상기 기판(100)은 실리콘 또는 게르마늄을 포함하는 반도체 기판이거나 SOI(silicon on isolation) 기판일 수 있다. 상기 기판(100)은 제1 영역과 제2 영역을 포함하며, 상기 제1 영역에는 이후 제1 트렌치들이 형성되고, 제2 영역에는 이후 제2 트렌치들이 각각 형성된다.The
상기 패드 산화막(102)은 열 산화(thermal oxidation) 또는 화학 기상 증착(chemical vapor deposition) 공정에 의해 상기 기판(100) 상에 형성된다. 상기 패드 산화막(102)은 이후 형성되는 제1 마스크 패턴들과 상기 기판(100) 사이의 스트레스(stress)를 완화하기 위한 막으로 기능하게 된다.The
도 2를 참조하면, 상기 패드 산화막(102) 상에 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106)을 형성한다.Referring to FIG. 2,
상기 제1 마스크 패턴들(104)은 상기 기판(100)의 제1 영역 상에 구비되며, 상기 제2 마스크 패턴들(106)은 상기 기판(100)의 제2 영역 상에 구비된다.The
상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106)을 형성하는 공정에 대하여 상세하게 설명하면, 우선, 상기 패드 산화막(102) 상에 마스크막(도시되지 않음)을 형성한다. 상기 마스크막은 질화물을 포함하며 예컨대 실리콘 질화물을 포함할 수 있다. 상기 마스크막은 화학 기상 증착 공정 등에 의해 형성될 수 있다.A process of forming the
이어서, 상기 마스크막 상에 포토레지스트 패턴들(도시되지 않음)을 형성한다. 이때, 도시되어 있지는 않지만, 상기 포토레지스트 패턴들을 형성하기 이전에, 상기 마스크막 상에 비정질 탄소막(amorphous carbon layer; ACL, 도시되지 않음) 및 유기 반사 방지막(anti-reflection layer; ARL, 도시되지 않음)을 순차적으로 더 형성할 수 있다. 상기 비정질 탄소막 및 유기 반사 방지막은 이후에 수행되는 사진 공정에서 난반사에 의해 포토레지스트 패턴들 측벽 프로파일(profile)이 불량해지는 것을 방지하기 위해 제공되는 막이다. 특히, 상기 유기 반사 방지막은 실리콘 산질화막(SiON)일 수 있으며, 상기 포토레지스트 패턴들이 제거되는 동안 제거될 수 있다.Subsequently, photoresist patterns (not shown) are formed on the mask layer. Although not shown, an amorphous carbon layer (ACL) and an anti-reflection layer (ALL), not shown, are formed on the mask layer prior to forming the photoresist patterns. ) May be further formed sequentially. The amorphous carbon film and the organic antireflective film are provided to prevent the photoresist patterns sidewall profile from being poor due to diffuse reflection in a subsequent photographic process. In particular, the organic antireflection film may be a silicon oxynitride film (SiON), and may be removed while the photoresist patterns are removed.
상기 포토레지스트 패턴들을 식각 마스크로 사용하여 상기 마스크막을 식각하여 기판(100)의 제1 영역에 제1 마스크 패턴들(104)을, 기판(100)의 제2 영역에 제2 마스크 패턴들(106)을 각각 형성한다.The mask layer is etched using the photoresist patterns as an etch mask to form
상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106)을 형성한 후, 상기 포토레지스트 패턴들을 에싱(ashing) 및 스트립(strip) 공정에 의해 제거한다.After forming the
도 3을 참조하면, 상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106)을 식각 마스크로 사용하여 상기 패드 산화막(102) 및 기판(100)을 순차적으로 식각하여, 기판(100)의 제1 영역에 제1 패드 산화막 패턴들(108) 및 제1 트렌치들(116)과, 기판(100)의 제2 영역에 제2 패드 산화막 패턴들(110) 및 제2 트렌치들(118)을 각각 형성한다.Referring to FIG. 3, the
여기에서, 상기 기판(100)의 제1 영역에는 상기 제1 트렌치들(116)에 의해 한정되는 제1 액티브 패턴들(112)이 생성되고, 상기 기판(100)의 제2 영역에는 상기 제2 트렌치들(118)에 의해 한정되는 제2 액티브 패턴들(114)이 생성된다. 즉, 상기 제1 마스크 패턴들(104)에 의해 마스킹된 부위가 제1 액티브 패턴들(112)이 되고, 상기 제2 마스크 패턴들(106)에 의해 마스킹된 부위가 제2 액티브 패턴들(114)이 된다.Here, first
상기 식각 공정으로는 통상의 플라즈마 건식 식각(plasma dry etching)을 사용한다. 상기 플라즈마 건식 식각 공정을 수행하는 동안 상기 제1 트렌치들(116) 및 제2 트렌치들(118) 내측벽들은 상기 플라즈마에 의해 손상을 입게 된다.As the etching process, conventional plasma dry etching is used. During the plasma dry etching process, inner walls of the
도 4를 참조하면, 상기 손상된 제1 트렌치들(116) 및 제2 트렌치들(118)의 내측벽을 치유하기 위하여 상기 제1 트렌치들(116) 및 제2 트렌치들(118) 내측면들의 표면 프로파일(profile)을 따라 제1 산화막(120)을 연속적으로 형성한다.Referring to FIG. 4, a surface of inner surfaces of the
상기 제1 산화막(120)은 산화(oxidation) 공정, 증착(deposition) 공정 또는 플라즈마 공정에 의해 형성될 수 있다.The
산화 공정에 의해 제1 산화막(120)을 형성할 경우, 상기 제1 산화막(120)은 상기 제1 트렌치들(116) 및 제2 트렌치들(118) 내측면들에만 선택적으로 형성된다. 상기 산화 공정의 예로는 열 산화 또는 ISSG(in-situ steam generation)을 들 수 있다.When the
증착 공정에 의해 제1 산화막(120)을 형성할 경우, 상기 제1 산화막(120)은 상기 제1 트렌치들(116) 및 제2 트렌치들(118) 내측면들뿐만 아니라 상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106) 표면들의 프로파일을 따라 연속적으로 형성된다. 상기 증착 공정의 예로는 화학 기상 증착 공정 등을 들 수 있다.When the
플라즈마 공정에 의해 제1 산화막(120)을 형성할 경우, 상기 제1 산화막(120)은 상기 제1 트렌치들(116) 및 제2 트렌치들(118) 내측면들뿐만 아니라 상 기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106) 표면들의 프로파일을 따라 연속적으로 형성된다.When the
도 5를 참조하면, 상기 제1 산화막(120)이 형성된 제1 트렌치들(116) 및 제2 트렌치들(118) 내측면들과 상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106) 표면들의 프로파일을 따라 라이너막(liner layer, 122)을 연속적으로 형성한다.Referring to FIG. 5, inner surfaces of the
상기 라이너막(122)은 질화물을 포함하며, 예컨대 실리콘 질화물을 포함할 수 있다. 상기 라이너막(122)은 상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106)과 실질적으로 동일한 물질을 포함할 수 있다.The
상기 라이너막(122)은 이후 제1 트렌치들(116) 및 제2 트렌치들(118) 내부를 매립하는 필드 산화막의 스트레스를 감소시키고, 이후 형성되는 불순물 영역으로부터 불순물 이온들이 상기 필드 산화막 내로 침투하는 것을 방지하기 위한 막이다.The
도 6을 참조하면, 상기 제1 산화막(120) 및 라이너막(122)이 형성된 제1 트렌치들(116) 및 제2 트렌치들(118)을 매립하도록 상기 기판(100) 및 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106) 상에 제2 산화막(124)을 형성한다.Referring to FIG. 6, the
상기 제2 산화막(124)은 USG(undoped silicate glass), BPSG(boro-phospho-silicate glass), PSG(phospho-silicate glass), FOX(flowable oxide), PE-TEOS(plasma enhanced deposition of tetra-ethyl-ortho-silicate), TOSZ(tonen silazene) 및 FSG(fluoride silicate glass) 등을 포함할 수 있으며, 상기 제2 산화막(124)은 증착 공정 또는 스핀 코팅(spin coating) 공정에 의해 형성될 수 있 다.The
이어서, 상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106) 상에 형성된 라이너막(122)의 상부면을 노출시키도록 상기 제2 산화막(124)의 상부를 연마한다. 상기 연마 공정으로는 화학 기계적 연마(chemical mechanical polishing) 공정, 에치-백(etch-back) 공정 또는 화학 기계적 연마 및 에치-백의 혼합 공정 등을 들 수 있다.Subsequently, an upper portion of the
도 7을 참조하면, 상기 기판(100)의 제2 영역에 형성된 제2 산화막(124)을 선택적으로 식각하여 상기 제1 트렌치들(116) 내부에 형성된 라이너막(122)의 상부 일부를 노출시키는 제2 산화막 패턴들(126)을 형성한다.Referring to FIG. 7, the
보다 상세하게 설명하면, 상기 제2 산화막 상에 제3 마스크 패턴들(도시되지 않음)을 형성한다. 상기 제3 마스크 패턴들은 상기 기판(100)의 제1 영역에 형성된 제2 산화막을 선택적으로 노출시키며, 상기 기판(100)의 제2 영역에 형성된 제2 산화막을 선택적으로 마스킹한다. 상기 제3 마스크 패턴들은 포토레지스트 패턴들일 수 있다.In more detail, third mask patterns (not shown) are formed on the second oxide layer. The third mask patterns selectively expose a second oxide film formed on the first region of the
상기 제3 마스크 패턴들을 식각 마스크로 사용하여 상기 제2 산화막을 식각하여, 상기 제1 트렌치들(116) 내부에 형성된 라이너막(122)의 상부 일부를 노출시키는 제2 산화막 패턴들(126)을 형성한다. 이때, 상기 제2 산화막 패턴들(126)의 상부면은 상기 제1 액티브 패턴들(112)의 표면보다 낮다.The second oxide layer may be etched using the third mask patterns as an etch mask to expose second upper portion of the
상기 제2 산화막 패턴들(126) 상에는 상기 제2 마스크 패턴들(106) 및 라이너막(122)에 의해 한정되는 개구들(128)이 생성된다.
도 8을 참조하면, 상기 제2 산화막 패턴들(126)에 의해 노출된 라이너막(122)을 식각하여 제1 라이너막 패턴들(130)을 형성한다.Referring to FIG. 8, the first
상기 제1 라이너막 패턴들(130)은 상기 제1 트렌치들(116) 내측면들 일부에 형성된다. 보다 상세하게 설명하면, 상기 식각 공정에 의해 식각되는 라이너막 부분은 제2 산화막 패턴들(126)에 의해 노출된 부위 즉, 상기 제1 트렌치들(116)의 상부 일부에 형성된 라이너막 부분과, 상기 제1 마스크 패턴들(104)을 표면을 따라 형성된 라이너막 부위이다.The first
여기에서, 상기 라이너막은 질화물을 포함하고, 상기 제2 산화막 패턴들(126)은 산화물을 포함함으로써, 동일한 식각 용액에 대하여 식각 선택비를 가진다. 이를 이용하여, 상기 제2 산화막 패턴들(126)에 의해 노출된 라이너막만이 식각되는 동안 상기 제2 산화막 패턴들(126)은 거의 식각되지 않아, 상기 제2 산화막 패턴들(126)에 의해 커버된 라이너막 부위는 실질적으로 식각되지 않는다.Here, the liner layer includes a nitride, and the second
따라서, 상기 제1 트렌치들(116) 내부 일부들에 제1 라이너막 패턴들(130)이 형성될 수 있다.Accordingly, first
한편, 상기 제1 마스크 패턴들(104)의 표면 상에 제1 산화막(120)이 형성됨으로써, 상기 라이너막의 일부가 식각되는 동안 상기 제1 마스크 패턴들(104)이 식각되는 것을 방지할 수 있다. 따라서, 상기 제1 라이너막 패턴들(130)은 상기 제1 마스크 패턴들(104) 및 제1 트렌치 내부에 형성된 제1 산화막(120)의 일부를 노출시킨다.Meanwhile, the
도 9를 참조하면, 상기 제2 산화막 패턴들(126) 상에 상기 개구들(128)을 매 립하도록 제3 산화막(132)을 형성한다.Referring to FIG. 9, a
상기 제3 산화막(132)은 USG, BPSG, PSG, FOX, PE-TEOS, TOSZ 및 FSG 등을 포함할 수 있으며, 상기 제2 산화막과 실질적으로 동일한 물질을 포함할 수 있다.The
이어서, 상기 제3 산화막(132)의 상부를 연마한다. 상기 연마 공정으로는 화학 기계적 연마 공정, 에치-백 또는 화학 기계적 연마 및 에치-백의 혼합 공정 등을 들 수 있다.Next, the upper portion of the
여기에서, 상기 제3 산화막(132)은 상기 기판(100)의 제1 영역에만 선택적으로 형성된다. 그리고, 상기 제3 산화막(132)은 상기 기판(100)의 제2 영역에 형성된 제2 산화막의 상부면과 실질적으로 동일한 위치의 상부면을 갖는다.Here, the
도 10을 참조하면, 상기 기판(100)의 제1 영역의 제3 산화막(132)의 상부 와, 기판(100)의 제2 영역의 제2 산화막(126)의 상부를 식각한다.Referring to FIG. 10, an upper portion of the
상기 제2 산화막 및 제3 산화막(132)의 상부 일부를 식각함으로서, 기판(100)의 제1 영역에는 상기 제1 액티브 패턴들(112)의 상부면과 실질적으로 동일하거나 높은 제1 필드 산화막 구조물들(134)이 형성되고, 기판(100)의 제2 영역에는 상기 제2 액티브 패턴들(114)의 상부면과 실질적으로 동일하거나 높은 제2 필드 산화막 구조물들(138)이 형성된다. 이때, 상기 제1 필드 산화막 패턴들(134)은 상기 제2 산화막 패턴들(126)과, 제3 산화막 패턴들(도시되지 않음)을 포함한다.By etching the upper portions of the second oxide layer and the
이어서, 상기 제1 필드 산화막 패턴들(134) 및 제2 필드 산화막 패턴들(138)에 의해 노출된 상기 제1 마스크 패턴들(104) 및 제2 마스크 패턴들(106)을 제거한다.Subsequently, the
이때, 제2 마스크 패턴들(106)을 제거하기 전에, 상기 제2 마스크 패턴들(106) 표면을 따라 형성된 라이너막을 먼저 식각된다. 특히, 상기 제2 마스크 패턴들(106) 표면을 따라 형성된 라이너막을 식각하는 동안 상기 제2 트렌치들(118) 상부 부위들에 형성된 라이너막의 일부가 함께 식각되어 상기 제2 트렌치들(118) 내부 일부에 제2 라이너막 패턴들(136)이 형성된다.In this case, before removing the
여기에서, 도시된 바와 같이 상기 제2 라이너막 패턴들(136)과 상기 제2 필드 산화막 패턴들(138) 사이에는 갭들(gaps, 140)이 생성된다. 이는 전술한 바와 같이 상기 제2 마스크 패턴들(106)이 제거되는 동안 상기 제2 트렌치들(118) 상부 부위에 형성된 라이너막 부분이 식각되기 때문이다.Here,
이로써, 상기 기판(100)의 제1 영역에는, 제1 액티브 패턴들(112)과, 상기 제1 액티브 패턴들(112) 상부면들과 접하는 제1 필드 산화막 패턴들(134)과, 상기 제1 액티브 패턴들(112) 및 제1 필드 산화막 패턴들(134) 사이에 구비된 제1 라이너막 패턴들(130)이 형성된다.As a result, first
상기 기판(100)의 제2 영역에는, 제2 액티브 패턴들(114)과, 상기 제2 액티브 패턴들(114) 상부면들과 이격된 제2 필드 산화막 패턴들(138)과, 상기 제2 액티브 패턴들(114) 및 제2 필드 산화막 패턴들(138) 사이에 구비된 제2 라이너막 패턴들(136)이 형성된다. 이때, 상기 제2 액티브 패턴들(114) 상부면들과 상기 제2 필드 산화막 패턴들(138) 상부면들 사이에는 갭들(140)이 생성되어 있다.In the second region of the
상기 공정을 수행함으로써, 제1 액티브 패턴들(112) 및 제1 필드 산화막 패턴들(134)과 같이 갭들(140) 생성이 억제된 구조와, 제2 액티브 패턴들(114) 및 제 2 필드 산화막 패턴들(138)과 같이 갭들(140)이 생성된 구조를 갖는 필드 산화막 구조물을 함께 형성할 수 있다.By performing the above process, the formation of the
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 기판의 제1 영역에 위치한 라이너막의 일부는 제거하여 제1 라이너막 패턴을 형성하는 동안, 기판의 제2 영역을 마스킹함으로써, 액티브 패턴과의 갭 생성이 억제된 제1 필드 산화막 패턴들과, 액티브 패턴과의 갭이 생성된 제2 필드 산화막 패턴들을 함께 형성할 수 있다.As described above, according to a preferred embodiment of the present invention, while removing a portion of the liner film located in the first area of the substrate to form the first liner film pattern, by masking the second area of the substrate, The first field oxide layer patterns in which gap generation is suppressed and the second field oxide layer patterns in which a gap with the active pattern is formed may be formed together.
이로써, 보다 용이한 공정을 수행하여 액티브 패턴들과 갭 생성이 억제된 구조와, 갭이 생성된 구조를 함께 형성할 수 있어, 공정의 시간을 단축시켜 양산성을 향상시킬 수 있다.As a result, an easier process may be performed to form active patterns, a structure in which gap generation is suppressed, and a structure in which gaps are generated, thereby shortening the process time and improving productivity.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070063508A KR20080114177A (en) | 2007-06-27 | 2007-06-27 | Method of manufacturing a field oxide layer structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070063508A KR20080114177A (en) | 2007-06-27 | 2007-06-27 | Method of manufacturing a field oxide layer structure |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080114177A true KR20080114177A (en) | 2008-12-31 |
Family
ID=40371318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070063508A KR20080114177A (en) | 2007-06-27 | 2007-06-27 | Method of manufacturing a field oxide layer structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080114177A (en) |
-
2007
- 2007-06-27 KR KR1020070063508A patent/KR20080114177A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108231670B (en) | Semiconductor element and manufacturing method thereof | |
CN112750752B (en) | Forming method of deep trench isolation structure and forming method of semiconductor device | |
TWI713147B (en) | Method for manufacturing semiconductor device | |
KR20130134139A (en) | Semiconductor device and method for using the same | |
KR100845103B1 (en) | Method of fabricating the semiconductor device | |
KR100790965B1 (en) | Semiconductor device prevented ring defect and method for manufacturing the same | |
CN113539954B (en) | Semiconductor structure and manufacturing method thereof | |
KR20140137222A (en) | Semiconductor apparatus and manufacturing method of the same | |
US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
KR20080114177A (en) | Method of manufacturing a field oxide layer structure | |
KR100208450B1 (en) | Method for forming metal wiring in semiconductor device | |
KR100462365B1 (en) | High voltage semiconductor devcie having burried transistor and method for fabricating the same | |
KR100868925B1 (en) | Method for forming the Isolation Layer of Semiconductor Device | |
TWI833591B (en) | Method of manufacturing metal structure having funnel-shaped interconnect and the same | |
US8043932B2 (en) | Method of fabricating semiconductor device | |
KR100307561B1 (en) | Metal wiring formation method of semiconductor device_ | |
KR20000039307A (en) | Method for forming contact of semiconductor device | |
KR100552847B1 (en) | Method for fabricating trench isolation in semiconductor device | |
KR20050002439A (en) | Manufacturing method for semiconductor device | |
KR100815962B1 (en) | Manufacturing method of semiconductor device | |
KR20040043931A (en) | Method of forming interlayer dielectric layer in semiconductor device | |
KR20040041861A (en) | Isolation structure of semiconductor device and method of forming the same | |
KR20040042562A (en) | Shallow trench isolation process | |
KR20100079015A (en) | Method for forming contact for metal line | |
KR20090000327A (en) | Method of manufacturing a contact hole in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |