KR20080105802A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20080105802A
KR20080105802A KR1020070053852A KR20070053852A KR20080105802A KR 20080105802 A KR20080105802 A KR 20080105802A KR 1020070053852 A KR1020070053852 A KR 1020070053852A KR 20070053852 A KR20070053852 A KR 20070053852A KR 20080105802 A KR20080105802 A KR 20080105802A
Authority
KR
South Korea
Prior art keywords
electrode
period
discharge
address
weight
Prior art date
Application number
KR1020070053852A
Other languages
English (en)
Inventor
정은영
안정철
추희영
장수관
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070053852A priority Critical patent/KR20080105802A/ko
Publication of KR20080105802A publication Critical patent/KR20080105802A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 제1 기판 위에 형성되는 어드레스 전극, 상기 어드레스 전극에 교차하며 제2 기판 위에 형성되는 한 쌍의 제1 표시 전극 및 제2 표시 전극, 상기 제1 표시 전극, 및 제2 표시 전극들을 덮으면서 상기 제2 기판에 형성되는 유전체층, 그리고 상기 유전체층을 덮으면서 상기 제2 기판에 형성되는 보호층을 포함하고, 상기 보호층은 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하고, 상기 첨가 원소의 함량이 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10-4 중량부인 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 구동시키는 구동부; 및 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진 구동 제어 신호를 출력하여 상기 구동부를 제어하는 제어부를 포함하며, 상기 리셋 기간은 90 내지 100㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치를 제공한다.
본 발명에 따르면, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 준다.
MgO, Sc, 보호층, 희토류원소, 유지기간, 리셋기간, 벽 전하

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}
도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 나타낸 부분 분해 사시도.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 개략적으로 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형도.
도 4a는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 리셋 기간 변화에 따른 통계 지연 시간의 변화를 나타내는 그래프.
도 4b는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 리셋 기간 변화에 따른 방전 지연 시간의 변화를 나타내는 그래프.
도 5a는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 리셋 기간 중 제1 단계의 기간 변화에 따른 통계 지연 시간의 변화를 나타내는 그래프.
도 5b는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 리셋 기간 중 제1 단계의 기간 변화에 따른 방전 지연 시간의 변화를 나타내는 그래프.
도 6a는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 리셋 기간 중 제 2 단계의 기간 변화에 따른 통계 지연 시간의 변화를 나타내는 그래프.
도 6b는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 리셋 기간 중 제 2 단계의 기간 변화에 따른 방전 지연 시간의 변화를 나타내는 그래프.
도 7a는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 유지 기간 변화에 따른 통계 지연 시간의 변화를 나타내는 그래프.
도 7b는 본 발명의 실시예 1, 및 비교예 1에서 제조한 방전셀의 유지 기간 변화에 따른 방전 지연 시간의 변화를 나타내는 그래프.
[산업상 이용 분야]
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 주는 플라즈마 디스플레이 장치에 관한 것이다.
[종래 기술]
플라즈마 디스플레이 패널(plasma diplay panel)은 플라즈마 현상을 이용한 표시 장치로서, 비진공 상태의 기체 분위기에서 공간적으로 분리된 두 접전간에 어느 이상의 전위차가 인가되면 방전이 발생되는데, 이를 기체 방전 현상으로 지칭한다.
플라즈마 디스플레이 패널은 이러한 기체 방전 현상을 화상 표시에 응용한 평판 표시 소자로서, 그 사이에 방전 기체가 충전된 두 기판에 전극을 교차 대향시 키는 매트릭스(matrix) 구조를 기본적으로 가지게 된다.
이러한 플라즈마 디스플레이 패널은 직류형과 교류형이 있으며, 이 중에서 교류형이 가장 널리 사용되고 있다.
교류형 플라즈마 디스플레이 패널은 방전 기체가 충전된 두 기판에 전극을 교차 대향 배열하여 격벽으로 구획한 기본적 구조를 가지는데, 어느 한 전극 상에 벽 전하를 형성하는 유전체층이 피복되고 대향층의 전극에 형광층이 형성된다.
상기 전극, 격벽, 유전체층 등은 경제적인 면을 고려하여 일반적으로 인쇄 공정으로 형성됨에 따라 막이 두껍게 형성되고 이에 따라 박막 공정에 비해 성막 상태가 상당히 불량하다.
따라서 방전에 의해 발생된 전자 및 이온의 스퍼터링(sputtering)에 의해 유전체층과 그 하부의 전극이 손상되어 교류형 플라즈마 디스플레이 소자의 수명을 단축시키는 문제가 발생된다.
이를 해결하여 방전시의 이온 충격의 영향을 감소시키기 위하여, 유전체층 상에 수백 nm 정도의 얇은 두께로 보호층을 형성한다. 최근 특정 함량의 희토류 원소를 포함하는 산화 마그네슘으로 이루어져, 2차 전자 방출 특성이 우수하고, 방전 지연 시간을 단축시키고, 방전 지연 시간의 온도 의존성을 감소시킬 수 있는 보호층에 관한 연구가 이루어지고 있다.
그러나 이러한 높은 2차 전자 방출 특성을 갖는 보호층은 많은 전자를 방출하여 방전 공간 내부에 많은 하전 입자들이 존재하게 되고, 상기 보호층을 채용한 플라즈마 디스플레이 패널은 어드레스 대기 기간 동안 많은 벽 전하가 손실되는 현 상이 발생한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 주는 플라즈마 디스플레이 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 제1 기판 위에 형성되는 어드레스 전극, 상기 어드레스 전극에 교차하며 제2 기판 위에 형성되는 한 쌍의 제1 표시 전극 및 제2 표시 전극, 상기 제1 표시 전극, 및 제2 표시 전극들을 덮으면서 상기 제2 기판에 형성되는 유전체층, 그리고 상기 유전체층을 덮으면서 상기 제2 기판에 형성되는 보호층을 포함하고, 상기 보호층은 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하고, 상기 첨가 원소의 함량이 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10-4중량부인 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 구동시키는 구동부; 및 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진 구동 제어 신호를 출력하여 상기 구동부를 제어하는 제어부를 포함하며, 상기 리셋 기간은 90 내지 100㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치를 제공한다.
상기 리셋 기간은 상기 제1 표시 전극에 제1 전압에서 제2 전압으로 완만하 게 하강하는 전압을 인가하는 제1 단계를 포함하는 것이 바람직하고, 상기 제1 단계는 50 내지 60㎲ 동안 이루어지는 것이 바람직하다.
또한, 상기 리셋 기간은 상기 제1 단계 후에, 상기 제2 전압을 유지하는 제2 단계를 더 포함하는 것이 바람직하고, 상기 제2 단계는 20㎲이하 동안 이루어지는 것이 바람직하다.
본 발명은 또한, 상기 유지 기간은 700 내지 800㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치를 제공한다.
이하 본 발명을 보다 상세하게 설명한다.
본 발명은 제1 기판 위에 형성되는 어드레스 전극, 상기 어드레스 전극에 교차하며 제2 기판 위에 형성되는 한 쌍의 제1 표시 전극 및 제2 표시 전극, 상기 제1 표시 전극, 및 제2 표시 전극들을 덮으면서 상기 제2 기판에 형성되는 유전체층, 그리고 상기 유전체층을 덮으면서 상기 제2 기판에 형성되는 보호층을 포함하고, 상기 보호층은 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하고, 상기 첨가 원소의 함량이 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10- 4중량부인 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 구동시키는 구동부; 및 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진 구동 제어 신호를 출력하여 상기 구동부를 제어하는 제어부를 포함하는 플라즈마 디스플레이 장치에 관한 것이다.
상기 플라즈마 디스플레이 패널에 관해서는 대한민국 특허 공개 제2006- 0069573호에 개시되어 있다. 상기 보호층은 특정 함량의 희토류 원소를 포함하는 산화 마그네슘으로 이루어져 있는 바, 방전 지연 시간을 단축시키고, 방전 지연 시간(T)의 온도 의존성을 감소시킬 수 있다.
방전 지연 시간은 인가 전압에 대해 어떤 시간 뒤에 방전이 일어나는 현상을 기술하는 물리량이며, 형성 지연 시간(Formative Delay Time, Tf)과 통계 지연 시간(Statistical Delay Time, Ts)의 합으로 표시될 수 있다. 형성 지연 시간은 인가 전압과 방전 전류 사이의 시간차이며, 통계 지연 시간은 형성 지연 시간의 통계적 산포이다. 방전 지연 시간이 단축되는 경우 고속 어드레싱이 가능해져 싱글 스캔이 가능해지며 이에 따라 스캔 드라이브 비용을 절감할 수 있다. 그리고 방전 지연 시간이 단축되는 경우 서브 필드수를 증가시킬 수 있으며, 이에 따라 고휘도 및 고화질을 구현할 수 있다.
상기 희토류 원소로는 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, 또는 Lu를 예시할 수 있다. 상기 첨가 원소는 상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택될 수 있다. 상기 희토류 원소 중 Sc, Y를 바람직하게 사용할 수 있고, Sc를 가장 바람직하게 사용할 수 있다.
상기 희토류 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10- 4중량부인 것이 바람직하고, 5.0×10-5 내지 5.0×10- 4중량부인 것이 더욱 바람직하고, 1.5×10-4 내지 4.0×10- 4중량부인 것이 더더욱 바람직하다. 따라 서, 상기 희토류 원소의 함량은 5.0×10-5, 6.0×10-5, 7.0×10-5, 8.0×10-5, 9.0×10-5, 1.0×10-4, 2.0×10-4, 3.0×10-4, 및 4.0×10-4 중량부인 경우에 모두 바람직하다. 상기 희토류 원소의 함량이 전술한 범위를 벗어나는 경우, 만족할 만한 수준의 방전 지연 시간 단축 효과 및 방전 지연 시간의 온도 의존성 감소 효과를 얻을 수 없다.
상기 보호층은 상기 첨가 원소(제1 첨가 원소) 외에도, Al, Ca, Si, 및 이들의 조합으로 이루어진 군에서 선택되는 추가 첨가 원소(제2 첨가 원소)를 더 포함할 수 있다. 상기 보호층이 Al을 더 포함하는 경우, 저온에서의 방전 지연 시간을 보다 더 단축시킬 수 있고, Ca를 더 포함하는 겨우, 방전 지연 시간의 온도 의존성을 더 감소시킬 수 있고, Si를 더 포함하는 경우, 저온에서의 방전 지연 시간을 보다 더 단축시킬 수 있다. 이를 고려하여, 상기 추가 첨가 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 4.0×10-4 중량부인 것이 바람직하고, 6.0×10-5 내지 3.0×10-4 중량부인 것이 더욱 바람직하다. 따라서, 상기 제 2 첨가 원소의 함량은 5.0×10-5, 6.0×10-5, 7.0×10-5, 8.0×10-5, 9.0×10-5, 1.0×10-4, 2.0×10-4, 3.0×10-4, 및 4.0×10-4 중량부인 경우에 모두 바람직하다.
상기 보호층은 특정 함량의 희토류 원소를 포함하는 산화 마그네슘으로 이루어져 있는 바, 2차 전자 방출 특성이 우수하여, 방전 지연 시간을 단축시키고, 방 전 지연 시간의 온도 의존성을 감소시킬 수 있다.
그러나 이러한 높은 2차 전자 방출 특성을 갖는 보호층은 많은 전자를 방출하여 방전 공간 내부에 많은 하전 입자들이 존재하게 되고, 상기 보호층을 채용한 플라즈마 디스플레이 장치는 어드레스 대기 기간 동안 많은 벽 전하가 손실되는 현상이 발생한다. 어드레스 대기 기간 동안 많은 벽 전하가 손실되게 되면, 어드레스 기간에서는 벽 전하가 부족하게 되어 저방전이 발생하게 된다.
상기 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨", 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.
본 발명은 상기와 같은 문제점을 개선하고자, 상기 리셋 기간은 90 내지 100㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치를 제공한다.
본 발명은 또한, 상기 유지 기간은 700 내지 800㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치를 제공한다.
상기 리셋 기간이 90 내지 100㎲ 동안 이루어지거나, 또는 상기 유지 기간이 700 내지 800㎲ 동안 이루어지는 경우, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 줄 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 일 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 나타낸 부분 분해 사시도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 구조는 제1 기판(3) 상에 일방향(도면의 y축 방향)을 따라 어드레스 전극(13)이 형성되고 이 어드레스 전극(13)을 덮으면서 제1 기판(3)의 전면에 제1 유전체층(15)이 형성된다. 상기 제1 유전체층(15) 위로 각 어드레스 전극(13) 사이에 배치되도록 격벽(5)이 형성되며 각각의 격벽(5) 사이에 복수의 방전셀(7R, 7G, 7B)이 형성된다. 상기 방전셀(7R, 7G, 7B) 내에는 적(R), 녹(G), 청(B)색의 형광체층(8R, 8G, 8B)이 형성된다.
상기 격벽(5)은 방전 공간을 구획하는 형상이라면 어느 형태도 가능하며, 다양한 패턴의 격벽들로 형성된다. 예컨대 상기 격벽(5)은 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은 방전공간의 횡단면이 사각형, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.
그리고 제1 기판(3)에 대향하는 제2 기판(1)의 일면에는 어드레스 전극(13)과 교차하는 방향(도면의 x축 방향)을 따라 한 쌍의 투명 전극(9a, 11a)과 버스 전극(9b, 11b)으로 구성되는 표시 전극이 형성되고 이 표시 전극을 덮으면서 제2 기 판(1) 전체에 제2 유전체층(17)과 보호층(19)이 형성된다.
상기 보호층(19)은 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하고, 상기 첨가 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10-4 중량부인 것이 바람직하고, 5.0×10-5 내지 5.0×10-4 중량부인 것이 더욱 바람직하며, 1.5×10-4 내지 4.0×10-4 중량부인 것인 것이 더더욱 바람직하다.
상기 희토류 원소는 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, 및 이들의 조합으로 이루어진 군에서 선택될 수 있고, 스칸듐(Sc)인 것이 바람직하다.
상기 보호층(19)은 Al, Ca, Si, 및 이들의 조합으로 이루어진 군에서 선택되는 추가 첨가 원소를 더 포함할 수 있다. 상기 추가 첨가 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 4.0×10-4 중량부인 것이 바람직하다.
상기 제1 기판(3) 상의 어드레스 전극(13)과 제2 기판(1) 상의 표시 전극이 교차하는 지점이 방전셀(7R, 7G, 7B)을 구성하는 부분이 된다.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2에 나타낸 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극(제2 표시 전극, X) 구동부(400), 및 주사 전극(제1 표시 전극, Y) 구동부(500)를 포함한다.
상기 플라즈마 디스플레이 패널(100)은 상기 도 1에서 설명한 플라즈마 디스플레이 패널과 동일한 구성을 가진다.
상기 제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극(A) 구동 제어 신호, 유지 전극(X) 구동 제어 신호 및 주사 전극(Y) 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
상기 어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극(A) 구동 제어신호를 수신하여 표시하고자 하는 방전셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
상기 유지 전극 구동부(400)는 제어부(200)로부터 유지 전극(X) 구동 제어신호를 수신하여 유지 전극(X)에 구동 전압을 인가한다.
상기 주사 전극 구동부(500)는 제어부(200)로부터 주사 전극(Y) 구동 제어신호를 수신하여 주사 전극(Y)에 구동 전압을 인가한다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형도이다.
도 3에 나타낸 바와 같이, 제1 서브필드는 리셋 기간(T1), 어드레스 기간 및 유지 기간(T2)으로 이루어지며, 리셋 기간(T1)은 상승 기간 및 하강 기간으로 이루어진다. 또한 상기 리셋 기간(T1)의 하강 기간은 상기 제1 표시 전극에 제1 전압에서 제2 전압으로 완만하게 하강하는 전압을 인가하는 제1 단계(T11)를 포함한다. 또한, 상기 리셋 기간(T1)의 하강 기간은 상기 제1 단계(T11) 후에, 상기 제2 전압을 유지하는 제2 단계(T12)를 더 포함할 수 있다.
상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 상기 제1 서브필드의 리셋 기간(T1)은 90 내지 100㎲ 동안 이루어지는 것이 바람직하다. 즉, 상기 제1 서브필드의 리셋 기간(T1)은 90㎲, 91㎲, 92㎲, 93㎲, 94㎲, 95㎲, 96㎲, 97㎲, 98㎲, 99㎲, 및 100㎲ 동안 이루어지는 것이 모두 바람직하다.
또한, 상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 상기 제1 서브필드의 유지 기간(T2)은 700 내지 800㎲ 동안 이루어지는 것이 바람직하다. 즉, 상기 제1 서브필드의 유지 기간(T2)은 700㎲, 710㎲, 720㎲, 730㎲, 740㎲, 750㎲, 760㎲, 770㎲, 780㎲, 790㎲, 및 800㎲ 동안 이루어지는 것이 모두 바람직하다.
상기 리셋 기간(T1)이 90 내지 100㎲ 동안 이루어지거나, 또는 상기 유지 기간(T2)이 700 내지 800㎲ 동안 이루어지는 경우, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 줄 수 있다.
제1 서브필드의 리셋 기간(T1)의 상승 기간에서는 유지 전극(X)을 0V로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 증가시킨다. 그러면, 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어나면서, Y 전극에 (-)의 벽 전하가 형성되고 어드레스 전극(A) 및 유지 전극(X)에 (+)의 벽 전하가 형성된다.
제1 서브필드의 리셋 기간(T1)의 하강 기간에서는 유지 전극(X)을 Ve 전압으로 유지시킨 상태에서 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 완만하게 하강하는 전압을 인가한다. 그러면, 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 리셋 방전이 일어나면서, Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 그리고, 주사 전극(Y)에 일정 기간 동안 Vnf 전압을 인가한다. 여기서, Vnf 전압을 일정 기간 동안 인가하는 이유는 주사 전극(Y)에 (-)의 벽 전하, 유지 전극(X) 및 어드레스 전극(A)에 (+)의 벽 전하를 충분히 축적하기 위한 것이다.
상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소 를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 상기 주사 전극(Y)에 Vs 전압에서 Vnf 전압으로 완만하게 하강하는 전압을 인가하는 제1 단계(T11)는 50 내지 60㎲ 동안 이루어지는 것이 바람직하다. 또한, 상기 일정 기간 동안 Vnf 전압을 인가하는 제2 단계(T12)를 포함하는 경우, 상기 제2 단계(T12)는 20㎲ 이하 동안 이루어지는 것이 바람직하다. 이는, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 줄 수 있기 때문이다.
다음으로, 제1 서브필드의 어드레스 기간에서는 방전셀을 선택하기 위해서 주사 전극(Y)에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가하고 VscL 전압이 인가되지 않는 주사 전극을 VscH 전압으로 바이어스한다. 이 때, VscL 전압을 주사 전압이라 하며, VscH 전압을 비주사 전압이라고도 한다. 그리고 VscL 전압이 인가된 주사 전극(Y)에 의해 형성되는 복수의 방전셀 중에서 선택하고자 하는 방전셀을 통과하는 어드레스 전극(A)에 Va 전압을 가지는 어드레스 펄스를 인가하고, 선택하지 않는 어드레스 전극(A)은 기준 전압으로 바이어스한다. 그러면, Va 전압이 인가된 어드레스 전극(A)과 VscL 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전셀에서 어드레스 방전이 일어나면서 주사 전극(Y)에는 (+)의 벽 전하가 형성되고 유지 전극(X)에는 (-) 벽 전하가 형성된다. 또한 어드레스 전극(A)에도 (-) 벽 전하가 형성된다.
이어서, 제1 서브필드의 유지 기간(T2)에서는 주사 전극(Y)과 유지 전극(X) 에 교대로 Vs 전압의 유지 방전 펄스를 소정 회수 인가한다. 그러면, 어드레스 기간에서 어드레스 방전에 의해 주사 전극(Y)과 유지 전극(X) 사이에 벽 전압이 형성되어 있으면, 벽 전압과 Vs 전압에 의해 주사 전극(Y)과 유지 전극(X)에서 방전이 일어난다. 이후, 주사 전극(Y)에 Vs 전압의 유지방전 펄스를 인가하는 과정과 유지 전극(X)에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 상기 유지 기간(T2)은 700 내지 800㎲ 동안 이루어지는 것이 바람직하다.
상기 유지 기간(T2)이 700 내지 800㎲ 동안 이루어지는 경우, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 줄 수 있다.
이와 같이 하여 제1 서브필드의 유지 기간이 종료되면, 제2 서브필드가 시작된다.
도 3에 나타낸 바와 같이, 제2 서브필드는 리셋 기간(T3), 어드레스 기간 및 유지 기간(T4)으로 이루어지며, 리셋 기간(T3)은 상기 제1 표시 전극에 제1 전압에서 제2 전압으로 완만하게 하강하는 전압을 인가하는 제1 단계(T31)를 포함한다. 또한, 상기 리셋 기간(T3)은 상기 제2 전압을 유지하는 제2 단계(T32)를 더 포함할 수도 있다.
제2 서브필드에서도 제1 서브필드와 마찬가지로, 상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 상기 제2 서브필드의 리셋 기간(T3)은 90 내지 100㎲ 동안 이루어지는 것이 바람직하다. 또한, 상기 주사 전극(Y)에 Vs 전압에서 Vnf 전압으로 완만하게 하강하는 전압을 인가하는 제1 단계(T31)는 50 내지 60㎲ 동안 이루어지는 것이 바람직하다. 또한, 상기 일정 기간 동안 Vnf 전압을 인가하는 제2 단계(T32)는 20㎲ 이하 동안 이루어지는 것이 바람직하다.
또한, 상기 제2 서브필드의 유지 기간(T4)은 700 내지 800㎲ 동안 이루어지는 것이 바람직하다.
이는, 상기 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 줄 수 있기 때문이다.
이하 본 발명의 바람직한 실시예 및 비교예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.
( 방전셀의 제조)
(실시예 1)
산화 마그네슘 1g당 Sc의 함량이 5.0×10-5g이 되도록 MgO, 및 Sc2O3를 혼합한 다음, 믹서에 넣고 5시간 이상 교반하여, 균일한 혼합물을 제조하였다. 상기 혼합물에 MgF2를 첨가하여 교반한 다음, 이를 도가니에 담고, 900℃의 온도에서 5시간 동안 열처리하였다. 이를 펠릿 형태로 압축성형한 후 1650℃의 온도에서 3시간 동안 열처리하여, 산화 마그네슘 1g당 Sc의 함량이 5.0×10-5g인 보호층 형성용 복합체를 제조하였다.
한편, 22.5×35×3mm의 크기를 갖는 글래스(PD 200 GLASS)를 준비한 다음, 상기 글래스 상부에 소정의 패턴을 갖는 Ag 전극을 형성하였다. 이 후, 상기 Ag전극을 덮도록 PbO 글래스로 피복하여, 약 30 내지 40㎛ 두께의 PbO 유전체층을 형성하였다. 상기 유전체층 상부에 상기 보호층 형성용 복합체를 증착시켜 700nm 두께의 보호층을 형성하였다. 상기 공정을 1회 더 반복하여 보호막을 구비한 기판을 총 2개 제작하였다.
상기 2개의 기판을 양 기판의 보호층이 서로 마주보도록 배치한 다음, 양 기판 사이에 스페이서를 배치하여 약 200㎛의 셀 갭을 형성하였다. 이를 진공 챔버에 장착하여, 500Torr의 Ar 가스로 4회 퍼징(purging)하여, 셀 내부의 얍력을 2×10-6Torr이 되도록 하였다. 이 후, 95% Ne + 5% Xe 방전 가스를 셀 내부에 주입하여, 본 발명에 따른 보호층이 구비된 방전셀을 제조하였다.
(비교예 1)
Sc2O3를 첨가하지 않고, 보호층 형성용 복합체를 제조한 것을 제외하고는 실시예 1과 동일한 방법으로 실시하여 방전셀을 제조하였다.
(제조한 방전셀의 리셋 기간 변화에 따른 방전 지연 시간 평가)
방전 지연 시간 평가를 위하여, 오실로스코프(TEKTRONIX OSCILLOSCOPE), 증폭기(TREK AMPLIFIER), 함수 발생기(NF FUNCTION GENERATOR), 고진공 챔버, 온도 변환기(PELTIER DEVICE), Ⅰ-Ⅴ 파워 소스(Ⅰ-Ⅴ POWER SOURCE), 및 LCR 계측기(LCR METER)를 사용하였다. 먼저, 실시예 1에서 제조한 방전셀을 LCR 계측기와 연결한 다음, 각 서브필드의 리셋 기간 중 제1 단계와 제2 단계를 합한 기간을 90㎲, 100㎲, 120㎲, 및 140㎲로 변화시킨 파형을 인가하며, 통계 지연 시간, 및 방전 지연 시간을 측정하였다. 방전 지연 시간은 2kHz의 스퀘어파(square wave)를 이용하여 측정하였다. 이를 비교예 1에서 제조된 방전셀에 대하여 반복하였다.
상기 측정한 통계 지연 시간, 및 방전 지연 시간을 각각 도 4a, 및 도 4b에 나타내었다.
(제조한 방전셀의 리셋 기간 중 제1 단계의 기간 변화에 따른 방전 지연 시간 평가)
실시예 1, 및 비교예 1에서 제조한 방전셀에 대하여 각 서브필드의 리셋 기간 중 제1 단계 기간을 50㎲, 60㎲, 70㎲, 및 80㎲로 변화시킨 파형을 인가하며, 통계 지연 시간, 및 방전 지연 시간을 측정하였다. 상기 측정한 통계 지연 시간, 및 방전 지연 시간을 각각 도 5a, 및 도 5b에 나타내었다.
(제조한 방전셀의 리셋 기간 중 제2 단계의 기간 변화에 따른 방전 지연 시간 평가)
실시예 1, 및 비교예 1에서 제조한 방전셀에 대하여 각 서브필드의 리셋 기간 중 제2 단계의 기간을 0㎲, 20㎲, 30㎲, 및 50㎲로 변화시킨 파형을 인가하며, 통계 지연 시간, 및 방전 지연 시간을 측정하였다. 상기 측정한 통계 지연 시간, 및 방전 지연 시간을 각각 도 6a, 및 도 6b에 나타내었다.
(제조한 방전셀의 유지 기간 변화에 따른 방전 지연 시간 평가)
실시예 1, 및 비교예 1에서 제조한 방전셀에 대하여 각 서브필드의 유지 기간을 700㎲, 800㎲, 900㎲, 및 1200㎲로 변화시킨 파형을 인가하며, 통계 지연 시간, 및 방전 지연 시간을 측정하였다. 상기 측정한 통계 지연 시간, 및 방전 지연 시간을 각각 도 7a, 및 도 7b에 나타내었다.
도 4a, 및 도 4b를 참고하면, 실시예 1에서 제조한 방전셀의 경우, 리셋 기간이 90 내지 100㎲ 동안 이루어지는 경우, 통계 지연 시간, 및 방전 지연 시간이 비교예 1에서 제조한 방전셀의 경우와 유사한 값을 가짐을 알 수 있고, 리셋 기간이 100㎲를 초과하는 경우, 통계 지연 시간, 및 방전 지연 시간이 크게 증가하는 것을 알 수 있다.
도 5a, 및 도 5b를 참고하면, 실시예 1에서 제조한 방전셀의 경우, 리셋 기간 중 제1 단계의 기간이 50 내지 60㎲ 동안 이루어지는 경우, 통계 지연 시간, 및 방전 지연 시간이 비교예 1에서 제조한 방전셀의 경우와 유사한 값을 가짐을 알 수 있고, 상기 제1 단계의 기간이 60㎲를 초과하는 경우, 통계 지연 시간, 및 방전 지 연 시간이 크게 증가하는 것을 알 수 있다.
도 6a, 및 도 6b를 참고하면, 실시예 1에서 제조한 방전셀의 경우, 리셋 기간 중 제2 단계의 기간이 20㎲ 이하 동안 이루어지는 경우, 통계 지연 시간, 및 방전 지연 시간이 비교예 1에서 제조한 방전셀의 경우와 유사한 값을 가짐을 알 수 있고, 상기 제2 단계의 기간이 20㎲를 초과하는 경우, 통계 지연 시간, 및 방전 지연 시간이 크게 증가하는 것을 알 수 있다.
도 7a, 및 도 7b를 참고하면, 실시예 1에서 제조한 방전셀의 경우, 유지 기간이 700 내지 800㎲ 동안 이루어지는 경우, 통계 지연 시간, 및 방전 지연 시간이 비교예 1에서 제조한 방전셀의 경우와 유사한 값을 가짐을 알 수 있고, 상기 유지 기간이 800㎲를 초과하는 경우, 통계 지연 시간, 및 방전 지연 시간이 크게 증가하는 것을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면, 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하는 보호층을 채용하는 경우, 어드레스 대기 기간 동안의 벽 전하 손실을 방지하여, 어드레스 기간에서 벽 전하의 부족으로 발생하는 저방전을 줄여 준다.

Claims (16)

  1. 제1 기판 위에 형성되는 어드레스 전극, 상기 어드레스 전극에 교차하며 제2 기판 위에 형성되는 한 쌍의 제1 표시 전극 및 제2 표시 전극, 상기 제1 표시 전극, 및 제2 표시 전극들을 덮으면서 상기 제2 기판에 형성되는 유전체층, 그리고 상기 유전체층을 덮으면서 상기 제2 기판에 형성되는 보호층을 포함하고, 상기 보호층은 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하고, 상기 첨가 원소의 함량이 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10- 4중량부인 플라즈마 디스플레이 패널;
    상기 플라즈마 디스플레이 패널을 구동시키는 구동부; 및
    리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진 구동 제어 신호를 출력하여 상기 구동부를 제어하는 제어부를 포함하며,
    상기 리셋 기간은 90 내지 100㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치.
  2. 제1항에 있어서,
    상기 리셋 기간은 상기 제1 표시 전극에 제1 전압에서 제2 전압으로 완만하게 하강하는 전압을 인가하는 제1 단계를 포함하는 것인 플라즈마 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 단계는 50 내지 60㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치.
  4. 제2항에 있어서,
    상기 리셋 기간은 상기 제1 단계 후에, 상기 제2 전압을 유지하는 제2 단계를 더 포함하는 것인 플라즈마 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 단계는 20㎲ 이하 동안 이루어지는 것인 플라즈마 디스플레이 장치.
  6. 제1항에 있어서,
    상기 희토류 원소는 스칸듐(Sc)인 것인 플라즈마 디스플레이 장치.
  7. 제1항에 있어서,
    상기 희토류 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 5.0×10-4 중량부인 것인 플라즈마 디스플레이 장치.
  8. 제7항에 있어서,
    상기 희토류 원소의 함량이 상기 산화 마그네슘 1 중량부에 대하여 1.5×10-4 내지 4.0×10-4 중량부인 것인 플라즈마 디스플레이 장치.
  9. 제1항에 있어서,
    상기 보호층은 Al, Ca, Si, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 더 포함하는 것인 플라즈마 디스플레이 장치.
  10. 제9항에 있어서,
    상기 첨가 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 4.0×10-4 중량부인 것인 플라즈마 디스플레이 장치.
  11. 제1 기판 위에 형성되는 어드레스 전극, 상기 어드레스 전극에 교차하며 제2 기판 위에 형성되는 한 쌍의 제1 표시 전극 및 제2 표시 전극, 상기 제1 표시 전극, 및 제2 표시 전극들을 덮으면서 상기 제2 기판에 형성되는 유전체층, 그리고 상기 유전체층을 덮으면서 상기 제2 기판에 형성되는 보호층을 포함하고, 상기 보호층은 희토류 원소, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 포함하는 산화 마그네슘을 포함하고, 상기 첨가 함량이 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 6.0×10-4 중량부인 플라즈마 디스플레이 패널;
    상기 플라즈마 디스플레이 패널을 구동시키는 구동부; 및
    리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진 구동 제어 신호를 출력하여 상기 구동부를 제어하는 제어부를 포함하며,
    상기 유지 기간은 700 내지 800㎲ 동안 이루어지는 것인 플라즈마 디스플레이 장치.
  12. 제11항에 있어서,
    상기 희토류 원소는 스칸듐(Sc)인 것인 플라즈마 디스플레이 장치.
  13. 제11항에 있어서,
    상기 희토류 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 5.0×10-4 중량부인 것인 플라즈마 디스플레이 장치.
  14. 제13항에 있어서,
    상기 희토류 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 1.5×10-4 내지 4.0×10-4 중량부인 것인 플라즈마 디스플레이 장치.
  15. 제11항에 있어서,
    상기 보호층은 Al, Ca, Si, 및 이들의 조합으로 이루어진 군에서 선택되는 첨가 원소를 더 포함하는 것인 플라즈마 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제2 첨가 원소의 함량은 상기 산화 마그네슘 1 중량부에 대하여 5.0×10-5 내지 4.0×10-4 중량부인 것인 플라즈마 디스플레이 장치.
KR1020070053852A 2007-06-01 2007-06-01 플라즈마 디스플레이 장치 KR20080105802A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053852A KR20080105802A (ko) 2007-06-01 2007-06-01 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053852A KR20080105802A (ko) 2007-06-01 2007-06-01 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20080105802A true KR20080105802A (ko) 2008-12-04

Family

ID=40367029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053852A KR20080105802A (ko) 2007-06-01 2007-06-01 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20080105802A (ko)

Similar Documents

Publication Publication Date Title
US7145582B2 (en) Plasma display panel display device and its driving method
KR100608945B1 (ko) 플라즈마 디스플레이 장치
JP4388232B2 (ja) Ａｃ型プラズマディスプレイパネル
KR100683331B1 (ko) 발광특성이 우수한 플라즈마 디스플레이 패널
KR101218883B1 (ko) 플라즈마 디스플레이 패널
JPH03187125A (ja) プラズマディスプレイパネルと駆動方法
KR101238565B1 (ko) 플라즈마 디스플레이 장치
KR101189042B1 (ko) 플라즈마 디스플레이 장치
KR20080105802A (ko) 플라즈마 디스플레이 장치
KR100592318B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100884533B1 (ko) 플라즈마 디스플레이 장치
KR100719587B1 (ko) 플라즈마 디스플레이 패널
JP4476173B2 (ja) ガス放電表示パネル
EP1988563A2 (en) Plasma display device
KR20080092126A (ko) 플라즈마 디스플레이 장치
KR20080048751A (ko) 플라즈마 디스플레이 장치
US20060261743A1 (en) Plasma display panel
US20090058767A1 (en) Plasma display device
KR20090115281A (ko) 플라즈마 디스플레이 장치
KR20080080848A (ko) 플라즈마 디스플레이 패널
KR20080046507A (ko) 플라즈마 표시 패널 및 그 구동 장치와 그 구동 방법
WO2008108522A1 (en) Plasma display panel and a method of driving and manufacturing the same
KR20100113895A (ko) 플라즈마 디스플레이 장치
KR20090108296A (ko) 플라즈마 디스플레이 장치
JP2007141481A (ja) ガス放電表示パネル

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination