KR20090108296A

KR20090108296A - 플라즈마 디스플레이 장치

Info

Publication number: KR20090108296A
Application number: KR1020080033644A
Authority: KR
Inventors: 유성환; 박기락
Original assignee: 엘지전자 주식회사
Priority date: 2008-04-11
Filing date: 2008-04-11
Publication date: 2009-10-15

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 그 장치는 플라즈마 디스플레이 패널에 충전된 방전 가스는 전체 대비 12% 내지 25%의 크세논(Xe)을 포함하며, 리셋 구간 동안 스캔 전극에 공급되는 리셋 신호와 적어도 일부가 중첩되도록 어드레스 전극에 정극성 전압을 가지는 바이어스 신호가 공급되는 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 패널에 충전되는 방전가스에 일정 범위의 혼합비로 크세논(Xe)을 포함시킴으로써 방전 효율을 향상시켜 디스플레이 영상의 휘도를 높일 수 있으며, 그와 동시에 오방전 및 잔상을 감소시켜 영상의 화질을 개선할 수 있다.

Description

플라즈마 디스플레이 장치{Plasma display device thereof}

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널(Panel)에 주입되는 방전 가스 및 구동 파형에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

본 발명은 플라즈마 디스플레이 장치에 있어, 디스플레이 영상의 휘도 및 플라즈마 디스플레이 패널의 구동 효율을 향상시킬 수 있는 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판; 상기 상부기판 상에 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판 상에 형성되는 제3 전극을 포함하여 구성되며, 상기 상부기판과 하부기판 사이의 방전 공간에 충전된 방전 가스는 전체 대비 12% 내지 25%의 크세논(Xe)을 포함하고, 리셋 구간 동안 상기 제1 전극에 공급되는 리셋 신호와 적어도 일부가 중첩되도록 상기 제3 전극에 정극성 전압을 가지는 바이어스 신호가 공급되는 것을 특징으로 한다.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 패널에 충전되는 방전가스에 일정 범위의 혼합비로 크세논(Xe)을 포함시킴으로써 방전 효율을 향상시켜 디스플레이 영상의 휘도를 높일 수 있으며, 그와 동시에 오방전 및 잔상을 감소시켜 영상의 화질을 개선할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시 키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다.

상부기판(10)과 하부 기판(20) 사이에 마련되며 격벽(21)에 의헤 구획되는 방전공간에는 헬륨(He), 네온(Ne) 또는 아르곤(Ar)과 같은 불활성 가스를 포함하는 방전 가스가 충전된다.

본 발명에 따른 플라즈마 디스플레이 장치에 충전되는 방전가스는 방전 효율의 향상을 위해 크세논(Xe)을 포함하는 것이 바람직하다. 즉, 방전가스에 포함된 크세논(Xe)은 방전시 발생되는 진공 자외선(UV)의 량을 증가시킬 수 있으며, 그에 따라 형광체층(23)이 진공 자외선(UV)에 의해 여기되어 발생하는 가시광선의 량이 증가되어 디스플레이 영상의 휘도가 향상될 수 있다.

상기 방전가스의 크세논(Xe) 혼합비가 증가할 수록 방전 효율이 개선되어 디스플레이 영상의 휘도는 향상될 수 있으나, 패널을 구동시키기 위해 전극들에 공급되어야하는 구동 신호들의 전압이 높아져야하는 문제가 있을 수 있다.

즉, 크세논(Xe)은 2차 전자 방출 계수가 매우 낮아, 방전가스의 크세논(Xe) 혼합비가 높아질수록 이온(ion) 충돌 시 보호막(14)으로부터 방출되는 2차 전자 량이 감소하게 되며, 그에 따라 방전 개시 전압이 증가되어 안정된 방전을 발생시키기 위한 구동 전압들의 크기가 증가되어야 한다.

도 2는 방전가스의 크세논(Xe) 혼합비와 패널의 방전 효율 및 방전 개시 전압 사이의 관계에 대한 실험 결과를 개략적인 그래프로 도시한 것이다.

도 2를 참조하면, 상기한 바와 같이 방전가스의 크세논(Xe) 혼합비의 증가에 따라 방전 효율을 향상되나, 그와 함께 방전 개시 전압도 증가함을 알 수 있다.

좀더 구체적으로, 방전가스의 크세논(Xe) 혼합비가 12%까지는 방전 효율의 증가량이 적으나, 크세논(Xe) 혼합비가 12%인 지점에서 방전 효율이 급격히 향상되 어, 크세논(Xe) 혼합비가 12% 이상인 경우 방전 효율이 높은 값을 유지함을 알 수 있다.

또한, 방전가스의 크세논(Xe) 혼합비가 25%까지는 방전 개시 전압의 증가가 작아 방전의 안정성에 크게 영향을 미치지 아니하나, 크세논(Xe) 혼합비가 25%를 초과하면서 방전 개시 전압이 급격히 높아져 오방전이 발생할 가능성이 매우 높아진다.

따라서 방전 효율을 향상시켜 디스플레이 영상의 휘도를 향상시킴과 동시에 방전 개시 전압의 증가에 따른 오방전 발생을 방지하기 위해, 방전가스의 크세논(Xe) 혼합비는 12% 내지 25%인 것이 바람직하다.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에 있어, 스캔 전극(11)과 서스테인 전극(12)은 투명전극(11a, 12a)을 포함하지 아니하고, 버스 전극 하나의 단일 층(one layer)으로 이루어질 수 있다.

도 3은 투명전극(11a, 12a)을 포함하지 않는 플라즈마 디스플레이 패널의 상부기판 구조에 대한 일실시예를 단면도로 도시한 것이다.

도 3을 참조하면, 스캔 전극 및 서스테인 전극(110, 120)은 각각 방전셀을 가로지르는 적어도 두 개의 전극 라인(111, 112, 121, 122)및 방전셀의 중심에 가장 가까운 전극 라인(112, 121)에 연결되며 상기 방전셀의 중심 방향으로 돌출되는 두개의 돌출 전극(114, 115, 124, 125)을 포함할 수 있다. 또한, 스캔 전극 및 서스테인 전극(110, 120) 각각은 상기 두 개의 전극 라인(111과 112, 121과 122)을 연결하는 연결 전극(113, 123)을 더 포함할 수 있다.

전극 라인들(111, 112, 121, 122)은 방전셀을 가로지르며, 플라즈마 디스플레이 패널의 일 방향으로 연장된다. 본 발명의 일실시예에 따른 전극 라인은 개구율을 항상시키기 위해 폭을 좁게 형성한다.

돌출 전극(114, 115, 124, 125)은 플라즈마 디스플레이 패널 구동시 방전 개시 전압을 낮출 수 있으며, 연결 전극(113, 123)은 돌출 전극들(111, 112, 121, 122)을 통해 개시된 방전이 방전셀의 중심에서 먼 전극 라인(111, 122)까지의 쉽게 확산 되도록 돕는다.

상기한 바와 같이 플라즈마 디스플레이 패널의 투명전극(11a, 12a)을 제거하는 경우, 패널의 제조 비용을 감소시킬 수 있으나 패널의 개구율이 감소하여 디스플레이 영상의 휘도가 저하될 수 있다.

따라서 방전가스에 크세논(Xe)을 전체 방전 가스 대비 12% 내지 25%의 혼합비로 포함시킴으로써, 투명전극(11a, 12a)을 제거에 따른 휘도 감소를 보상할 수 있다.

본 발명에 따른 플라즈마 디스플레이 패널의 전면에는 필터가 배치될 수 있으며, 상기 필터는 외광 차단 시트, AR(Anti-Reflection) 시트, NIR(Near Infrared)차폐 시트, EMI(ElectroMagnetic Interference)차폐 시트, 확산 시트, 광특성 시트 등이 적층된 구조일 수 있다.

도 4는 상기 필터에 구비되는 외광 차단 시트의 구조에 대한 일실시예를 단면도로 도시한 것으로, 외광 차단 시트는 베이스부(200) 및 패턴부(210)를 포함하여 이루어질 수 있다.

도 4를 참조하면, 베이스부(200)는 빛이 원활히 투과될 수 있도록 투명한 플라스틱 재질, 예를 들어 자외선(UV) 경화 방식으로 형성된 수지(Resin)계열의 물질로 이루어지는 것이 바람직하며, 패널의 전면을 보호하는 효과를 높이기 위하여 견고한 글라스(Glass) 재질이 사용될 수도 있다.

패턴부(210)의 형상은 삼각형일 수 있으며, 그 이외에 여러 형상을 가질 수도 있다. 패턴부(210)는 베이스부(200)보다 어두운 색의 물질로 형성되며, 바람직하게는 검은색의 물질로 이루어진다. 예를 들어, 패턴부(210)는 카본(carbon) 계열의 물질로 형성하거나 검은색의 염료를 도포하여 외광을 흡수하는 효과를 극대화할 수 있다. 이하에서는 패턴부(210)의 상단과 하단 중 폭이 더 넓은 것을 패턴부(210)의 하단이라 한다.

외부 광원은 패널의 상측에 위치하는 것이 일반적이므로, 외광은 상측으로부터 비스듬히 패널로 입사되어 패턴부(210)에 흡수된다.

상기한 바와 같은 외광차단시트를 디스플레이 패널의 전면에 위치시킴으로써, 블랙 영상을 효과적으로 구현할 수 있으며 명실 콘트라스트를 개선할 수 있으나, 그에 반해 패널로부터 방출되는 가시광이 상기 외광 차단 시트에서 차단되어 디스플레이 영상의 휘도가 감소할 수 있다.

따라서 방전가스에 크세논(Xe)을 전체 방전 가스 대비 12% 내지 25%의 혼합비로 포함시킴으로써, 외광차단시트를 패널 전면에 비치함에 따른 휘도 감소를 보상할 수 있다.

본 발명에 따른 플라즈마 디스플레이 장치의 경우, 방전 가스에 수소계열 동 위원소 가스인 H₂, D₂ 및 T₂ 적어도 하나 이상이 포함될 수 있다. 방전가스에 수소계열 동위원소 가스가 포함되면 방전이 발생되기 시작하는 방전 개시 전압이 낮아지고 발광효율이 높아지게 되므로 소비전력을 낮출 수 있고 효율을 높일 수 있다.

수소계열 동위원소 가스의 함량비(%)가 높아질수록 지수적으로 방전 개시 전압이 낮아지며, 방전 개시 전압은 수소계열 동위원소 가스의 혼합비(%)가 2% 이하에서 급격히 감소하는 반면, 대략 2% 이상에서는 방전개시전압의 감소 정도가 거의 변화가 없게 된다.

발광 효율은 수소계열 동위원소 가스의 혼합비(%)가 대략 2.0% 이하에서 거의 유사한 수준으로 나타나는 반면에, 대략 2.0% 이상에서부터 급격히 떨어지게 된다.

따라서 방전 가스에 혼합되는 수소계열 동위원소 가스의 혼합비가 크세논(Xe)의 혼합비보다 낮은 0.01% 내지 2.0%인 경우, 패널의 방전 효율을 크게 저하시키지 않는 범위에서 방전 개시 전압을 낮출 수 있다.

상기와 같이 방전가스에 수소계열 동위원소 가스가 혼합될 때, 방전개시전압을 낮출 수 있으므로 스캔 전극과 서스테인 전극(11, 12) 사이의 간격(gap)을 80㎛ 이상으로 하여 효율을 높이는, 롱갭(long gap) 구조의 플라즈마 디스플레이 패널에 적용할 때 효과가 더욱 커진다. 즉, 스캔 전극과 서스테인 전극(11, 12) 사이의 간격이 커질수록 효율은 높아지나, 방전 개시 전압이 높아지는 단점이 있으므로, 상기와 같은 구성을 가지는 방전 가스를 이용해 방전 개시 전압을 낮출 수 있다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널은 방전가스에 수소계열 동위원소 가스를 2.0% 이하 첨가함과 아울러 상부 유전체층(14)의 두께를 30 내지 100㎛로 두껍게 함으로써 소비전력을 더 낮출 수 있다. 이는 수소계열 동위원소 가스에 의해 방전 개시 전압이 낮아지는 동시에 발광 효율이 높아지고, 상부 유전체층(14)의 두께가 두꺼워지면서 상부기판(10)의 변위 전류와 무효 전력이 감소되기 때문이다.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 상부 기판 구조에 대한 또 다른 실시예를 단면도로 도시한 것이다.

도 5를 참조하면, 산화 마그네슘(MgO)으로 구성된 보호층(14) 상에 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 방출되는 2차 전자의 수가 많고 이온의 충돌에 의한 표면 손상이 적은 물질, 예를 들어 산화 마그네슘(MgO) 결정체를 포함하는 결정체층(16)이 형성될 수 있다.

방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 방출되는 광의 피크(peak)를 비교하면, 결정체층(16)은 보호층(14)보다 더 낮은 파장 영역에서 피크를 가지는 발광을 수행할 수 있다.

즉, 결정체층(16)은 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 보호층(14)보다 더 낮은 파장 영역에서 피크를 가지는 광을 방출하여 2차 전자의 방출량을 증가시킬 수 있다.

예를 들어, 결정체층(16)은 평균 직경이 500Å 이상인 복수의 산화 마그네슘 결정체들을 포함하고, 보호층(14)은 상기 산화 마그네슘 결정체보다 훨씬 작은 크 기의 산화 마그네슘 입자들로 이루어 질 수 있다.

상기와 같은 산화 마그네슘의 크기 차이에 따라, 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 결정체층(16)으로부터 방출되는 광의 피크는 보호층(14)으로부터 방출되는 광의 피크보다 더 낮은 파장 영역에 있을 수 있다.

보호층(14)으로부터 방출되는 광의 피크와 중복되지 아니하며 그 보다 더 낮은 파장 영역을 가지는 광이 결정체층(16)으로부터 방출될 수 있도록, 결정체층(16)에 포함되는 산화 마그네슘 결정체의 크기가 결정될 수 있다.

예를 들어, 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 결정체층(16)으로부터 방출되는 광의 피크는 약 200㎚ 내지 300㎚의 파장 영역대에 위치하고, 보호층(14)으로부터 방출되는 광의 피크는 그보다 높은 약 300㎚ 내지 400㎚의 파장 영역대에 위치할 수 있다.

상기한 바와 같이, 패널의 상부기판에 서로 다른 발광 피크 영역을 가지는 보호층(14)과 결정체층(16)을 형성함으로써, 방전 개시 전압을 낮출 수 있다.

본 발명의 일실시예에 의하면, 도 5를 참조하여 설명한 바와 같이 MgO 보호층(14) 상에 결정체층(16)을 형성시킴으로써 방전가스에 크세논(Xe)을 포함시킴에 따른 방전 개시 전압의 증가를 보상할 수 있다.

도 6은 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 6에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라 인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 6에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 6에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 7은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신 호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 6에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있 다.

도 8은 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 8에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 8에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극 에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

상기한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 장치의 경우, 방전가스에 12% 내지 25%의 혼합비로 크세논(Xe)을 포함시킴으로써 방전 효율을 향상되나, 패널 구동을 위한 구동 전압이 증가되어야 하며, 구동 전압 증가에 따라 원하지 않는 오방전이 발생할 가능성이 높아질 수 있다.

예를 들어, 리셋 구간동안 스캔 전극(X)에 공급되는 리셋 신호의 전압 상승에 의해, 원하지 않는 스캔 전극(X)과 어드레스 전극(X) 사이의 오방전이 발생할 가능성이 더욱 높아질 수 있다.

도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 신호 파형에 대한 일실시예를 도시한 것이다. 도 9에 도시된 구동 신호들 중 도 8을 참조하여 설명한 것과 동일한 것에 대해서는 이하 설명을 생략하기로 한다.

도 9를 참조하면, 리셋 구간동안 스캔 전극(Y)에 공급되는 리셋 신호와 적어도 일부분이 중첩되도록 어드레스 전극(X)에 X 바이어스 신호가 공급함으로써, 리셋 구간에서의 스캔 전극(Y)과 어드레스 전극(X) 사이의 오방전을 감소시킬 수 있다.

즉, 방전가스에 12% 내지 25%의 혼합비로 크세논(Xe)을 포함시킴에 따라 발생할 수 있는 리셋 구간에서의 오방전을 어드레스 전극(X)에 X 바이어스 신호를 공급함에 의해 방지할 수 있다.

이하, 도 10 및 도 11을 참조하여 상기 X 바이어스 신호의 공급에 따른 리셋 구간에서의 오방전 방지에 대해 보다 상세히 설명하기로 한다.

도 10은 리셋 기간에 X 바이어스 신호가 어드레스 전극(X)에 공급되지 않는 경우이다. 도 10(a)를 참조하면, 리셋 신호의 공급에 의해 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 발생한 방전의 패스(Path)가 어드레스 전극(X)이 배치된 하부 기판 방향으로 강하게 끌릴 수 있다.

그러면, 어드레스 전극(X)쪽에 배치된 형광체 층(미도시)의 열화가 촉진되어 형광체 층의 수명이 짧아지게 되고, 아울러 형광체 층의 열화에 따라 화면에 표시되는 영상에 잔상 또는 얼룩이 발생할 수 있다.

또한, 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 발생하는 방전의 패스(Path)가 어드레스 전극(X) 쪽으로 끌리게 되면, 스캔 전극(Y)과 어드레스 전극(X)의 사이 또는 서스테인 전극(Z)과 어드레스 전극(X) 사이에서 원하지 않는 오방전이 발생할 수 있다. 예를 들면, 도 10(b)에 도시된 바와 같이, 스캔 전극(Y)과 어드레스 전극(X) 사이에서 매우 강한 방전이 발생할 수 있다.

그러면, 방전 셀 내에서의 벽 전하의 분포가 불안정해지고 전체 방전이 불안정해질 수 있다. 또한, 리셋 기간에서 발생하는 광량이 급격히 증가하여 콘트라스트(Contrast) 특성이 악화될 수 있고, 영상의 화질이 악화될 수 있다.

도 11은 리셋 구간에서 X 바이어스 신호가 어드레스 전극(X)에 공급되는 경우이다.

상기 X 바이어스 신호에 의해, 리셋 구간에서 스캔 전극(Y)과 서스테인 전 극(Z) 사이에서 방전이 발생할 때 스캔 전극(Y)과 어드레스 전극(X) 사이 및 서스테인 전극(Z)과 어드레스 전극(X) 사이의 전압 차이를 감소시킨다.

그에 따라, 도 11(a)에 도시된 바와 같이, 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 발생하는 방전의 패스가 스캔 전극(Y) 및 서스테인 전극(Z) 쪽으로 더 밀착되고, 이에 따라 방전을 안정시키며, 잔상 및 얼룩의 발생을 방지하고, 영상의 화질을 개선할 수 있다.

또한, 도 11(b)와 같이 리셋 기간에서 스캔 전극(Y)과 어드레스 전극(X) 사이에서 발생할 수 있는 오방전을 방지할 수 있으며, 그로 인해 콘트라스트 특성이 향상될 수 있다.

다만, 리셋 신호 공급시 스캔 전극(Y)과 어드레스 전극(X) 사이에서 방전이 발생되는 것을 방지할 수 있도록 하기 위해서는, 스캔 전극(Y)에 공급되는 전압의 최고치에 따른 스캔 전극(Y)과 어드레스 전극(X) 사이의 전압차를 고려할 때, 어드레스 전극(X)에 공급되는 X 바이어스 신호의 전압(△V)는 50V 이상인 것이 바람직하다.

또한, 패널 구동에 소모되는 전력이 크게 증가하는 것을 방지하고, 패널에 공급되는 순간 전력이 급격히 증가하는 것을 방지하기 위해, X 바이어스 신호의 전압(△V)는 85V 이하인 것이 바람직하다.

방전가스의 크세논(Xe) 혼합비가 증가할 수록 구동 전압이 증가되어야하고, 그에 따라 스캔 전극(Y)과 어드레스 전극(X) 사이의 오방전 가능성이 높아지므로, 설정되는 X 바이어스 신호의 전압(△V)과 크세논(Xe) 혼합비는 비례 관계를 가지도 록 한다. 즉, 크세논(Xe) 혼합비가 높게 설정될 수록 X 바이어스 신호의 전압(△V)도 이전보다 높게 설정되어야 한다.

도 12는 방전가스의 크세논(Xe) 혼합비와 X 바이어스 신호의 전압(△V) 사이의 관계에 따른 오방전 발생여부에 대한 실험결과를 표로 도시한 것이다.

도 12를 참조하면, 크세논 혼합비가 20%인 경우 X 바이어스 신호의 전압(△V)이 50V 이상일 때 오방전이 발생하지 않음을 알 수 있다. 즉, 상기한 바와 같이 X 바이어스 신호의 전압(△V)이 50V 이상으로 하는 경우, 리셋 신호 공급시 스캔 전극(Y)과 어드레스 전극(X) 사이의 전압차가 방전이 발생할 수 없는 범위로 작아져 오방전이 발생하지 않는 것이다.

따라서 디스플레이 영상의 휘도를 증가시키는 동시에 패널의 오방전 및 잔상 발생을 방지하고, 패널 구동 전력의 급격한 증가를 방지하기 위해, 상기한 바와 같이 크세논 혼합비는 12% 내지 25%이고, X 바이어스 신호의 전압(△V)은 50V 내지 85V인 것이 바람직하다.

그에 따라, 크세논 혼합비와 X 바이어스 신호의 전압(△V)은 다음의 수학식 1을 만족하도록 설정되는 것이 바람직하다.

상기 수학식 1에서 a는 방전가스의 크세논 혼합비이며, b는 X 바이어스 신호의 전압을 의미한다.

도 12를 참조하면, X 바이어스 신호의 전압(△V)이 65V를 초과하는 경우 오방전이 발생하는 것을 알 수 있다. 이는 X 바이어스 신호의 전압(△V)이 증가할 수록 리셋 신호가 공급되는 스캔 전극(Y)과 어드레스 전극(X) 사이의 전압차는 감소하나, 과도하게 증가하는 경우 서스테인 전극(Z)과 어드레스 전극(X) 사이의 전압차가 커져 상기 두 전극(Z, X) 사이에 오방전이 발생하는 것이다.

따라서 크세논 혼합비가 20%일 때, 스캔 전극(Y)과 어드레스 전극(X) 사이 및 서스테인 전극(Z)과 어드레스 전극(X) 사이의 오방전을 방지하기 위해 X 바이어스 신호의 전압(△V)은 50V 내지 65V의 범위로 설정될 수 있다.

그에 따라, 크세논 혼합비와 X 바이어스 신호의 전압(△V)은 다음의 수학식 2를 만족하도록 설정되는 것이 보다 바람직하다.

상기 수학식 2에서 a는 방전가스의 크세논 혼합비이며, b는 X 바이어스 신호의 전압을 의미한다.

도 13을 참조하면, 도 13(a)에 도시된 바와 같이 스캔 전극(302)과 서스테인 전극(303) 간의 간격(g1)이 상대적으로 작은 경우가 나타나 있다.

이러한 경우에는 스캔 전극(302)과 서스테인 전극(303) 간의 간격(g1)이 상대적으로 작기 때문에 스캔 전극(302)과 서스테인 전극(303) 사이에서 발생하는 방전의 패스가 충분히 짧을 수 있고, 또한 방전이 전면 기판(301) 방향으로 충분히 밀착되어 발생할 수 있다.

이에 따라, 도 13(a)의 경우와 같이 스캔 전극(302)과 서스테인 전극(303) 사이의 간격(g1)이 상대적으로 작은 경우에는 X 바이어스 신호의 전압의 크기가 상대적으로 작을 수 있다.

반면에, 도 13(b)의 경우와 같이 스캔 전극(302)과 서스테인 전극(303) 사이의 간격(g2)이 상대적으로 넓은 경우에는 구동 시 양광주 영역(Positive Column)을 충분히 활용할 수 있어서 구동 효율이 향상될 수 있다.

그러나 스캔 전극(302)과 서스테인 전극(303) 사이에서 발생하는 방전의 패스가 길어질 수 있다. 그러면, (a)의 경우보다 더욱 빈번에 스캔 전극(302)과 서스테인 전극(303) 사이에서 발생한 방전이 후면 기판(311) 방향으로 끌리게 된다.

또한, 이러한 경우에는 스캔 전극(302)과 서스테인 전극(303) 사이의 간격(g2)이 전면 기판(301)과 후면 기판(311) 사이의 간격(h)에 비해 과도하게 커서 스캔 전극(302)과 어드레스 전극(313) 사이에서 상대적으로 강한 방전이 발생할 가능성이 상대적으로 높다.

이에 따라, 도 13(b)의 경우는 (a)의 경우에 비해 X 바이어스 신호의 전압의 크기가 상대적으로 더 큰 것이 바람직할 수 있다.

따라서 스캔 전극(302)과 서스테인 전극(303) 간의 간격을 고려하여 리셋 기간에서 어드레스 전극(313)으로 공급되는 X 바이어스 신호의 전압의 크기를 다르게 변경하는 것이 바람직할 수 있다.

한편, 스캔 전극(302)과 서스테인 전극(303) 간의 간격은 100㎛이상 400㎛이 하일 수 있고, 더욱 바람직하게는 110㎛이상 250㎛이하일 수 있다.

격벽의 높이(h)를 120㎛라 가정할 때, 격벽의 높이(h)와 스캔 전극(302)과 서스테인 전극(303) 간의 간격(g)의 비율은 다음의 수학식 3을 만족하는 것이 바람직하다.

0.83h ≤ g ≤ 3.33h

또한, 격벽의 높이(h)와 스캔 전극(302)과 서스테인 전극(303) 간의 간격(g)은 다음의 수학식 4를 만족하는 것이 보다 바람직하다.

0.92h ≤ g ≤ 2.08h

또한, 스캔 전극과 서스테인 전극 간의 간격(g)은, 도 1에 도시된 경우와 같이 스캔 전극(11)과 서스테인 전극(12)이 투명 전극(11a, 12a)을 포함하는 경우에는, 서스테인 전극(12)의 투명 전극(12a)와 스캔 전극(11)의 투명 전극(11a) 사이의 간격일 수 있다.

따라서, 스캔 전극의 투명 전극 및 서스테인 전극의 투명 전극의 거리가 100 ㎛ 이상 400 ㎛ 이하이거나 상기 수학식 3을 따르면 방전셀에서 양광주 영역의 방전이 일어나므로 방전 효율이 높아진다,

또한 스캔 전극의 투명 전극 및 서스테인 전극의 투명 전극의 거리가 110 ㎛ 이상 250 ㎛ 이하이거나 상기 수학식 4를 따르면 방전 효율이 더욱 높아질 수 있다.

도 14는 X 바이어스 신호의 전압(ㅿV)과 스캔 전극과 서스테인 전극 간의 간격(g)의 관계에 대한 실험 결과를 표로 도시한 것으로, 스캔 전극과 서스테인 전극 간의 간격(g)을 대략 180㎛로 고정하고 X 바이어스 신호의 전압의 크기(ㅿV)를 변화시키면서 스캔 전극과 어드레스 전극 사이의 피킹(Y-X Peaking)과 서스테인 전극과 어드레스 전극 간의 방전(Z-X Discharge) 여부를 측정한 결과이다.

도 14에 있어서, X표시는 스캔 전극과 어드레스 전극 사이에 피킹이 발생하거나 또는 서스테인 어드레스 전극 사이에서 상대적으로 강한 방전이 발생하여 불량함을 나타내고, ○표시는 양호함을 나타내고, ◎표시는 스캔 전극과 서스테인 전극 사이에 피킹이 발생하지 않거나 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 발생하지 않아 매우 양호함을 나타낸다.ㅿV의 단위는 [V]이고, g의 단위는 ㎛이다.

도 14를 참조하면, 스캔 전극과 어드레스 전극 사이의 피킹의 측면에서 보면 ㅿV가 g의 0.1배 이상 0.13배 이하인 경우에는 ㅿV의 크기가 과도하게 작아서 리셋 기간에서 스캔 전극과 어드레스 전극 사이의 전압 차이가 충분히 감소되지 못한다. 이에 따라, 스캔 전극과 어드레스 전극 사이에서 상대적으로 강한 방전이 발생하고, 이로 인해 피킹이 발생하여 불량(X)하다. 이러한 경우에는 구현되는 영상의 콘트라스트 특성이 악화될 수 있다.

반면에, ㅿV가 g의 0.15배 이상 0.21배 이하인 경우에는 ㅿV의 크기가 적절하여 양호(○)하다. 이러한 경우에는 어느 정도의 피킹이 발생할 수도 있지만, 그 세기가 미미하여 콘트라스트 특성이 급격히 악화되지는 않는다.

또한, ㅿV가 g의 0.24배 이상 0.72배 이하인 경우에는 ㅿV의 크기가 충분히 커서 리셋 기간에서 스캔 전극과 어드레스 전극 사이의 전압 차이를 충분히 줄여줄 수 있다. 이에 따라, 스캔 전극과 어드레스 전극 사이에서 발생하는 방전을 안정시킬 수 있고, 이로 인해 매우 양호(◎)한 상태를 갖는다. 이러한 경우에는 구현되는 영상의 콘트라스트 특성이 매우 양호할 수 있다.

다음, 서스테인 전극과 어드레스 전극 사이의 방전의 측면을 살펴보자.

ㅿV가 g의 0.1배 이상 0.55배 이하인 경우에는 ㅿV의 크기가 충분히 작아서 리셋 기간에서 어드레스 전극과 서스테인 전극 간의 전압 차이가 충분히 작게 유지될 수 있다. 이에 따라, 서스테인 전극과 어드레스 전극 사이에서 방전이 발생하지 않아서 매우 양호(◎)하다. 이러한 경우에는 어드레스 전극과 서스테인 전극 사이에서 거의 방전이 발생하지 않게 됨으로써 방전 셀 내의 벽 전하의 분포가 매우 안정될 수 있다.

또한, ㅿV가 g의 0.57배 이상 0.6배 이하인 경우에는 ㅿV의 크기가 적절하여 양호(○)하다. 이러한 경우에는 서스테인 전극과 어드레스 전극 사이에서 약한 방전이 발생할 수도 있지만, 이러한 방전의 세기는 미미하여 방전 셀 내의 벽 전하의 분포를 크게 변경시키지 않는다.

반면에, ㅿV가 g의 0.7배 이상 0.72배 이하인 경우에는 ㅿV의 크기가 과도하게 커서 리셋 기간에서 서스테인 전극과 어드레스 전극 사이의 전압 차이가 과도하게 크다. 이에 따라, 서스테인 전극과 어드레스 전극 사이에서 상대적으로 강한 방전이 발생할 수 있어서 불량(X)하다. 이러한 경우에는 서스테인 전극과 어드레스 전극 사이에서 발생하는 방전에 의해 방전 셀 내에서의 벽 전하의 분포가 매우 불안정해질 수 있다.

또한, 이러한 경우에는 방전 셀 내에서의 벽 전하의 분포가 매우 불안정해짐으로써 리셋 방전이 불안정해지고, 이로 인해 구동 효율이 저하될 수 있다.

이상에서 상세히 설명한 데이터를 고려하면, X 바이어스 신호의 전압의 크기(ㅿV)는 다음의 수학식 5를 만족하는 것이 바람직하다.

0.15(V/㎛) ≤ ㅿV/g ≤ 0.6(V/㎛)

또한, X 바이어스 신호의 전압의 크기(ㅿV)는 다음의 수학식 6을 따르는 것이 더욱 바람직할 수 있다.

0.24(V/㎛) ≤ ㅿV/g ≤ 0.55(V/㎛)

이상에서와 같이, X 바이어스 신호의 전압의 크기(ㅿV)를 0.15g이상 0.6g이하로 하거나 바람직하게는, 0.24g이상 0.55g이하로 하게 되면, 스캔 전극과 서스테인 전극 간의 간격(g)이 충분히 넓은 경우에도 스캔 전극과 서스테인 전극 사이에서 발생한 방전이 어드레스 전극 방향으로 끌리는 것을 억제하여 구동 효율을 향상시킬 수 있으며 잔상의 발생을 방지할 수 있는 것이다.

또한, 스캔 전극과 서스테인 전극 사이의 간격(g)을 충분히 넓게 하는 것이 가능해짐으로써, 구동 시 양광주 영역을 충분히 활용할 수 있게 되고, 이에 따라 구동 효율이 더욱 향상될 수 있다.

여기서, 양광주 영역을 충분히 활용하여 구동 효율을 높이기 위해서 스캔 전극과 서스테인 전극 간의 간격은 100㎛이상 400㎛이하인 것이 바람직할 수 있고, 더욱 바람직하게는 110㎛이상 250㎛이하일 수 있다.

한편, 이상에서 상세히 설명한 X 바이어스 신호의 전압의 크기(ㅿV)는 어드레스 기간에서 어드레스 전극으로 공급되는 데이터 신호의 전압의 크기(ㅿVd)와 실질적으로 동일한 것도 가능하다.

이와 같이, X 바이어스 신호의 전압의 크기(ㅿV)와 데이터 신호의 전압의 크기(ㅿVd)를 실질적으로 동일하게 하면, X 바이어스 신호의 전압을 발생시키기 위한 구동 회로와 데이터 신호의 전압을 발생시키기 위한 구동 회로를 각각 따로 구비하지 않고, 하나의 구동 회로를 이용하여 X 바이어스 신호의 전압과 데이터 신호의 전압을 함께 발생시킬 수 있어서 제조 단가의 측면에서 유리할 수 있다.

한편, 이상에서 상세히 설명한 X 바이어스 신호는 영상 프레임의 복수의 서브필드 중 적어도 하나의 서브필드에서는 생략될 수 있다.

예를 들면, 영상 프레임이 제 1 서브필드부터 제 12 서브필드까지를 포함한다고 가정하면, 제 1 서브필드와 제 5 서브필드 및 제 8 서브필드에서는 X 바이어스 신호가 공급되고, 나머지 서브필드에서는 X 바이어스 신호가 생략되는 것이 가능하다.

또는, 복수의 서브필드 중 리셋 기간에서 스캔 전극으로 상승 램프 신호가 공급되는 서브필드에서만 X 바이어스 신호를 공급하는 것도 가능하다.

예를 들면, 영상 프레임이 제 1 서브필드부터 제 12 서브필드까지를 포함한 다고 가정하면, 제 1 서브필드와 제 4 서브필드 및 제 7 서브필드에서는 리셋 기간에서 스캔 전극에 상승 램프 신호가 공급되고, 여기서 어드레스 전극에는 X 바이어스 신호가 공급될 수 있다. 또한, 나머지 서브필드에서는 상승 램프 신호 및 X 바이어스 신호가 생략되는 것이 가능하다.

도 15는 본 발명에 따른 구동 신호 파형에 대한 또 다른 일례를 도시한 것이다.

도 15를 참조하면, 어드레스 전극(X)에 공급되는 X 바이어스 신호는 리셋 신호 중 셋업 구간의 상승 램프 신호뿐 아니라 셋다운 구간의 하강 램프 신호와도 일부분 중첩될 수 있다.

이와 같이, X 바이어스 신호가 상승 램프 신호 및 하강 램프 신호와 공통 중첩되는 경우에는, 하강 램프 신호의 전압이 과도하게 낮지 않은 범위 내에서 중첩되는 것이 바람직할 수 있다.

예를 들어, X 바이어스 신호와 하강 램프 신호가 중첩되는 동안 하강 램프 신호의 전압이 과도하게 낮아지게 되면, 오히려 스캔 전극과 어드레스 전극 사이에 강한 방전이 발생할 수도 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.

도 2 는 방전가스의 크세논(Xe) 혼합비와 방전 효율 및 방전 개시 전압 사이의 관계에 대한 실험 결과를 나타내는 그래프이다.

도 3은 플라즈마 디스플레이 패널의 상부 기판의 전극 구조에 대한 일실시예를 나타내는 단면도이다.

도 4는 플라즈마 디스플레이 패널의 전면에 배치되는 외광 차단 시트의 구조에 대한 일실시예를 나타내는 단면도이다.

도 5는 플라즈마 디스플레이 패널의 상부 기판에 구조에 대한 일실시예를 나타내는 단면도이다.

도 6은 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.

도 7은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.

도 8은 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 신호 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 10은 및 도 11은 리셋 구간동안 어드레스 전극에 공급되는 X 바이어스 신호의 기능에 대해 설명하기 위한 도면이다.

도 12는 크세논(Xe) 혼합비와 X 바이어스 신호의 전압 사이 관계에 대한 실험 결과를 나타내는 표이다.

도 13은 스캔 전극과 서스테인 전극 사이의 간격과 X 바이어스 신호의 전압 사이 관계를 설명하기 위한 도면이다.

도 14는 스캔 전극과 서스테인 전극 사이의 간격과 X 바이어스 신호의 전압 사이 관계에 대한 실험 결과를 나타내는 표이다.

도 15는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 신호 파형에 대한 또 다른 실시예를 나타내는 타이밍도이다.

Claims

상부기판; 상기 상부기판 상에 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판 상에 형성되는 제3 전극을 포함하여 구성되는 플라즈마 디스플레이 장치에 있어서,

상기 상부기판과 하부기판 사이의 방전 공간에 충전된 방전 가스는 전체 대비 12% 내지 25%의 크세논(Xe)을 포함하며,

리셋 구간 동안 상기 제1 전극에 공급되는 리셋 신호와 적어도 일부가 중첩되도록 상기 제3 전극에 정극성 전압을 가지는 바이어스 신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 바이어스 신호의 전압은 50V 내지 85V인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 크세논(Xe)의 혼합비(a)와 상기 바이어스 신호의 전압(b)은 다음의 수학식을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

0.14(%/V) ≤ a/b ≤ 0.5(%/V)
제1항에 있어서,

상기 크세논(Xe)의 혼합비(a)와 상기 바이어스 신호의 전압(b)은 다음의 수학식을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

0.3(%/V) ≤ a/b ≤ 0.4(%/V)
제1항에 있어서,

상기 바이어스 신호의 전압은 어드레스 구간동안 상기 제3 전극에 공급되는 데이터 신호의 전압과 같거나, 그 보다 높은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 리셋 신호는 전압이 점진적으로 상승하는 셋업 구간과 점진적으로 하강하는 셋다운 구간을 포함하고,

상기 바이어스 신호는 상기 셋업 구간동안 상기 제3 전극에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서, 상기 방전 가스는

수소계열 동위원소 가스인 H₂, D₂, T₂ 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제7항에 있어서,

상기 방전가스에 대한 상기 수소계열 동위원소 가스의 혼합비는 0.01% 내지 2.0%인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 바이어스 신호의 전압(b)과 상기 제1, 2 전극 사이의 간격(c)은 다음의 수학식을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

0.15(V/㎛) ≤ b/c ≤ 0.6(V/㎛)
제1항에 있어서,

상기 바이어스 신호의 전압(b)과 상기 제1, 2 전극 사이의 간격(c)은 다음의 수학식을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

0.24(V/㎛) ≤ b/c ≤ 0.55(V/㎛)
제1항에 있어서, 상기 제1, 2 전극은

단일 층(one layer)으로 형성되며, 각각 상기 제3 전극과 교차하는 방향으로 형성된 2 이상의 전극 라인을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 패널의 전면에 위치하여 상기 패널로 입사하는 외광을 차단하는 외광차단시트를 더 포함하고, 상기 외광차단시트는 복수의 홈들이 형성된 베이스부; 및 상기 베이스부의 홈들에 형성되어 외광을 흡수하는 패턴부들을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 상부기판에는 유전체층 및 상기 유전체층과 상기 방전 공간 사이에 위치하는 MgO(산화 마그네슘) 보호막이 형성되고,

성가 MgO 보호막은 제1, 2 층이 적층된 구조를 가지며, 상기 제1, 2 층 중 상기 방전 공간에 더 인접한 제2 층은 산화 마그네슘 결정체를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.