KR20080102089A - Test tray and handler for testing semiconductor device using the same and method for manufacturing of semiconductor device - Google Patents
Test tray and handler for testing semiconductor device using the same and method for manufacturing of semiconductor device Download PDFInfo
- Publication number
- KR20080102089A KR20080102089A KR1020070048449A KR20070048449A KR20080102089A KR 20080102089 A KR20080102089 A KR 20080102089A KR 1020070048449 A KR1020070048449 A KR 1020070048449A KR 20070048449 A KR20070048449 A KR 20070048449A KR 20080102089 A KR20080102089 A KR 20080102089A
- Authority
- KR
- South Korea
- Prior art keywords
- test tray
- test
- identification
- semiconductor device
- chamber
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
도 1은 일반적인 반도체 소자 테스트용 핸들러를 개략적으로 나타낸 구성도1 is a configuration diagram schematically showing a handler for testing a general semiconductor device
도 2와 도 3은 종래의 반도체 소자 테스트용 핸들러에 적용된 테스트 트레이 및 캐리어 모듈의 구조를 각각 나타낸 도면2 and 3 are diagrams illustrating structures of a test tray and a carrier module respectively applied to a conventional semiconductor device test handler.
도 4는 본 발명에 의한 테스트 트레이를 나타낸 개략적인 도면4 is a schematic view showing a test tray according to the present invention;
도 5는 본 발명에 의한 테스트 트레이를 적용한 반도체 소자 테스트용 핸들러의 전체 구조를 개략적으로 나타낸 평면도5 is a plan view schematically showing the overall structure of a handler for testing semiconductor devices to which a test tray according to the present invention is applied;
도 6은 도 5의 반도체 소자 테스트용 핸들러의 측면도FIG. 6 is a side view of the handler for testing the semiconductor device of FIG. 5. FIG.
도 7은 테스트 트레이 식별장치의 구성 및 작용을 설명하기 위한 도면7 is a view for explaining the configuration and operation of the test tray identification device;
도 8은 본 발명에 의한 반도체 소자의 제조방법을 나타낸 순서도8 is a flowchart illustrating a method of manufacturing a semiconductor device according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
100 : 테스트 트레이 140 : 식별홈100: test tray 140: identification groove
150 : 식별블록 200 : 로딩부150: identification block 200: loading unit
300 : 언로딩부 800 : 로테이터300: unloading unit 800: rotator
900 : 테스트 트레이 식별장치900: Test Tray Identification Device
본 발명은 반도체 소자 테스트용 핸들러에 관한 것으로, 특히 식별홈의 깊이를 통해 아이디(ID)를 식별하도록 한 테스트 트레이와 이를 이용한 반도체 소자 테스트용 핸들러 및 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a handler for testing a semiconductor device, and more particularly, to a test tray for identifying an ID through a depth of an identification groove, a handler for testing a semiconductor device, and a method of manufacturing a semiconductor device using the same.
일반적으로 메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨(Module IC)들은 생산 후 여러 가지 테스트과정을 거친 후 출하되는데, 상기와 같은 반도체 소자 및 모듈 아이씨 등을 자동으로 외부의 테스트 장치에 전기적으로 접속하여 테스트하는데 사용되고 있는 장치를 핸들러라 한다.In general, memory ICs or non-memory semiconductor devices and module ICs having these circuits properly configured on a single substrate are shipped after various tests after production, and are automatically shipped as described above. As a handler, a device that is used to electrically test an external test device is called a handler.
통상, 이러한 핸들러 중 많은 것들이 상온 상태에서의 일반적인 성능 테스트뿐만 아니라, 밀폐된 챔버 내에서 전열히터 및 액화질소 분사시스템을 통해 고온 및 저온의 극한 상태의 환경을 조성하여 반도체 소자 및 모듈 아이씨 등이 이러한 극한 온도 조건에서도 정상적인 기능을 수행할 수 있는가를 테스트하는 고온테스트 및 저온 테스트도 수행할 수 있도록 되어 있다.In general, many of these handlers not only perform general performance tests at room temperature, but also create extreme environments of high temperature and low temperature through electrothermal heaters and liquefied nitrogen injection systems in closed chambers such as semiconductor devices and module ICs. It is also capable of performing high and low temperature tests, which test whether they can function under extreme temperature conditions.
본 출원인에 의해 출원되어 등록된 대한민국 등록특허공보 10-0384622호(2003년 05월 22일 공고)에는 핸들러의 전체적인 크기와 구조적 복잡성을 증대시키지 않으면서 챔버를 복수개로 구성하여 단시간 내에 많은 양의 반도체 소자들을 효율적으로 테스트할 수 있도록 한 반도체 소자 테스트용 핸들러가 개시되어 있다.Korean Patent Application Publication No. 10-0384622 filed and filed by the present applicant (May 22, 2003) has a large amount of semiconductors in a short time by constructing a plurality of chambers without increasing the overall size and structural complexity of the handler. A handler for testing semiconductor devices is disclosed that allows for efficient testing of devices.
도 1은 일반적인 반도체 소자 테스트용 핸들러를 개략적으로 나타낸 구성도이다.1 is a block diagram schematically illustrating a handler for a test of a general semiconductor device.
도 1에 도시한 바와 같이, 반도체 소자의 고온 및 저온 테스트를 수행할 수 있는 핸들러는 로딩부(10)의 고객 트레이에 수납된 테스트할 반도체 소자들은 X-Y축으로 선형 운동하는 제 1 피커로봇(51)에 의해 파지되어 버퍼부(40)에 일시적으로 장착된 다음, 다시 제 2 피커로봇(52)에 의해 교환부(30)로 이송되어 테스트 트레이(T)에 재장착된다.As shown in FIG. 1, a handler capable of performing high and low temperature tests of a semiconductor device may include a
이렇게 테스트할 반도체 소자들이 재장착된 테스트 트레이(T)는 별도의 이송수단(도시 않음)에 의해 핸들러 후방에 위치된 테스트부(70)로 이송된 후, 이 테스트부(70)에서 고온 또는 저온 테스트를 수행한다.The test tray T in which the semiconductor devices to be tested are remounted is transferred to the
상기 테스트부(70)에는 그 내부에 고온 또는 저온의 환경을 조성하여 테스트 트레이(T)들을 순차적으로 이송시키면서 반도체 소자들을 소정의 온도상태 하에서 테스트하도록 된 3개의 밀폐된 챔버들이 상하로 연접하게 배치되어 있는 바, 이들 챔버들은 반도체 소자들을 고온 또는 저온으로 예열하는 예열 챔버(71)와, 상기 예열 챔버(71)를 통과한 반도체 소자들을 별도의 테스트장비와 결합된 테스트소켓(도시 않음)에 장착하여 고온 또는 저온 상태에서 테스트를 수행하는 테스트 챔버(72)와, 상기 테스트 챔버(72)를 통해 테스트 완료된 반도체 소자들을 냉각시키거나 혹은 가열에 의해 성에를 제거하여 원래의 상온 상태로 복귀시키는 제열 챔버(73)로 구성된다.In the
한편, 상기 테스트부(70)의 제열 챔버(73)를 거친 테스트 트레이(T)는 다시 교환부(30)로 이송되고, 이어서 테스트가 완료된 반도체 소자들은 제 2 피커 로봇(52)에 의해 버퍼부(40)에 일시 장착된 후, 다시 제 1 피커로봇(51)에 의해 테스트 결과에 따라 언로딩부(20)의 소정의 고객 트레이에 등급별로 분류되어 장착된다.Meanwhile, the test tray T passing through the
도 2와 도 3은 종래의 반도체 소자 테스트용 핸들러에 적용된 테스트 트레이 및 캐리어 모듈의 구조를 각각 나타낸 도면이다.2 and 3 are diagrams illustrating structures of a test tray and a carrier module applied to a conventional semiconductor device test handler.
도 2 및 도 3에 도시된 것과 같이, 테스트 트레이(T)에는 반도체 소자가 장착되는 캐리어 모듈(1)들이 일정한 간격으로 배열되는데, 통상적으로 하나의 테스트 트레이(T)에는 64개(16×4)의 캐리어 모듈(1)이 설치되나, 32개 또는 128개 등 테스트 장비의 사양에 따라 다양한 수의 캐리어 모듈(1)이 테스트 트레이(T)에 사용될 수 있다.As shown in FIG. 2 and FIG. 3, the
상기 캐리어 모듈(1)은 테스트 트레이(T)의 프레임(11)에 설치되는 스프링(미도시)에 의해 일정 정도 유동이 가능한 상태로 고정된다. The
상기 캐리어 모듈(1)은 대략 직사각형 형태의 몸체부(21)와, 상기 몸체부(21)에 반도체 소자가 안착되도록 형성되는 안착부(22)와, 상기 안착부(22)의 양측단에 이동가능하게 형성되어 상기 안착부(22)에 안착되는 반도체 소자의 양측단을 고정되게 홀딩하는 한 쌍의 랫치(23)로 구성된다. The
상기 랫치(23)는 몸체부(21) 후방에 마련된 작동버튼(24)을 누르게 되면 벌어져 반도체 소자의 고정을 해제하고, 상기 작동버튼(24)에 가해지는 힘이 제거되면 탄성부재(미도시)의 탄성력에 의해 원래의 상태로 복귀하며 반도체 소자를 홀딩 할 수 있는 상태로 된다.The
그러나 상술한 바와 같은 종래의 반도체 소자 테스트용 핸들러는 다음과 같은 문제들이 있다.However, the conventional semiconductor device test handler as described above has the following problems.
즉, 테스트할 반도체 소자들을 장착한 테스트 트레이들은 예열 챔버로 투입된 다음 소정의 반송장치에 의해 1스텝씩 이동하면서 소정의 온도로 가열이 된다. That is, the test trays in which the semiconductor elements to be tested are loaded into the preheating chamber and then heated to a predetermined temperature while being moved by one step by a predetermined transfer device.
그런데 핸들러를 가동하는 도중 에러가 발생하여 핸들러 가동이 중단되고, 작업자가 예열 챔버에서 테스트 트레이 중 어느 하나 또는 여러 개를 꺼낸 다음 다시 예열 챔버의 원래 위치로 투입하는 작업을 할 경우가 발생할 수 있다. However, an error may occur while the handler is running, and the handler may be stopped, and a worker may take out one or several test trays from the preheating chamber and then insert the test tray into the original position of the preheating chamber.
이때 작업자가 테스트 트레이의 순번을 바꾸어 투입하는 오류를 저지르게 되면 예열 챔버의 후방에서 테스트 트레이가 잘못 분배되어 테스트 챔버에서 반도체 소자를 접속시킬 때 고자의 반도체 소자들이 파손되는 심각한 문제가 발생할 수 있다.In this case, if an operator commits an error of changing the order of the test trays, a serious problem may occur in which the high-end semiconductor devices are damaged when the test trays are incorrectly distributed in the rear of the preheating chamber and the semiconductor devices are connected in the test chamber.
본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로 고온의 환경으로 조성된 챔버 내에서 테스트 트레이에 안착된 반도체 소자를 테스트하기 전에 테스트 트레이의 아이디(ID)를 식별홈의 깊이를 측정하여 검출하도록 함과 동시에 식별홈의 가공 공정을 줄이도록 한 테스트 트레이와 이를 이용한 반도체 소자 테스트용 핸들러 그리고 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above-mentioned conventional problems and to detect the ID (ID) of the test tray by measuring the depth of the identification groove before testing the semiconductor device seated on the test tray in the chamber formed in a high temperature environment The purpose of the present invention is to provide a test tray, a handler for testing semiconductor devices using the same, and a method of manufacturing a semiconductor device.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 테스트 트레이는 프레임; 상기 프레임에 일정한 간격을 갖고 배열되어 반도체 소자가 안착되는 캐리어 모듈; 상기 프레임의 측면에 구성되는 적어도 하나의 아이디(ID) 식별홈, 및 상기 식별홈에 삽입되어 상기 식별홈의 깊이를 조절하는 적어도 하나의 식별블록을 포함하여 구성됨을 특징으로 한다.Test tray according to the present invention for achieving the above object is a frame; A carrier module arranged at regular intervals on the frame to seat a semiconductor device; At least one ID identification groove configured on the side of the frame, and characterized in that it comprises a at least one identification block inserted into the identification groove to adjust the depth of the identification groove.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자 테스트용 핸들러는 프레임, 캐리어 모듈, 아이디 식별홈 및 식별블록을 포함하는 반도체 소자가 안착된 테스트 트레이; 상기 테스트 트레이를 반송하며 테스트 트레이의 반도체 소자들을 소정의 온도 상태로 가열 또는 냉각하는 제 1 챔버; 상기 테스트 트레이의 반도체 소자를 테스트 보드에 접속시켜 테스트를 수행하는 테스트부; 상기 테스트가 완료된 테스트 트레이의 반도체 소자들을 소정의 온도 상태로 가열 또는 냉각하는 제 2 챔버; 및 상기 제 1 챔버로부터 가열 또는 냉각된 테스트 트레이의 식별홈 깊이를 측정하여 테스트 트레이의 ID를 식별하는 테스트 트레이 식별장치를 포함하여 구성됨을 특징으로 한다.In addition, the handler for testing a semiconductor device according to the present invention for achieving the above object includes a test tray on which a semiconductor device including a frame, a carrier module, an ID identification groove and an identification block is seated; A first chamber carrying the test tray and heating or cooling the semiconductor elements of the test tray to a predetermined temperature state; A test unit which performs a test by connecting the semiconductor element of the test tray to a test board; A second chamber for heating or cooling the semiconductor elements of the test tray on which the test is completed to a predetermined temperature state; And a test tray identification device for identifying an ID of the test tray by measuring an identification groove depth of the test tray heated or cooled from the first chamber.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 적어도 하나 이상의 반도체 소자를 제조하는 단계; 상기 각 반도체 소자를 전술한 프레임, 캐리어 모듈, 아이디 식별홈 및 식별블록을 포함한 테스트 트레이에 안착하는 단계; 상기 테스트 트레이에 안착된 반도체 소자를 소정의 온도까지 가열 또는 냉각하는 단계; 상기 테스트 트레이의 식별홈 깊이를 측정하여 테스트 트레이의 ID를 식별하는 단계; 상기 테스트 트레이에 안착된 반도체 소자를 테스트하는 단계; 상기 테스트가 완료된 테스트 트레이를 소정의 온도까지 가열 또는 냉 각하는 단계; 및 상기 테스트 결과에 따라 상기 반도체 소자를 분리하는 단계를 포함하여 형성하는 것을 특징으로 한다.In addition, the method for manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of manufacturing at least one semiconductor device; Mounting each semiconductor device on a test tray including the frame, a carrier module, an ID identification groove, and an identification block; Heating or cooling the semiconductor device mounted on the test tray to a predetermined temperature; Identifying an ID of a test tray by measuring an identification groove depth of the test tray; Testing a semiconductor device mounted on the test tray; Heating or cooling the test tray on which the test is completed to a predetermined temperature; And separating the semiconductor device according to the test result.
이하, 첨부된 도면을 참고하여 본 발명에 따른 테스트 트레이와 이를 이용한 반도체 소자 테스트용 핸들러 및 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a test tray according to the present invention, a handler for testing a semiconductor device, and a method of manufacturing the semiconductor device using the same will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 의한 테스트 트레이를 나타낸 개략적인 도면이다.4 is a schematic view showing a test tray according to the present invention.
도 4에 도시한 바와 같이, 본 발명에 의한 테스트 트레이(100)는 금속 재질로 이루어진 사각틀 형태의 프레임(110)과, 상기 프레임(110)에 일정한 간격을 갖고 배열되어 반도체 소자(도시되지 않음)를 수용하는 캐리어 모듈(120)과, 상기 각 캐리어 모듈(120)의 양측부 외측에 상호 대향되게 설치되어 상기 캐리어 모듈(120)에 안착되는 반도체 소자를 고정 및 해제하는 한 쌍의 랫치(130)와, 상기 프레임(110)의 측면에 소정깊이를 갖고 구성되는 식별홈(140)과, 상기 식별홈(140)에 삽입되어 상기 식별홈(140)의 깊이를 조절하는 다수의 식별블록(150)을 포함하여 이루어진다.As shown in Figure 4, the
상기 식별블록(150)은 동일한 두께를 가지고 있으며, 상기 식별홈(140)을 선택적으로 매립하여 상기 식별홈(140)이 최종적인 깊이 즉, 상기 식별홈(140)의 깊이에서 상기 식별블록(150)의 높이를 뺀 깊이를 통해 테스트 트레이(100)의 ID를 나타낸다.The
예를 들면, 100㎜의 깊이를 갖는 식별홈(140) 내부에 10㎜의 두께를 갖는 5개의 식별블록(150)을 삽입했을 경우 최종적인 식별홈(140)의 깊이는 50㎜가 된다. 이때 상기 식별홈(140)의 깊이가 50㎜를 갖는 테스트 트레이(100)는 고유의 ID를 갖게 된다. For example, when five identification blocks 150 having a thickness of 10 mm are inserted into the
한편, 상기 식별홈(140)의 깊이가 100㎜이고, 상기 식별블록(150)이 두께가 10㎜인 10개로 이루어져 있을 때 상기 식별홈(140)은 상기 식별블록(150)이 삽입되는 개수에 비례하여 그 깊이가 낮아지고, 각 테스트 트레이(100)는 고유의 깊이를 갖게 됨으로써 다른 테스트 트레이와 구별된다.On the other hand, when the depth of the
본 발명의 실시예에서 상기 식별블록(150)이 동일한 두께를 갖는 것을 설명하고 있지만, 이에 한정하지 않고 서로 다른 두께를 갖더라도 상기 식별홈(140)에 선택적으로 삽입되어 상기 식별홈(140)의 깊이를 조절할 수도 있다.In the embodiment of the present invention has been described that the
한편, 본 발명의 실시예에서는 상기 테스트 트레이(100)의 측면에 형성된 식별홈(140)의 최종 깊이를 통해 상기 테스트 트레이(100)를 식별함으로써 반도체 소자 테스트용 핸들러에서 테스트가 완료된 테스트 트레이(100)에서 반도체 소자를 보다 원활하게 분리할 수 있음은 물론이고 테스트시에도 테스트 챔버로 분배되기 전에 ID 번호를 정확하게 식별할 수 있으므로 식별 오류에 의해 테스트 트레이가 테스트 헤드에 잘못 결합되어 파손되는 것을 방지할 수 있다.On the other hand, in the embodiment of the present invention by identifying the
상기 랫치(130)는 상기 캐리어 모듈(120)과 개별체로 된 랫치 작동부재(도시되지 않음)에 선회 가능하게 설치되고, 상기 랫치 작동부재의 작동버튼과 연동하여 회동하면서 캐리어 모듈(120)에 수용되는 반도체 소자를 고정 및 해제하도록 구성되어 있다.The
상기 캐리어 모듈(120)은 구체적으로 도시되어 있지 않지만, 대략 직사각형 형태의 몸체부와, 상기 몸체부에 반도체 소자가 안착되도록 형성되는 안착부와, 상기 안착부의 양측단에 이동가능하게 형성되어 상기 안착부에 안착되는 반도체 소자의 양측단을 고정되게 홀딩하는 한 쌍의 랫치(130)로 구성된다. Although not shown in detail, the
상기 랫치(130)는 몸체부 후방에 마련된 작동버튼을 누르게 되면 벌어져 반도체 소자의 고정을 해제하고, 상기 작동버튼에 가해지는 힘이 제거되면 탄성부재(미도시)의 탄성력에 의해 원래의 상태로 복귀하며 반도체 소자를 홀딩할 수 있는 상태로 된다.The
한편, 본 발명의 실시예에서 테스트 트레이(100)는 하나의 식별홈(140)을 설명하고 있지만, 이에 한정하지 않고 일정한 간격을 갖는 다수의 식별홈(140)을 형성한 후 상기 식별홈(140) 내부에 삽입되어 식별홈(140)의 깊이를 조절하는 다수의 식별블록(150)을 통해 구성할 수도 있다.Meanwhile, although the
또한, 상기 식별홈(140)을 다수개 형성할 때 상기 식별홈(140)의 깊이를 동일한 깊이로 형성할 수도 있고, 서로 다른 깊이로 형성할 수도 있다. In addition, when the plurality of
상기와 같이 구성된 본 발명에 의한 테스트 트레이는 반도체 소자 테스트용 핸들러에서 수평 또는 수직 방향으로 이동하게 된다. 이때 수평 방향으로 이동할 때는 프레임(110)의 좌측면 또는 우측면에 식별홈(140)을 형성하고, 수직 방향으로 이동할 때는 프레임(110)의 상측면에 식별홈(140)을 형성함으로써 외부의 식별장치를 통해 테스트 트레이를 용이하게 식별할 수 있다.The test tray according to the present invention configured as described above moves in a horizontal or vertical direction in a handler for a semiconductor device test. In this case, the
도 5는 본 발명에 의한 테스트 트레이를 적용한 반도체 소자 테스트용 핸들러의 전체 구조를 개략적으로 나타낸 평면도이고, 도 6은 도 5의 반도체 소자 테스 트용 핸들러의 측면도이다.5 is a plan view schematically showing the overall structure of a semiconductor device test handler to which the test tray according to the present invention is applied, and FIG. 6 is a side view of the handler for semiconductor device test of FIG. 5.
도 5 및 도 6에 도시된 바와 같이, 본 발명에 의한 반도체 소자 테스트용 핸들러는 테스트할 반도체 소자들이 다수개 수납되어 있는 고객 트레이(도시되지 않음)들이 적재되어 있는 로딩부(200)가 설치되고, 상기 로딩부(200)의 일측부에는 테스트가 완료된 반도체 소자들이 테스트 결과에 따라 분류되어 고객 트레이에 수납되는 언로딩부(300)가 설치된다.5 and 6, the handler for testing a semiconductor device according to the present invention includes a
그리고 핸들러의 중간부분의 양측부에는 상기 로딩부(200)로부터 이송되어 온 반도체 소자들이 일시적으로 안착되는 로딩측 버퍼부(410)와 언로딩측 버퍼부(420)가 버퍼 이동유닛(미도시)에 의해 전,후진 가능하게 설치되어 있다.In addition, the loading
상기 로딩측 버퍼부(410)와 언로딩측 버퍼부(420) 사이에는 테스트할 반도체 소자를 이송하여 테스트 트레이(100)에 재장착하는 작업과 테스트 트레이(100)의 테스트 완료된 반도체 소자를 분리하는 작업이 이루어지게 되는 교환부(430)가 설치되어 있다.Between the loading
상기 테스트 트레이(100)에는 반도체 소자를 일시적으로 고정하는 복수개의 캐리어 모듈(C)들이 소정 간격으로 배열되어 있다.In the
또한, 핸들러의 전방부 상측에는 로딩부(200)와 언로딩부(300) 및 버퍼부(410, 420) 사이를 수평하게 이동하면서 반도체 소자들을 이송하는 제 1 로딩/언로딩픽커(510)와 제 2 로딩/언로딩픽커(520)가 각각 설치된다. 상기 제 1,2 로딩/언로딩픽커(510,520)는 핸들러의 전방부 상측에서 전후 및 좌우 방향으로 이동하면서 반도체 소자를 진공 흡착하여 반송한다.In addition, a first loading /
상기 교환부(430) 및 양측 버퍼부(410, 420)와 교환부(430) 간에 반도체 소자들을 이송하여 주는 복수개의 단축 픽커(610, 620)가 X축 방향으로 수평 이동하도록 설치된다.A plurality of single-
그리고 핸들러의 후방부에는 다수개로 분할된 밀폐 챔버들 내에 고온 또는 저온의 환경을 조성한 뒤 반도체 소자가 장착된 테스트 트레이(100)들을 순차적으로 이송하며 반도체 소자를 소정의 온도 조건하에서 테스트하는 테스트부(700)가 배치된다.In the rear part of the handler, a test unit configured to test the semiconductor element under a predetermined temperature condition by sequentially transferring the
상기 테스트부(700)에서는 테스트 트레이(100)가 수직상태로 이동하고, 교환부(430)에서는 테스트 트레이(100)에 반도체 소자를 장착 및 분리하는 작업이 테스트 트레이(100)의 수평상태에서 이루어진다. In the
여기서, 상기 테스트 트레이(100)가 수직상태로 이동하는 것을 설명하고 있지만, 상기 테스트 트레이(100)가 수평상태로 이동할 수도 있다.Here, although the
따라서 상기 테스트부(700)의 전단부와 교환부(430)의 사이에는 테스트 트레이(100)를 수평상태에서 수직상태로, 수직상태에서 수평상태로 전환시키면서 반송하여 주는 로테이터(800)가 90도로 왕복 회동 가능하게 설치된다.Therefore, between the front end of the
한편, 상기 교환부(430)에서는 2개의 위치에서 테스트 트레이(100)를 반송하는 작업이 별도로 이루어지도록 구성된다. 즉, 상측의 작업위치(working place)에서는 테스트 트레이(100)가 수평으로 놓인 상태에서 이동유닛(미도시)에 의해 1스텝씩 수평 이동되면서 반도체 소자의 장착 및 분리 작업이 이루어진다. On the other hand, the
그리고 작업위치 바로 하측의 대기위치(Stand-by Place)에서는 상기 로테이 터(800)를 통한 테스트부(700)와 교환부(430) 간의 테스트 트레이(100) 반송 작업이 이루어진다.In the stand-by position immediately below the work position, the
상기 교환부(430)에는 상기 대기위치와 작업위치 사이에서 테스트 트레이(100)를 승강시켜주는 승강유닛(350)이 설치된다.The
한편, 상기 테스트부(700)는 후방부가 상하로 2층으로 구성되어 동시에 2개의 테스트 트레이(100)가 테스트될 수 있도록 되어 있다. 본 발명의 실시예에서 2개의 테스트 트레이(100)가 테스트될 수 있도록 설명하고 있지만, 이에 한정하지 않고 하나의 테스트 트레이 또는 다수의 테스트 트레이를 테스트할 수 있도록 구성해도 좋다.On the other hand, the
상기 테스트부(700)의 구성에 대해 더욱 구체적으로 설명하면 다음과 같다. 즉, 상기 테스트부(700)는 상기 교환부(430)에서 이송되어 온 테스트 트레이(100)를 전방에서부터 후방으로 한 스텝(step)씩 단계적으로 이송시키며 반도체 소자들을 소정의 온도로 가열 또는 냉각시킬 수 있도록 된 예열챔버(710)와, 상기 예열챔버(710)를 통해 이송된 테스트 트레이(100)의 반도체 소자들을 외부의 테스트장비(도시 않음)와 결합된 테스트소켓(도시 않음)에 장착하여 테스트를 수행하는 테스트 챔버(720)와, 상기 테스트 챔버(720)를 통해 이송된 테스트 트레이(100)를 후방에서부터 전방으로 한 스텝(step)씩 단계적으로 이송시키면서 테스트 완료된 반도체 소자를 초기의 상온 상태로 복귀시키는 제열 챔버(730)로 구성된다. Referring to the configuration of the
여기서, 상기 예열챔버(710)와 테스트 챔버(720)와 제열챔버(730)는 순차적으로 축 방향으로 배치된다. 상기 테스트 챔버(720)의 후방에는 복수개의 테스트소 켓(미도시)을 구비한 테스트 보드(740)가 상하로 2층으로 구성된다. 한편, 상기 테스트 보드(740)가 1층으로 구성될 수도 있다.Here, the preheating
또한, 상기 테스트 챔버(720)의 내부에는 테스트 트레이(100)가 상,하측 테스트보드(740U, 740L)에 정렬되었을 때 테스트 트레이(100)의 캐리어 모듈(C)을 테스트보드(740)로 가압함으로써 반도체 소자를 테스트소켓에 접속시키는 콘택트유닛(750)이 전후진 이동 가능하게 설치된다.In addition, when the
상기 예열챔버(710)와 제열챔버(730)의 후단부에는 각 챔버의 최후방으로 이동한 테스트 트레이(100)를 상하로 승강시키면서 이송하는 엘리베이터(미도시)가 설치된다.The rear end of the preheating
상기 테스트부(700)의 전방에는 교환부(430)로부터 전달된 테스트 트레이(100) 및 제열챔버(730)의 테스트 트레이(100)를 각각 측방의 예열챔버(710) 및 교환부(430)로 이송하는 전방측 이송유닛(760)이 설치된다. In front of the
그리고 상기 테스트부(700)의 후방에는 예열챔버(710) 및 테스트 챔버(720)의 테스트 트레이(100)를 각각 테스트 챔버(720) 및 제열챔버(730)로 이송하는 후방측 이송유닛(770)이 설치된다.The
그리고 상기 예열챔버(710)의 외측면에는 상기 테스트 트레이(100)가 예열챔버(710)의 최후방으로 이동했을 때 테스트 트레이(100)의 식별홈(140)의 깊이를 측정하는 테스트 트레이 식별장치(900)가 설치되어 있다.And a test tray identification device for measuring the depth of the
여기서, 상기 식별홈(140)은 전술한 바와 같이 내부에 선택적으로 식별블록(150)이 삽입되고 남은 최종적인 깊이의 측정을 통해 테스트 트레이(100)의 ID를 테스트 트레이 식별장치(900)를 통해 검출하게 된다.Here, the
상기 테스트 트레이 식별장치(900)의 구성 및 작용에 대해 도 7을 참조하여 상세히 설명하면 다음과 같다.The configuration and operation of the test
즉, 도 7은 테스트 트레이 식별장치를 개략적으로 나타낸 구성도이다.That is, FIG. 7 is a configuration diagram schematically showing a test tray identification device.
먼저, 도 7에 도시된 바와 같이, 테스트 트레이(100)는 측면에 소정깊이를 갖는 식별홈(140)이 형성되어 있고, 상기 식별홈(140)의 내부에 삽입되어 식별홈(140)의 깊이를 조절하는 다수개의 식별블록(150)이 형성되어 있다. 이때 상기 테스트 트레이 식별장치(900)는 상기 식별블록(150)이 상기 식별홈(140)에 삽입된 상태에서 상기 식별홈(140)의 나머지 깊이를 측정하여 테스트 트레이(100)의 ID를 식별하게 된다.First, as shown in Figure 7, the
즉, 상기 테스트 트레이(100)의 ID 번호를 식별하기 위한 테스트 트레이 식별장치(900)는 예열챔버(710)의 외부 벽면에 설치되는 마운트부(910)와, 상기 마운트부(910)에 설치되어 테스트 트레이(100)의 식별홈(140)에 삽입되어 상하로 이동이 가능한 탐침부(920)와, 상기 탐침부(920)의 이동을 감지하는 검출센서(930)를 포함하여 구성된다.That is, the test
상기 마운트부(910)는 예열챔버(710)의 벽면에 고정되는 고정블록(911)과, 이 고정블록(911)에 예열챔버(710)의 내외측 방향으로 슬라이딩 가능하게 설치된 실린더 로드(912) 및 상기 실린더 로드(912)의 외측 단부와 탐침부(920)를 연결하는 연결블록(913)으로 구성된다. 미설명부호 916은 고정블록(911)에 대해 실린더 로드(912)를 슬라이딩 가능하게 지지하는 부싱이다.The
그리고 예열챔버(710)의 외면에는 상기 연결블록(913)을 왕복 이동시킴으로써 상기 실린더 로드(912)를 상하로 이동시키는 공압 실린더(940)가 형성되어 있다.In addition, a
상기 탐침부(920)는 내열성이 우수한 재질로 이루어짐이 바람직하다.The
한편, 상기 공압 실린더(940)의 내부 및 연결블록(913)과 연결되는 실린더 로드(910)의 측면에 눈금자(950)가 형성되어 있고, 상기 검출센서(930)를 이용하여 상기 눈금자(950)를 읽어 상기 탐침부(920)가 테스트 트레이(100)의 식별홈(140)의 깊이를 검출하게 된다.On the other hand, the
본 발명의 실시예에서는 눈금자(950)를 설명하고 있지만, 이에 한정하지 않고 상기 탐침부(920)의 위치를 실시간적으로 작업자가 알 수 있도록 검출센서(930)를 통해 외부의 디스플레이부(도시되지 않음)에 디스플레이할 수도 있다.In the exemplary embodiment of the present invention, the
즉, 상기 탐침부(920)가 수광부와 발광부를 갖는 센서 등으로 구성되어 식별홈의 깊이를 측정하여 상기 실린더 로드(912) 측면에 디스플레이 하는 구성을 할 수도 있다. That is, the
상기와 같이 구성된 본 발명에 의한 반도체 소자 테스트용 핸들러는 다음과 같이 작동한다.The handler for testing a semiconductor device according to the present invention configured as described above operates as follows.
먼저, 작업자가 테스트할 반도체 소자들이 수납된 고객 트레이를 로딩부(200)에 적재시키고 핸들러를 가동하면, 제 1 로딩/언로딩픽커(510)가 로딩부(200)의 반도체 소자들을 진공 흡착하여 로딩측 버퍼부(410)로 반송한다.First, when the operator loads the customer tray containing the semiconductor devices to be tested in the
이어서, 상기 로딩측 단축픽커(610)들이 제 2,3 X축프레임(630, 640)을 따라 독립적으로 이동하면서 상기 로딩측 버퍼부(410) 상의 반도체 소자를 진공 흡착하여 테스트 트레이(100)의 캐리어(C)에 장착시킨다.Subsequently, while the loading side
상기 교환부(430)의 테스트 트레이(100)에 반도체 소자가 모두 장착되면, 상기 로테이터(800)가 90도로 회전하면서 테스트 트레이(100)가 테스트부(700)의 전방부로 반송된다. 이어서, 상기 테스트부(700)의 전방측 이송유닛(760)이 작동하여 테스트 트레이(100)를 예열챔버(710)로 슬라이딩시킨다.When all of the semiconductor devices are mounted on the
여기서, 본 발명의 실시예에서는 상기 로테이터(800)가 90도 회전하면서 테스트 트레이(100)를 테스트부(700)의 전방부에 반송하는 것을 설명하고 있지만, 상기 로딩부(200)보다 상측에 테스트부(700)를 구성하고 상기 로테이터(800)를 통해 90도 회전한 테스트 트레이(100)를 상부 슬라이딩시킬 수도 있다.Here, in the embodiment of the present invention, while the
즉, 본 발명의 실시예에서 테스트 트레이(100)를 수직으로 세운 상태에서 좌우 측면 또는 상하로 이동시킬 수 있다.That is, in the exemplary embodiment of the present invention, the
상기 예열챔버(710) 내로 반송된 테스트 트레이(100)는 예열챔버(710) 내부에 구비된 테스트 트레이 이송장치(미도시)에 의해 1스텝씩 후방으로 이동하면서 소정의 온도로 가열 또는 냉각된다.The
한편, 상기 테스트 트레이 이송장치에 의해 1스텝씩 이동하는 것을 설명하고 있지만, 볼스크류 타입 또는 리니어모터 등을 통해 후방으로 소정간격씩 이동할 수도 있다.On the other hand, although the movement by one step by the test tray feeder has been described, it may be moved backwards by a predetermined interval through a ball screw type or a linear motor.
상기 테스트 트레이(100)가 예열챔버(710)의 최후방에 위치되면, 테스트 트레이 식별장치(900)의 공압 실린더(940)가 작동하여 연결블록(913) 및 실린더 로 드(912)가 예열챔버(710) 내측으로 전진하고, 탐침부(920)가 테스트 트레이(100)의 ID 번호 식별을 위해 식별홈(140) 부분으로 삽입한다.When the
이때 상기 탐침부(920)가 상기 식별홈(140)으로 삽입되면 상기 실린더 로드(912)의 측면에 형성된 눈금자(950)도 자동으로 아래쪽으로 내려가게 되고 검출센서(930)는 상기 눈금자(950)를 읽어내서 상기 테스트 트레이(100)의 ID를 검출하게 된다.At this time, when the
한편, 상기 테스트 트레이 식별장치(900)가 예열챔버(710)의 최후방으로 이동한 테스트 트레이(100)의 ID번호를 식별하고 나면, 다시 공압실린더(940)가 작동하여 연결블록(913) 및 실린더 로드(912)가 외측방향으로 이동하여 탐침부(920)의 끝단이 식별홈(140)에서 빠져나오게 되고, 상기 테스트 트레이(100)가 엘리베이터(미도시)의 작동에 의해 상승이 가능한 상태로 된다.On the other hand, after the test
또한, 상기 테스트 트레이 식별장치(900)가 테스트 트레이의 ID 번호를 판독한 결과, 그 결과에 해당하는 것은 상기 엘리베이터(미도시)에 의해 상측으로 이동한 다음 상부의 후방측 이송유닛(770)에 의해 테스트챔버(720)로 반송된다.In addition, when the test
상기 테스트챔버(720)에서는 테스트 트레이(100)가 상,하측의 각 테스트보드(740)의 전방에 정렬되면, 콘택트유닛(750)이 테스트 트레이(100)의 캐리어(미도시)를 테스트보드(740) 쪽으로 가압하여 반도체 소자를 테스트보드(740)의 테스트 소켓(미도시)에 접속시켜 전기적 성능 테스트를 수행한다.In the
테스트가 완료되면, 다시 후방측 이송유닛(770)이 테스트 트레이(100)들을 제열챔버(730)로 반송시키고, 상기 제열챔버(730)에서는 별도의 테스트 트레이 이 송장치(미도시)가 테스트 트레이(100)를 1스텝씩 전진시키며 테스트 트레이(100)의 반도체 소자를 상온 상태로 되돌린다.When the test is completed, the
상기 제열챔버(730)의 최후방으로 이동한 테스트 트레이(100)는 전방측 이송유닛(760)에 의해 테스트부(700)의 중간부로 반송된 후, 로테이터(800)에 의해 교환부(430)로 반송되고, 상기 이동유닛(350)에 의해 테스트 트레이(100)가 소정 피치로 이동하면서 캐리어(C)들이 단축픽커(610, 620)의 이동 경로 상에 정렬된다.The
이 후, 2개의 단축픽커(620)들이 제 2,3 X축프레임(630, 640)을 따라 이동하면서 테스트 트레이(T)에서 테스트 완료된 반도체 소자를 진공 흡착하여 언로딩측 버퍼부(420)로 반송함과 동시에, 반대편에서 2개의 단축픽커(610)들이 로딩측 버퍼부(410)의 새로운 반도체 소자들을 진공 흡착하여 테스트 트레이(100)의 비어 있는 캐리어(C)에 장착한다.Thereafter, the two
이와 같이 언로딩측 단축픽커(620)에 의해 언로딩측 버퍼부(420)에 테스트 완료된 반도체 소자가 놓여지면, 제 2 로딩/언로딩픽커(520)가 언로딩측 버퍼부(420)의 반도체 소자들을 언로딩부(300)의 각 고객 트레이에 테스트 결과별로 분류하여 재수납시킨다.As described above, when the tested semiconductor device is placed in the unloading
도 8은 본 발명에 의한 반도체 소자의 제조방법을 나타낸 순서도이다.8 is a flowchart illustrating a method of manufacturing a semiconductor device according to the present invention.
도 8에 도시된 바와 같이, 통상적인 제조방법을 통해 복수개의 반도체 소자를 제조한다(S101). 여기서, 상기 반도체 소자는 액정표시장치, DRAM, FRAM, MOS트랜지스터, 유기발광소자, 다이오드 등이다.As shown in FIG. 8, a plurality of semiconductor devices are manufactured through a conventional manufacturing method (S101). The semiconductor device may be a liquid crystal display, a DRAM, a FRAM, a MOS transistor, an organic light emitting device, a diode, or the like.
이어서, 상기 반도체 소자를 테스트하기 위해 테스트 트레이에 구성된 캐리 어 모듈에 안착한다(S102). 여기서, 상기 캐리어 모듈은 대략 직사각형 형태의 몸체부와, 상기 몸체부에 반도체 소자가 안착되도록 형성되는 안착부와, 상기 안착부의 양측단에 이동가능하게 형성되어 상기 안착부에 안착되는 반도체 소자의 양측단을 고정되게 홀딩하는 한 쌍의 랫치로 구성되어 있다.Subsequently, it is seated on a carrier module configured in a test tray to test the semiconductor device (S102). Here, the carrier module has a body portion having a substantially rectangular shape, a seating portion formed so that the semiconductor element is seated on the body portion, and both sides of the semiconductor element formed to be movable at both ends of the seating portion and seated on the seating portion. It consists of a pair of latches holding the stage fixedly.
여기서, 상기 테스트 트레이의 측면에는 소정깊이를 갖는 식별홈이 형성되어 있고, 상기 식별홈에 삽입되어 상기 식별홈의 깊이를 조절하는 적어도 하나의 식별블록을 매립할 수 있다.Here, an identification groove having a predetermined depth is formed at a side of the test tray, and at least one identification block inserted into the identification groove to control the depth of the identification groove may be embedded.
이어서, 상기 반도체 소자가 안착된 테스트 트레이를 로테이터를 이용하여 수평방향에서 90도 회전시키어 수직 방향으로 하여 제 1 챔버에 삽입하여 1스텝씩 이동하면서 소정온도까지 가열 또는 냉각한다(S103).Subsequently, the test tray on which the semiconductor device is mounted is rotated by 90 degrees in the horizontal direction using the rotator, inserted into the first chamber in the vertical direction, and heated or cooled to a predetermined temperature while moving step by step (S103).
한편, 상기 테스트 트레이를 로테이터를 이용하여 수직방향으로 회전시키는 것을 설명하고 있지만, 상기 테스트 트레이를 수평방향으로 이동하여 가열 또는 냉각시킬 수도 있다.Meanwhile, although the test tray is rotated in the vertical direction using the rotator, the test tray may be heated or cooled by moving the test tray in the horizontal direction.
이어서, 상기 제 1 챔버의 최종단의 벽면에 설치된 테스트 트레이 식별장치를 이용하여 상기 테스트 트레이의 측면에 형성된 식별홈의 깊이를 검사하여 테스트 트레이의 ID를 식별한다(S104). 여기서, 상기 식별홈은 상기 테스트 트레이의 수직방향으로 세워져 있으므로 테스트 트레이의 상측면에 소정깊이를 갖으면서 내부에 삽입되는 식별블록에 의해 깊이가 조절된다.Subsequently, the ID of the test tray is identified by checking the depth of the identification groove formed on the side surface of the test tray by using the test tray identification device installed on the wall of the end of the first chamber. Here, since the identification groove is erected in the vertical direction of the test tray, the depth is adjusted by the identification block inserted therein while having a predetermined depth on the upper side of the test tray.
예를 들면, 상기 식별홈의 총 깊이가 100㎜라고 하고, 상기 식별블록 하나의 두께가 10㎜일 때, 상기 식별홈 내부에 1개의 식별블록이 삽입되면 1번 테스트 트 레이, 2개의 식별블록이 삽입되면 2번 테스트 트레이, 3개의 식별블록이 삽입되면 3번 테스트 트레이 등으로 구분된다.For example, when the total depth of the identification groove is 100 mm and the thickness of one of the identification blocks is 10 mm, if one identification block is inserted into the identification groove, the first test tray and two identification blocks When inserted, it is divided into 2 test trays and 3 identification blocks are inserted into 3 test trays.
한편, 상기 테스트 트레이가 수평방향으로 이동할 때는 테스트 트레이의 좌측면 또는 우측면에 식별홈을 형성하고 상기 식별홈의 깊이를 측정하여 테스트 트레이의 ID를 검출한다.Meanwhile, when the test tray moves in the horizontal direction, an identification groove is formed on the left side or the right side of the test tray, and the ID of the test tray is detected by measuring the depth of the identification groove.
이어서, 테스트 유닛을 이용하여 상기 테스트 트레이에 안착된 반도체 소자를 테스트하여 불량 유무를 판단한다(S105).Subsequently, the semiconductor device mounted on the test tray is tested using the test unit to determine whether there is a defect (S105).
이어서, 상기 테스트가 완료된 반도체 소자가 안착된 테스트 트레이를 제 2 챔버로 1스텝씩 이동하면서 소정온도까지 가열 또는 냉각한다(S106).Subsequently, the test tray on which the semiconductor element on which the test is completed is mounted is heated or cooled to a predetermined temperature while moving to the second chamber by one step (S106).
여기서, 상기 제 1 챔버에서 가열했을 경우 제 2 챔버에서는 냉각을 하고, 상기 제 1 챔버에서 냉각하였을 경우 제 2 챔버에서는 가열하게 된다.Here, when heated in the first chamber, cooling is performed in the second chamber, and when cooled in the first chamber, the second chamber is heated.
그리고 상기 제 2 챔버를 통과한 테스트 트레이에서 상기 테스트 결과에 따라 상기 반도체 소자를 분리한다(S107). In operation S107, the semiconductor device is separated from the test tray passing through the second chamber according to the test result.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
이상에서 설명한 바와 같이 본 발명에 의한 테스트 트레이와 이를 이용한 반도체 소자 테스트용 핸들러 및 반도체 소자의 제조방법은 다음과 같은 효과가 있 다.As described above, the test tray according to the present invention, a handler for testing a semiconductor device, and a method of manufacturing a semiconductor device using the same have the following effects.
첫째, 식별홈의 깊이를 측정하여 테스트 트레이의 ID를 식별함으로써 테스트가 완료된 반도체 소자를 분리할 때 보다 효율적으로 분리할 수 있다. 즉, 테스트를 통해 불량에 대한 반도체 소자가 탑재된 테스트 트레이의 ID를 정확하게 식별하여 반도체 소자를 분리할 수 있다. First, by identifying the ID of the test tray by measuring the depth of the identification groove can be separated more efficiently when separating the semiconductor device is completed the test. In other words, the semiconductor device may be separated by accurately identifying the ID of the test tray in which the semiconductor device for the defect is mounted through the test.
둘째, 테스트 트레이의 측면에 ID 식별을 위해 소정깊이를 갖는 식별홈 및 식별블록을 구성함으로써 예열챔버의 최후방에서 테스트 챔버로 분배되기 전에 ID 번호를 정확하게 식별할 수 있으므로 식별 오류에 의해 테스트 트레이가 테스트헤드에 잘못 결합되어 파손되는 것을 방지할 수 있다.Second, by forming an identification groove and an identification block having a predetermined depth on the side of the test tray for identification, the identification number can be accurately identified before being distributed to the test chamber at the rear of the preheating chamber. It can be prevented from being incorrectly bonded to the test head and broken.
셋째, 식별홈의 개수를 줄임과 동시에 식별홈의 개수 증가에 비례하여 다양한 크기의 식별블록을 결함시킴으로써 보다 많은 식별번호 부여가 가능하여 식별홈 가공공정을 줄임과 동시에 핸들러의 작업 능력을 향상시킬 수 있다.Third, by reducing the number of identification grooves and defects of identification blocks of various sizes in proportion to the increase in the number of identification grooves, more identification numbers can be assigned, thereby reducing the identification groove processing process and improving the working capacity of the handler. have.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070048449A KR100899931B1 (en) | 2007-05-18 | 2007-05-18 | test tray and handler for testing semiconductor device using the same and method for testing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070048449A KR100899931B1 (en) | 2007-05-18 | 2007-05-18 | test tray and handler for testing semiconductor device using the same and method for testing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080102089A true KR20080102089A (en) | 2008-11-24 |
KR100899931B1 KR100899931B1 (en) | 2009-05-28 |
Family
ID=40288051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070048449A KR100899931B1 (en) | 2007-05-18 | 2007-05-18 | test tray and handler for testing semiconductor device using the same and method for testing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100899931B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190002214A (en) * | 2017-06-29 | 2019-01-08 | 에스케이하이닉스 주식회사 | Test handler and operating method of the same |
KR20200052712A (en) * | 2018-11-07 | 2020-05-15 | (주)테크윙 | Handler |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3226780B2 (en) | 1996-02-27 | 2001-11-05 | 東芝マイクロエレクトロニクス株式会社 | Test handler for semiconductor devices |
JP4202498B2 (en) * | 1998-12-15 | 2008-12-24 | 株式会社アドバンテスト | Parts handling device |
KR100682542B1 (en) * | 2005-05-17 | 2007-02-15 | 미래산업 주식회사 | Apparatus for discriminating test tray in semiconductor test handler |
-
2007
- 2007-05-18 KR KR1020070048449A patent/KR100899931B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190002214A (en) * | 2017-06-29 | 2019-01-08 | 에스케이하이닉스 주식회사 | Test handler and operating method of the same |
KR20200052712A (en) * | 2018-11-07 | 2020-05-15 | (주)테크윙 | Handler |
Also Published As
Publication number | Publication date |
---|---|
KR100899931B1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100857911B1 (en) | Sorting Apparatus for Semiconductor Test Handler and Sorting Method | |
JP7390934B2 (en) | Inspection equipment | |
KR100748482B1 (en) | Handler for testing semiconductor | |
US20080079456A1 (en) | Test handler for testing semiconductor device and method of testing semiconductor device using the same | |
JPH11297791A (en) | Tray transfer arm, transfer device for tray using the same, id test device and tray transfer method | |
KR101158064B1 (en) | Electronic component testing equipment and method of testing electronic component | |
WO2007105435A1 (en) | Moving apparatus and electronic component testing apparatus | |
JP6069814B2 (en) | Prober | |
JP4222442B2 (en) | Insert for electronic component testing equipment | |
CN114035009B (en) | Electronic component processing apparatus and electronic component testing apparatus | |
KR100899931B1 (en) | test tray and handler for testing semiconductor device using the same and method for testing semiconductor device | |
TW201709378A (en) | Electronic part conveying device and electronic part inspection device having no need to temporarily recycle electronic parts to perform inspection under different conditions | |
KR100962632B1 (en) | Method of transferring customer trays, unit for transferring customer trays, and test handler having the unit for transferring customer trays | |
KR100957561B1 (en) | Unit for transferring customer trays and test handler having the unit for transferring customer trays | |
KR20090076299A (en) | Test handler | |
KR100776814B1 (en) | Handler for testing electronic elements | |
KR100674418B1 (en) | Test chamber unit for testing semiconductor device | |
KR100945215B1 (en) | Test Handler | |
KR101406184B1 (en) | A Semiconductor Tranferring Device and Test handler using thereof | |
KR100682542B1 (en) | Apparatus for discriminating test tray in semiconductor test handler | |
JP3379077B2 (en) | IC test equipment | |
US11474147B2 (en) | Kit-less pick and place handler system for thermal testing | |
KR100674417B1 (en) | Test chamber unit for testing semiconductor device | |
CN113960386B (en) | Electronic component processing apparatus and electronic component testing apparatus | |
KR102104051B1 (en) | Device handler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180426 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190502 Year of fee payment: 11 |