KR20080099004A - Light emitting device with submount and method for fabricating the same - Google Patents

Light emitting device with submount and method for fabricating the same Download PDF

Info

Publication number
KR20080099004A
KR20080099004A KR20070044552A KR20070044552A KR20080099004A KR 20080099004 A KR20080099004 A KR 20080099004A KR 20070044552 A KR20070044552 A KR 20070044552A KR 20070044552 A KR20070044552 A KR 20070044552A KR 20080099004 A KR20080099004 A KR 20080099004A
Authority
KR
South Korea
Prior art keywords
submount
conductive pattern
light emitting
led die
phosphor
Prior art date
Application number
KR20070044552A
Other languages
Korean (ko)
Other versions
KR101346341B1 (en
Inventor
표병기
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020070044552A priority Critical patent/KR101346341B1/en
Publication of KR20080099004A publication Critical patent/KR20080099004A/en
Application granted granted Critical
Publication of KR101346341B1 publication Critical patent/KR101346341B1/en

Links

Images

Abstract

The uniform fluorescent material layer can be formed on the LED die with leaving the electric wiring part on the sub mount. The loss of fluorescent substance at the can be reduced in forming a fluorescent material layer. A step is for setting up the LED die on the sub mount(10) having the conductive pattern. A step is for forming the electric wiring between the conductive pattern(12) on the sub mount and the LED. A step is for coating the fluorescent substance in the LED die except for the partial region of the conductive pattern. A step is for forming the electric wiring between the electrical terminal and the partial region of the conductive pattern and the out sided of the sub mount which are a region except for a step for coating the fluorescent substance.

Description

서브마운트를 갖는 발광장치 및 그 제조방법{LIGHT EMITTING DEVICE WITH SUBMOUNT AND METHOD FOR FABRICATING THE SAME}LIGHT EMITTING DEVICE WITH SUBMOUNT AND METHOD FOR FABRICATING THE SAME}

도 1의 (a) 및 (b)는 본 발명의 일 실시예에 따른 도전성 패턴이 형성된 서브마운트를 도시한 평면도와 단면도.1A and 1B are a plan view and a sectional view of a submount in which a conductive pattern is formed according to an embodiment of the present invention.

도 2의 (a) 및 (b)는 도 1에 도시된 서브마운트에 LED 다이를 실장한 상태를 도시한 평면도와 단면도.2 (a) and 2 (b) are a plan view and a sectional view showing a state in which an LED die is mounted on the submount shown in FIG.

도 3의 (a) 및 (b)는 도 2에 도시된 서브마운트와 LED 다이를 전기 배선한 상태를 도시한 평면도와 단면도.3 (a) and 3 (b) are a plan view and a sectional view showing a state in which the submount and the LED die shown in FIG. 2 are electrically wired.

도 4의 (a) 및 (b)는 도 3에 도시된 LED 다이가 실장된 서브마운트 상에 형광체를 코팅하는 과정을 설명하기 위한 도면.4A and 4B are views for explaining a process of coating a phosphor on a submount on which the LED die shown in FIG. 3 is mounted;

도 5는 LED 다이가 실장되고 형광체가 코팅된 서브마운트를 절단하는 과정을 설명하기 위한 도면.FIG. 5 is a view for explaining a process of cutting a submount mounted with an LED die and coated with a phosphor; FIG.

도 6은 도 5에 도시된 절단 과정에 의해 형성된 발광칩을 도시한 단면도.6 is a cross-sectional view illustrating a light emitting chip formed by the cutting process illustrated in FIG. 5.

도 7은 도 6에 도시된 발광칩이 서브마운트 외측의 전기 단자와 연결되어 이루어진 패키지 구조의 발광장치를 도시한 단면도.FIG. 7 is a cross-sectional view illustrating a light emitting device having a package structure in which the light emitting chip illustrated in FIG. 6 is connected to an electrical terminal outside the submount.

도 8은 도 7의 주요분을 확대하여 도시한 평면도.FIG. 8 is an enlarged plan view of the main part of FIG. 7; FIG.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

10: 서브마운트 12: 도전성 패턴10: submount 12: conductive pattern

15: 절연 패턴 20: LED 다이15: insulation pattern 20: LED die

30: 형광체층 100: 발광칩30: phosphor layer 100: light emitting chip

120: 접점영역 M: 마스크 지그120: contact area M: mask jig

본 발명은 발광장치에 관한 것으로서, 더욱 상세하게는, LED 다이가 실장된 서브마운트와 그 서브마운트 상에 코팅된 형광체를 포함하는 발광장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device, and more particularly, to a light emitting device including a submount on which an LED die is mounted and a phosphor coated on the submount, and a method of manufacturing the same.

발광다이오드(LED; Light Emitting Diode)는 전류 인가에 의해 P-N 반도체 접합(P-N junction)에서 전자와 정공이 만나 빛을 발하는 소자로서, 통상, 칩 형태의 LED 다이가 탑재된 패키지의 구조로 제작되며, 흔히, 'LED 패키지'라고 칭해지고 있다. 위와 같은 LED 패키지는 일반적으로 인쇄회로기판(PCB; Printed Circuit Board) 상에 장착되어 그 인쇄회로기판(이하, 'PCB'라 함)으로부터 형성된 전극으로부터 전류를 인가받아 발광 동작하도록 구성된다.A light emitting diode (LED) is a device in which electrons and holes meet and emit light at a PN junction by applying current, and are generally manufactured in a package structure in which a chip-shaped LED die is mounted. Often referred to as an 'LED package'. The LED package as described above is generally mounted on a printed circuit board (PCB) and configured to emit light by receiving current from an electrode formed from the printed circuit board (hereinafter, referred to as 'PCB').

종래에는 서브마운트 상에 LED 다이가 실장된 구조의 발광칩을 이용하는 발광장치가 개발된 바 있다. 이러한 종래의 발광장치는 서브마운트와 그 위에 실장된 LED 다이로 이루어진 발광칩을 리드프레임과 전기적으로 연결하고 그 리드프레임을 지지하는 수지 또는 세라믹 재질의 몸체를 형성하는 패키지 실장 공정을 통해 제조 된다. 또한, 종래의 발광장치는, 위의 패키지 실장 공정 후에, 스프레이 방식으로 발광칩 상에 형광체층을 형성한다.Conventionally, a light emitting device using a light emitting chip having a structure in which an LED die is mounted on a submount has been developed. Such a conventional light emitting device is manufactured through a package mounting process of electrically connecting a light emitting chip made of a submount and an LED die mounted thereon to a lead frame and forming a resin or ceramic body supporting the lead frame. In addition, the conventional light emitting device forms a phosphor layer on the light emitting chip by a spray method after the above package mounting process.

그러나, 위 종래의 발광장치는, 형광체층 형성을 위한 스프레이 공정이 발광칩의 패키지 실장 후에 이루어지므로, 형광체층이 실제 요구되는 좁은 영역에 비해 매우 큰 영역에 대하여 스프레이 공정이 이루어지며, 이에 의해 형광체의 손실이 많고, 형광체의 스프레이가 좁은 영역에 집중적으로 이루어져서 균일한 형광체층의 형성이 어렵다는 문제점이 있다.However, in the above conventional light emitting device, since the spray process for forming the phosphor layer is performed after package mounting of the light emitting chip, the spray process is performed on a very large area compared to the narrow area where the phosphor layer is actually required, and thereby the phosphor There is a problem that the loss of a lot, and the spray of the phosphor is concentrated in a narrow area, it is difficult to form a uniform phosphor layer.

따라서, 본 발명의 기술적 과제는, 서브마운트 상에 LED 다이가 실장된 상태에서, 서브마운트 외측의 전기 단자와 전기 배선될 부분을 제외한 서브마운트 및 LED 다이 상에 형광체를 코팅하는 방식을 이용하여, 형광체 손실량을 줄이고, 또한, 서브마운트 영역 및 LED 다이에 균일한 형광체 코팅을 가능하게 하는 방법 및 그 방법에 의해 제조되는 발광장치를 제공하는 것이다.Accordingly, a technical problem of the present invention is to use a method of coating phosphors on a submount and an LED die except for a portion to be electrically wired with an electrical terminal outside the submount in a state where the LED die is mounted on the submount, A method of reducing the amount of phosphor loss and enabling uniform phosphor coating on the submount region and the LED die, and a light emitting device manufactured by the method.

본 발명의 일 측면에 따라, 도전성 패턴이 형성된 서브마운트 상에 LED 다이를 실장하는 단계와, 상기 LED 다이와 상기 서브마운트 상의 도전성 패턴 사이를 전기 배선하는 단계와, 상기 도전성 패턴의 일부 영역을 제외한 상기 서브마운트 및 그 위의 LED 다이 상에 형광체를 코팅하는 단계와, 상기 형광체를 코팅하는 단계에서 제외된 상기 도전성 패턴의 일부 영역과 상기 서브마운트 외측의 전기 단자 사이를 전기 배선하는 단계를 포함하는 발광장치 제조방법이 제공된다.According to an aspect of the invention, the steps of mounting the LED die on a submount with a conductive pattern, electrically wiring between the LED die and the conductive pattern on the submount, and the above except for a portion of the conductive pattern Coating a phosphor on a submount and the LED die thereon, and electrically wiring between a portion of the conductive pattern excluded from coating the phosphor and an electrical terminal outside the submount A device manufacturing method is provided.

바람직하게는, 상기 LED 다이를 실장하는 단계에서 복수의 LED 다이가 상기 서브마운트 상에 실장되며, 상기 전기 배선하는 단계에서 복수의 LED 다이 각각은 상응하는 도전성 패턴들과 본딩와이어로 연결된다. 상기 발광장치 제조방법은, 상기 형광체를 코팅하는 단계 후에, 상기 LED 다이 각각이 포함되도록 상기 서브마운트를 절단하는 단계를 더 포함하되, 상기 절단하는 단계에 의해 복수의 발광칩이 형성되고, 상기 복수의 발광칩 각각에는 상기 전기 단자와 전기 배선되는 상기 도전성 패턴의 일부 영역이 위치한다.Preferably, in the mounting of the LED die, a plurality of LED dies are mounted on the submount, and in the electrical wiring step, each of the plurality of LED dies is connected with corresponding conductive patterns and bonding wires. The manufacturing method of the light emitting device may further include cutting the submount so that each of the LED dies is included after coating the phosphor, and a plurality of light emitting chips are formed by the cutting. Each of the light emitting chips has a partial region of the conductive pattern electrically connected to the electrical terminal.

바람직하게는, 상기 도전성 패턴은 절연 패턴에 의해 분리된 서로 다른 극성의 제 1 및 제 2 도전성 패턴을 포함하고, 상기 형광체를 코팅하는 단계는, 상기 절연 패턴과 교차되는 상기 일부 영역을 마스크 지그로 가린 상태에서, 상기 LED 다이가 실장된 상기 서브마운트 상에 형광체를 코팅하여 이루어진다. 위와 같은 형광체 코팅에 의해, 마스크 지그에 의해 가려졌던 부분은, 형광체가 코팅되지 않은 채 서로 인접하는 제 1 도전성 패턴과 제 2 도전성 패턴이 된다. 그리고, 상기 제 1 도전성 패턴에는 LED 다이가 실장되며, 상기 LED 다이는 전기 배선에 의해 제 2 도전성 패턴과 연결된다. 더 나아가, 상기 마스크 지그가 서로 이웃하는 LED 다이들 사이를 통과하는 경우, 서로 이웃하는 LED 다이들 중 하나의 LED 다이와 전기적으로 연결되는 제 1 및 제 2 도전성 패턴과 나머지 LED 다이와 전기적으로 연결되는 제 1 및 제 2 도전성 패턴이 서로 공용으로 형성될 수 있다.Preferably, the conductive pattern includes first and second conductive patterns having different polarities separated by an insulating pattern, and coating the phosphor may include masking a portion of the region crossing the insulating pattern with a mask jig. In the hidden state, it is made by coating a phosphor on the submount on which the LED die is mounted. By the above-described phosphor coating, the portion covered by the mask jig becomes the first conductive pattern and the second conductive pattern adjacent to each other without the phosphor coated. In addition, an LED die is mounted on the first conductive pattern, and the LED die is connected to the second conductive pattern by electrical wiring. Furthermore, when the mask jig passes between neighboring LED dies, the first and second conductive patterns electrically connected to one LED die of one of the neighboring LED dies and the first electrically connected to the remaining LED dies. The first and second conductive patterns may be formed in common with each other.

바람직하게는, 상기 형광체를 코팅하는 단계는 스프레이 방식 또는 전기영동 방식에 의해 이루어진다.Preferably, the step of coating the phosphor is by spray or electrophoresis.

바람직하게는, 상기 도전성 패턴이 형성된 서브마운트는 절연기판 상에 절연 패턴을 남기고 금속도금을 하여 형성되며, 더욱 바람직하게는, 상기 도전성 패턴은 서로 다른 극성의 제 1 및 제 2 도전성 패턴을 포함하며, 상기 LED 다이는 상기 제 1 도전성 패턴에 부착되고 상기 제 2 도전성 패턴과 본딩와이어로 연결되는 수직형 발광다이오드이다.Preferably, the submount on which the conductive pattern is formed is formed by metal plating leaving an insulating pattern on an insulating substrate. More preferably, the conductive pattern includes first and second conductive patterns having different polarities. The LED die is a vertical light emitting diode attached to the first conductive pattern and connected to the second conductive pattern by a bonding wire.

본 발명의 다른 측면에 따라, 도전성 패턴이 형성된 서브마운트와, 상기 서브마운트 상에 실장되며, 상기 서브마운트 상의 도전성 패턴과 전기적으로 연결되는 LED 다이와, 상기 서브마운트와 상기 LED 다이 상에 형광체를 코팅하여 형성된 형광체층과, 상기 코팅 과정에서 제외되어 상기 서브마운트 상의 도전성 패턴 일부가 노출되어 이루어진 접점영역과, 상기 서브마운트 외측에 마련되며, 전기배선에 의해 상기 접점영역과 연결되는 전기 단자를 포함하는 발광장치가 제공된다.According to another aspect of the present invention, a submount having a conductive pattern formed thereon, an LED die mounted on the submount and electrically connected to the conductive pattern on the submount, and a phosphor coated on the submount and the LED die. And a contact region formed by exposing a portion of the conductive pattern on the submount to be excluded from the coating process, and an electrical terminal provided outside the submount and connected to the contact region by electrical wiring. A light emitting device is provided.

바람직하게는, 상기 전기 단자는 패키지 몸체에 의해 지지되는 LED 패키지의 리드프레임으로 이루어진다.Preferably, the electrical terminal consists of a leadframe of the LED package supported by the package body.

이하 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예를 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 8은 본 발명에 따른 발광장치 제조방법을 설명하기 위한 도면들이다.1 to 8 are views for explaining a method of manufacturing a light emitting device according to the present invention.

도 1의 (a) 및 (b)에는 도전성 패턴(12)이 형성된 서브마운트(10)의 평면도와 단면도가 도시되어 있다. 상기 서브마운트(10)는 Si 또는 AlN 등과 같은 비도전 성 재질의 기판으로 형성된다. 상기 도전성 패턴(12)은 마스크를 이용한 예를 들면 도금과 같은 공정에 의해 형성되는 미리 정해진 형상의 금속 도금층으로 이루어진다. 마스크에 의해 금속 도금층이 형성되지 않은 부분은 절연 패턴(15)이 된다. 1A and 1B, a plan view and a cross-sectional view of the submount 10 in which the conductive pattern 12 is formed are shown. The submount 10 is formed of a substrate made of a non-conductive material such as Si or AlN. The conductive pattern 12 is made of a metal plating layer of a predetermined shape formed by a process such as plating using a mask. The portion where the metal plating layer is not formed by the mask becomes the insulating pattern 15.

도 1의 (a)를 참조하면, 점선으로 표시된 선과 상기 절연 패턴(15)에 의해, 상기 도전성 패턴(12)은 제 1 도전성 패턴(12a)과 제 2 도전성 패턴(12b)으로 한정됨을 알 수 있다. 상기 표시된 점선은 이하 자세히 설명되는 서브마운트(10)의 절단 과정에서 절단이 이루어지는 부분으로, 그 서브마운트(10)가 복수의 단위 서브마운트로 절단된 상태에서 상기 제 1 도전성 패턴(12a)과 상기 제 2 도전성 패턴(12b)은 절연 패턴(15)을 사이에 두고 서로 분리, 절연된다. 상기 도전성 패턴(12)은 예를 들면, Au, Ag, Al 등과 같이 도전성이 좋은 금속 재질로 형성된다.Referring to FIG. 1A, the conductive pattern 12 is limited to the first conductive pattern 12a and the second conductive pattern 12b by the dotted line and the insulating pattern 15. have. The displayed dotted line is a portion where cutting is performed during the cutting of the submount 10, which will be described in detail below. The second conductive patterns 12b are separated and insulated from each other with the insulating pattern 15 interposed therebetween. The conductive pattern 12 is formed of a metal material having good conductivity such as Au, Ag, Al, or the like.

도 2의 (a) 및 (b)는 도전성 패턴(12)이 형성된 서브마운트(10) 상에 복수의 LED 다이(20)들이 실장된 상태를 보여주는 평면도와 단면도이다. 상기 LED 다이(20)들은 서로 교차되는 복수의 점선들에 의해 구획되는 복수의 영역에 각각 실장된다. 앞서 설명한 것과 같이 상기 점선들은 서브마운트(10)의 절단선을 나타낸다. 그리고, 상기 복수의 LED 다이(20)들이 실장되는 서브마운트(10) 상의 각 영역들은 전술한 제 1 도전성 패턴(12a) 상의 영역들임을 도 2의 (a)에 도시된 것으로부터 알 수 있다. 이때, 각각의 LED 다이(20)가 수직형 발광다이오드이면서 도전성 접착제에 의해 상기 제 1 도전성 패턴(12) 상에 부착되는 것이므로, 상기 LED 다이(20)는 바닥면에서 상기 제 1 도전성 패턴(12a)과 통전 가능한 상태가 된다. 2A and 2B are a plan view and a cross-sectional view showing a state in which a plurality of LED dies 20 are mounted on a submount 10 on which a conductive pattern 12 is formed. The LED dies 20 are each mounted in a plurality of regions divided by a plurality of dotted lines crossing each other. As described above, the dotted lines represent the cutting lines of the submount 10. In addition, it can be seen from FIG. 2A that the regions on the submount 10 on which the plurality of LED dies 20 are mounted are regions on the first conductive pattern 12a described above. At this time, since each of the LED die 20 is a vertical light emitting diode and attached to the first conductive pattern 12 by a conductive adhesive, the LED die 20 is the first conductive pattern 12a at the bottom surface ) And the state that can be energized.

도 3의 (a) 및 (b)는 서브마운트(10) 상에 실장된 LED 다이(20)와 제 2 도전 성 패턴(12b) 사이를 전기 배선한 상태를 도시한 평면도와 단면도이다. 상기 전기 배선은 본딩와이어(W1)을 이용하여 상기 LED 다이(20) 상단의 전극과 상기 제 2 도전성 패턴(12b)을 서로 연결하는 것에 의해 이루어진다. 위 전기 배선에 의해, 상기 LED 다이(20)는 제 1 도전성 패턴(12a) 및 제 2 도전성 패턴(12b) 모두에 대해 통전 가능한 상태가 된다. 3A and 3B are a plan view and a cross-sectional view showing a state in which electrical wiring is formed between the LED die 20 and the second conductive pattern 12b mounted on the submount 10. The electrical wiring is formed by connecting the electrode on the upper end of the LED die 20 and the second conductive pattern 12b to each other by using a bonding wire W1. By the above electrical wiring, the LED die 20 is in a state capable of energizing both the first conductive pattern 12a and the second conductive pattern 12b.

아직 서브마운트(10)의 절단이 이루어지지 않았으므로, 제 1 도전성 패턴(12a)과 제 2 도전성 패턴(12b)은 전기적으로 절연되지 않은 상태이지만, 도 3의 점선을 따라 이루어지는 이하 설명될 절단 과정을 통해 상기 제 1 도전성 패턴(12a)과 제 2 도전성 패턴(12b)은 상기 절연 패턴(15)을 사이에 두고 절연된다. 도 3의 (a)는, 상기 전기 배선을 위해, 각 LED 다이(20)에 대하여 두 개의 본딩와이어(W1)가 이용되는 것으로 도시되어 있지만, 각 LED 다이(20)에 대하여 하나의 본딩와이어(W1)만을 이용하여 전기 배선하는 것도 가능하다. Since the submount 10 has not been cut yet, the first conductive pattern 12a and the second conductive pattern 12b are not electrically insulated, but the cutting process to be described below along the dotted lines of FIG. 3. The first conductive pattern 12a and the second conductive pattern 12b are insulated from each other with the insulating pattern 15 interposed therebetween. FIG. 3A shows that two bonding wires W1 are used for each LED die 20 for the electrical wiring, but one bonding wire for each LED die 20 is shown. It is also possible to make electrical wiring using only W1).

상기 LED 다이(20)가 수직형 발광다이오드이므로, 상기 LED 다이(20)와 제 2 도전성 패턴(12b) 사이의 전기 배선에만 본딩와이어(W1)가 이용된다. 하지만, P형 전극과 N형 전극이 상측 방향으로 노출된 발광다이오드를 LED 다이로 이용하는 경우에는, 그 상측 방향으로 노출된 P형 전극 및 N형 전극과 연결되는 본딩와이어들을 이용하여, LED 다이와 상기 제 1 및 제 2 도전성 패턴(12a, 12b) 사이를 전기 배선할 수도 있다.Since the LED die 20 is a vertical light emitting diode, the bonding wire W1 is used only for the electrical wiring between the LED die 20 and the second conductive pattern 12b. However, in the case of using a light emitting diode in which the P-type electrode and the N-type electrode are exposed in the upward direction as the LED die, using the bonding wires connected to the P-type and the N-type electrode exposed in the upper direction, the LED die and Electrical wiring may also be performed between the first and second conductive patterns 12a and 12b.

도 4의 (a) 및 (b)는 복수의 LED 다이(20)가 실장되어 있는 서브마운트(10) 위로 형광체를 코팅하는 과정을 설명하기 위한 도면이다. 도 4의 (a)에 도시된 것 같이, 상기 형광체의 코팅 직전에, 점선들에 의해 구획되는 서브마운트(10) 상의 영역들에 걸치도록 마스크 지그(M)를 올린다. 이때, 마스크 지그(M)는 각 영역의 제 1 도전성 패턴(12a) 및 제 2 도전성 패턴(12b)에 걸쳐 있다. 그 다음, 스프레이 방식 또는 전기영동 방식을 이용하여, 복수의 LED(20)들이 실장된 서브마운트(10) 상에 형광체를 코팅한다. 여기에서, 상기 마스크 지그(M)는 상기 제 1 도전성 패턴(12a)와 상기 제 2 도전성 패턴(12b)을 분리하는 절연패턴(15)과 교차되도록 놓인다.4A and 4B are views for explaining a process of coating a phosphor on a submount 10 having a plurality of LED dies 20 mounted thereon. As shown in Fig. 4A, immediately before coating of the phosphor, the mask jig M is raised to span the areas on the submount 10 defined by the dotted lines. At this time, the mask jig M spans the first conductive pattern 12a and the second conductive pattern 12b in each region. Then, using a spray method or an electrophoresis method, the phosphor is coated on the submount 10 in which the plurality of LEDs 20 are mounted. Here, the mask jig M is placed to cross the insulating pattern 15 that separates the first conductive pattern 12a and the second conductive pattern 12b.

이러한 형광체 코팅 과정에 의해, 도 4의 (b)에 도시된 것과 같은 형광체층(30)이 상기 복수의 LED(20) 상에 형성된다. 이때, 서브마운트(10) 상에도 형광체의 코팅이 이루어지지만, 상기 마스크 지그(M)에 의해 가려진 제 1 및 제 2 도전성 패턴(12a, 12b)의 일부를 포함하는 영역은 형광체층의 형성이 제외된다. 그리고, 형광체층의 형성이 제외된 영역은 도 5에 도시된 것과 같이 도전성 패턴이 노출되며, 그 도전성 패턴이 노출된 영역들은 상기 제 1 및 및 제 2 도전성 패턴(12a, 12b)들 각각의 접점영역(120; 도 5 내지 도 8 참조)이 된다.By the phosphor coating process, a phosphor layer 30 as shown in FIG. 4B is formed on the plurality of LEDs 20. In this case, the phosphor is coated on the submount 10, but the region including a part of the first and second conductive patterns 12a and 12b covered by the mask jig M is excluded from the formation of the phosphor layer. do. In addition, as shown in FIG. 5, a region where the formation of the phosphor layer is excluded is exposed with a conductive pattern, and regions where the conductive pattern is exposed are contacts of each of the first and second conductive patterns 12a and 12b. Region 120 (see FIGS. 5-8).

도 5는 점선, 즉 절단선을 따라, 상기 LED 다이(20) 각각이 포함되도록 상기 서브마운트(10)를 절단하는 과정을 도시한다. 도 5에서, 도트 해치(dot hatch)로 표시된 영역은 형광체가 코팅된 영역을 나타낸다. 도 5를 참조하면, 복수의 LED 다이(20)가 실장된 하나의 큰 서브마운트(10)로부터 하나의 개별 LED 다이(20)가 실장된 서브마운트가 절단되어 단위 발광칩(100)이 형성된다. 본 명세서에서, 용어 "발광칩"은 절단된 서브마운트 상에 LED 다이(20)가 실장된 구조의 칩이라 정의한 다.5 shows a process of cutting the submount 10 so that each of the LED dies 20 is included along a dotted line, i. In FIG. 5, the area marked with a dot hatch represents the area coated with the phosphor. Referring to FIG. 5, a unit light emitting chip 100 is formed by cutting a submount in which one individual LED die 20 is mounted from one large submount 10 in which a plurality of LED dies 20 are mounted. . In the present specification, the term "light emitting chip" is defined as a chip having a structure in which the LED die 20 is mounted on the cut submount.

도 5에 도시된 것과 같이, 상기 발광칩(100)은 서브마운트의 제 1 도전성 패턴(12a)에 실장된 하나의 LED 다이(20)를 포함하며, 그 LED 다이(20)는 제 2 도전성 패턴(12b)과 본딩와이어(W1)에 의해 연결되어 있다. 그리고, 상기 발광칩(100)은 전술한 형광체 코팅 과정에서 마스크 지그(M; 도 4 참조)에 가려졌던 부분을 제외하면 모두 도트 해치로 표시된 형광체로 코팅되어 있다. 그리고, 마스크 지그(M)에 의해 형광체가 코팅되지 않은 영역은 제 1 및 제 2 도전성 패턴 각각의 부분적인 노출을 허용하는 접점영역(120a, 120b)이 된다.As shown in FIG. 5, the light emitting chip 100 includes one LED die 20 mounted on a first conductive pattern 12a of a submount, and the LED die 20 includes a second conductive pattern. It is connected by 12b and the bonding wire W1. The light emitting chip 100 is coated with a phosphor denoted by a dot hatch except for the portion covered by the mask jig M (see FIG. 4) in the phosphor coating process described above. The region where the phosphor is not coated by the mask jig M becomes the contact regions 120a and 120b allowing partial exposure of each of the first and second conductive patterns.

본 발명의 바람직한 실시예에 따라, 상기 마스크 지그(M)에 의해 가려졌던 부분은, 형광체가 코팅되지 않은 채 서로 인접하는 제 1 도전성 패턴과 제 2 도전성 패턴 각각의 접점영역(120a, 120b)이 되되, 상기 제 1 도전성 패턴(12a)에는 LED 다이(20)가 실장되고, 상기 LED 다이(20)는 제 2 도전성 패턴(12b)의 접점영역(120b)에 전기 배선(특히, 본딩와이어)에 의해 연결된다. 더 나아가, 상기 마스크 지그(M)가 서로 이웃하는 LED 다이(20, 20)들 사이를 통과하는 경우, 서로 이웃하는 LED 다이(20, 20)들 중 하나의 LED 다이(20)와 전기적으로 연결되는 제 1 및 제 2 도전성 패턴(12a, 12b)의 접점영역(120a, 120b)과 나머지 LED 다이(20)와 전기적으로 연결되는 제 1 및 제 2 도전성 패턴(12a, 12b)의 접점영역(120a, 120b)이 서로 공용으로 형성될 수 있으며, 이는 첨부된 도면으로부터 명확히 이해될 수 있을 것이다.According to a preferred embodiment of the present invention, the portion covered by the mask jig (M), the contact region (120a, 120b) of each of the first conductive pattern and the second conductive pattern adjacent to each other without the phosphor is coated The LED die 20 is mounted on the first conductive pattern 12a, and the LED die 20 is connected to an electrical wiring (particularly, a bonding wire) in the contact region 120b of the second conductive pattern 12b. Is connected by. Furthermore, when the mask jig M passes between neighboring LED dies 20 and 20, the mask jig M is electrically connected to one LED die 20 of one of the neighboring LED dies 20 and 20. The contact regions 120a and 120b of the first and second conductive patterns 12a and 12b to be contacted and the contact regions 120a of the first and second conductive patterns 12a and 12b to be electrically connected to the remaining LED dies 20. , 120b) may be formed in common with each other, which will be clearly understood from the accompanying drawings.

도 6에는 전술한 절단 공정에 의해 절단되어 형성된 발광칩(100)의 단면 구 조가 잘 도시되어 있다. 도 6을 참조하면, 상기 발광칩(100)은, 도전성 패턴(12), 즉, 제 1 및 제 2 도전성 패턴(12a, 12b)이 형성된 서브마운트(10)와, 제 1 도전성 패턴(12a)에 실장되고 본딩와이어(W1)에 의해 제 2 도전성 패턴(12b)에 연결된 LED 다이(20)와, 상기 LED 다이(20)와 상기 서브마운트(10)의 일부에 균일하게 형성된 형광체층(30)을 포함한다. 그리고, 상기 형광체 코팅 과정에서 제외된 상기 서브마운트의 도전성 패턴(12) 일부 영역은 접점영역(120)으로 남는다. 상기 접점영역(120)은 제 1 및 제 2 도전성 패턴(12a, 12b) 각각의 일부인 제 1 및 제 2 접점영역(120a, 120b)으로 이루어지며, 이는 도 5 및 도 8에 잘 도시되어 있다.6 illustrates a cross-sectional structure of the light emitting chip 100 formed by the cutting process described above. Referring to FIG. 6, the light emitting chip 100 may include a submount 10 having conductive patterns 12, that is, first and second conductive patterns 12a and 12b, and a first conductive pattern 12a. An LED die 20 mounted on and connected to the second conductive pattern 12b by a bonding wire W1 and a phosphor layer 30 uniformly formed on a portion of the LED die 20 and the submount 10. It includes. In addition, a portion of the conductive pattern 12 of the submount excluded from the phosphor coating process remains as the contact region 120. The contact region 120 is composed of first and second contact regions 120a and 120b which are part of each of the first and second conductive patterns 12a and 12b, which are illustrated in FIGS. 5 and 8.

상기 발광칩(100)은 전기 단자들에 연결됨으로써 그 전기 단자들을 통해 인가되는 전력에 의해 발광 동작되는 하나의 발광장치를 구성한다. 본 실시예에서, 상기 전기 단자들은 패키지 몸체에 의해 지지되는 제 1 및 제 2 리드프레임(222, 224)이며, 이는 도 7 및 도 8에 잘 도시되어 있다.The light emitting chip 100 is connected to electrical terminals to constitute a light emitting device that emits light by electric power applied through the electrical terminals. In this embodiment, the electrical terminals are the first and second leadframes 222, 224 supported by the package body, as shown in FIGS. 7 and 8.

도 7은 발광칩(100)을 포함하는 패키지 구조의 발광장치를 도시한 단면도이고, 도 8은 도 7에 도시된 발광장치의 주요부분을 확대하여 도시한 정면도이다.FIG. 7 is a cross-sectional view illustrating a light emitting device having a package structure including the light emitting chip 100, and FIG. 8 is an enlarged front view of a main part of the light emitting device shown in FIG. 7.

도 7을 참조하면, 상기 발광칩(100)은 방열 슬러그(210)에 실장된 채 도전성 패턴(12)의 일부인 접접영역(120)이 전기 단자들인 제 1 및 제 2 리드프레임(222, 224)에 각각 연결된다. 그리고, 상기 제 1 및 제 2 리드프레임(222, 224)은 수지 또는 세라믹으로 형성된 패키지 몸체(200)에 의해 지지되고, 상기 패키지 몸체(200)에는 상기 발광칩(100)을 노출시키는 개구부가 형성되며, 그 개구부 내에는 상기 발광칩(100)을 보호하는 광투과성의 봉지부재(240)가 형성된다.Referring to FIG. 7, the light emitting chip 100 includes first and second lead frames 222 and 224 in which the contact region 120, which is a part of the conductive pattern 12, is mounted on the heat dissipation slug 210, and the electrical terminals are electrical terminals. Are each connected to. The first and second lead frames 222 and 224 are supported by a package body 200 formed of resin or ceramic, and an opening for exposing the light emitting chip 100 is formed in the package body 200. The light-transmitting sealing member 240 is formed in the opening to protect the light emitting chip 100.

도 8을 참조하면, 상기 접점영역(120)이 제 1 및 제 2 도전성 패턴(12a, 12b)의 각각의 일부인 제 1 및 제 2 접점영역(120a, 120b)로 구성되며, 그 제 1 및 제 2 접점영역(120a, 120b)은 본딩와이어(W2, W2)에 의해 제 1 및 제 2 리드프레임(222, 224)에 각각 연결된다. Referring to FIG. 8, the contact region 120 is composed of first and second contact regions 120a and 120b which are each part of the first and second conductive patterns 12a and 12b, respectively. The two contact regions 120a and 120b are connected to the first and second lead frames 222 and 224 by bonding wires W2 and W2, respectively.

본 발명은, 도전성 패턴(12)이 형성된 서브마운트(10) 상에 LED 다이(20)를 실장하고 그 LED 다이(20)와 도전성 패턴(12) 사이를 전기 배선한 다음에, 그 서브마운트(10)의 일부를 접점영역(120)으로 남기고서 형광체를 형성하는데 그 주된 특징이 있으며, 따라서, 위 특징을 제외한 나머지 사항들은 다양한 방식으로 변형되어 실시될 수 있다. 또한, 상기 접점영역(120)과 연결되는 전기 단자가 반드시 도 7 및 도 8에 도시된 것과 같은 리드프레임의 구조일 필요는 없다.The present invention mounts the LED die 20 on the submount 10 on which the conductive pattern 12 is formed, and electrically wires the LED die 20 and the conductive pattern 12, and then the submount ( The main feature is to form a phosphor while leaving a part of 10) as the contact region 120, and thus, the other matters except for the above features may be modified in various ways. In addition, the electrical terminal connected to the contact area 120 does not necessarily have to have a lead frame structure as shown in FIGS. 7 and 8.

본 발명에 의하면, LED 다이가 실장된 서브마운트를 이용하는 발광장치의 제조에 있어서, 그 서브마운트 상에서 전기 배선될 부분을 남긴 채 LED 다이에 균일한 형광체층을 형성할 수 있으며, 그 형광체층 형성과정에서의 형광체 손실을 크게 줄여주는 효과가 있다.  According to the present invention, in the manufacture of a light emitting device using a submount on which an LED die is mounted, a uniform phosphor layer can be formed on the LED die while leaving portions to be electrically wired on the submount, and the phosphor layer forming process It has the effect of greatly reducing the phosphor loss in.

Claims (10)

도전성 패턴이 형성된 서브마운트 상에 LED 다이를 실장하는 단계와;Mounting an LED die on the submount on which the conductive pattern is formed; 상기 LED 다이와 상기 서브마운트 상의 도전성 패턴 사이를 전기 배선하는 단계와;Electrical wiring between the LED die and a conductive pattern on the submount; 상기 도전성 패턴의 일부 영역을 제외한 상기 서브마운트 및 그 위의 LED 다이 상에 형광체를 코팅하는 단계와;Coating a phosphor on the submount and the LED die thereon except for a portion of the conductive pattern; 상기 형광체를 코팅하는 단계에서 제외된 상기 도전성 패턴의 일부 영역과 상기 서브마운트 외측의 전기 단자 사이를 전기 배선하는 단계를;Electrically wiring between a portion of the conductive pattern excluded from coating the phosphor and an electrical terminal outside the submount; 포함하는 발광장치 제조방법.Light emitting device manufacturing method comprising. 청구항 1에 있어서, 상기 LED 다이를 실장하는 단계에서 복수의 LED 다이가 상기 서브마운트 상에 실장되며, 상기 전기 배선하는 단계에서 복수의 LED 다이 각각은 상응하는 도전성 패턴들과 본딩와이어로 연결되는 것을 특징으로 하는 발광장치 제조방법.The method of claim 1, wherein in the mounting of the LED die, a plurality of LED dies are mounted on the submount, and in the electrical wiring, each of the plurality of LED dies is connected with corresponding conductive patterns and bonding wires. Light emitting device manufacturing method characterized in that. 청구항 2에 있어서, 상기 형광체를 코팅하는 단계 후에, 상기 LED 다이 각각이 포함되도록 상기 서브마운트를 절단하는 단계를 더 포함하되, 상기 절단하는 단계에 의해 복수의 발광칩이 형성되고, 상기 복수의 발광칩 각각에는 상기 전기 단자와 전기 배선되는 상기 도전성 패턴의 일부 영역이 위치하는 것을 특징으로 하는 발광장치 제조방법.3. The method of claim 2, further comprising: cutting the submount to include each of the LED dies after coating the phosphor, wherein a plurality of light emitting chips are formed by the cutting; And a partial region of the conductive pattern electrically connected to the electrical terminal is disposed on each chip. 청구항 1에 있어서, 상기 도전성 패턴은 절연 패턴에 의해 분리된 서로 다른 극성의 제 1 및 제 2 도전성 패턴을 포함하고, 상기 형광체를 코팅하는 단계는, 상기 제 1 및 제 2 도전성 패턴의 일부 영역을 마스크 지그로 가린 상태에서, 상기 LED 다이가 실장된 상기 서브마운트 상에 형광체를 코팅하여 이루어지는 것을 특징으로 하는 발광장치 제조방법.The method of claim 1, wherein the conductive pattern includes first and second conductive patterns having different polarities separated by an insulating pattern, and the coating of the phosphor may include partial regions of the first and second conductive patterns. A method of manufacturing a light emitting device, characterized in that the phosphor is coated on the submount on which the LED die is mounted in a state covered by a mask jig. 청구항 4에 있어서, 상기 마스크 지그는 서브마운트 상에서 서로 이웃해 있는 LED 다이들 사이를 통과하도록 놓이는 것을 특징으로 하는 발광장치 제조방법.The method of claim 4, wherein the mask jig is placed to pass between LED dies adjacent to each other on a submount. 청구항 4에 있어서, 상기 형광체를 코팅하는 단계는 스프레이 방식 또는 전기영동 방식에 의해 이루어지는 것을 특징으로 하는 발광장치 제조방법. The method of claim 4, wherein the coating of the phosphor is performed by spray or electrophoresis. 청구항 1에 있어서, 상기 도전성 패턴이 형성된 서브마운트는 절연기판 상에 절연 패턴을 남기고 금속도금을 하여 형성되는 것을 특징으로 하는 발광장치 제조방법.The method of claim 1, wherein the submount on which the conductive pattern is formed is formed by metal plating leaving an insulating pattern on an insulating substrate. 청구항 1에 있어서, 상기 도전성 패턴은 절연 패턴에 의해 분리된 서로 다른 극성의 제 1 및 제 2 도전성 패턴을 포함하며, 상기 LED 다이는 상기 제 1 도전성 패턴에 부착되고 상기 제 2 도전성 패턴과 본딩와이어로 연결되는 수직형 발광다이오드인 것을 특징으로 하는 발광장치 제조방법.The method of claim 1, wherein the conductive pattern includes first and second conductive patterns having different polarities separated by an insulating pattern, and the LED die is attached to the first conductive pattern and is bonded to the second conductive pattern. Light emitting device manufacturing method characterized in that the vertical light emitting diode connected to. 도전성 패턴이 형성된 서브마운트와;A submount on which a conductive pattern is formed; 상기 서브마운트 상에 실장되며, 상기 서브마운트 상의 도전성 패턴과 전기적으로 연결되는 LED 다이와;An LED die mounted on the submount and electrically connected to a conductive pattern on the submount; 상기 서브마운트와 상기 LED 다이 상에 형광체를 코팅하여 형성된 형광체층과;A phosphor layer formed by coating a phosphor on the submount and the LED die; 상기 코팅 과정에서 제외되어 상기 서브마운트 상의 도전성 패턴 일부가 노출되어 이루어진 접점영역과;A contact region formed by exposing the conductive pattern on the submount by being excluded from the coating process; 상기 서브마운트 외측에 마련되며, 전기 배선에 의해 상기 접점영역과 연결되는 전기 단자를;An electrical terminal provided outside the submount and connected to the contact area by electrical wiring; 포함하는 발광장치.Light emitting device comprising. 청구항 9에 있어서, 상기 전기 단자는 패키지 몸체에 의해 지지되는 LED 패키지의 리드프레임인 것을 특징으로 하는 발광장치.10. The light emitting device of claim 9, wherein the electrical terminal is a lead frame of an LED package supported by a package body.
KR1020070044552A 2007-05-08 2007-05-08 Light emitting device with submount and method for fabricating the same KR101346341B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070044552A KR101346341B1 (en) 2007-05-08 2007-05-08 Light emitting device with submount and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044552A KR101346341B1 (en) 2007-05-08 2007-05-08 Light emitting device with submount and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20080099004A true KR20080099004A (en) 2008-11-12
KR101346341B1 KR101346341B1 (en) 2013-12-31

Family

ID=40286217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044552A KR101346341B1 (en) 2007-05-08 2007-05-08 Light emitting device with submount and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101346341B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208822A (en) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp Semiconductor light-emitting device
JP4039552B2 (en) 2002-03-01 2008-01-30 シチズン電子株式会社 Manufacturing method of surface mount type light emitting diode
KR20050034936A (en) * 2003-10-10 2005-04-15 삼성전기주식회사 Wavelength - converted light emitting diode package using phosphor and manufacturing method

Also Published As

Publication number Publication date
KR101346341B1 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
KR101311635B1 (en) Surface mount light emitting chip package
US6060729A (en) Light-emitting device
US20040095782A1 (en) Light emitting device
JP2009081193A (en) Light emitting module and its manufacturing method
JP2009081196A (en) Light emitting module, and manufacturing method thereof
TWI505519B (en) Light-emitting diode light bar and the method for manufacturing the same
KR101986855B1 (en) Circuit for a light emitting component and method of manufacturing the same
JP2013239644A (en) Semiconductor light emitting device
US20090242927A1 (en) Semiconductor light emitting module and method for manufacturing the same
US20130062656A1 (en) Thermally enhanced optical package
KR101051488B1 (en) Method for manufacturing light emitting diode unit, and light emitting diode unit manufactured by this method
KR101775428B1 (en) Light emitting device package and method of manufacturing the same
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
KR100937136B1 (en) A light-emitting diode module with a lead frame comprising packages
JP2009081194A (en) Light emitting module and its manufacturing method
JP5039474B2 (en) Light emitting module and manufacturing method thereof
US10608146B2 (en) Production of radiation-emitting components
JP2001352100A (en) Semiconductor light-emitting element
KR101363980B1 (en) Optical module and manufacturing method thereof
KR20110035190A (en) Light emitting apparatus
KR101346341B1 (en) Light emitting device with submount and method for fabricating the same
KR101778140B1 (en) Semiconductor light emitting device and method of the same
KR20150042954A (en) Side-view light emitting device and method of making the same
US20120106171A1 (en) Led package structure
KR200342680Y1 (en) Lead Frame Structure of Surface Mounting Type Lighting Diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 6