KR20080098268A - 공진형 액티브 발룬 - Google Patents

공진형 액티브 발룬 Download PDF

Info

Publication number
KR20080098268A
KR20080098268A KR1020070043739A KR20070043739A KR20080098268A KR 20080098268 A KR20080098268 A KR 20080098268A KR 1020070043739 A KR1020070043739 A KR 1020070043739A KR 20070043739 A KR20070043739 A KR 20070043739A KR 20080098268 A KR20080098268 A KR 20080098268A
Authority
KR
South Korea
Prior art keywords
differential
mos transistor
common
signal
signal output
Prior art date
Application number
KR1020070043739A
Other languages
English (en)
Other versions
KR100867549B1 (ko
Inventor
김상희
홍성철
이동호
이이
김기중
배효근
김윤석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070043739A priority Critical patent/KR100867549B1/ko
Priority to US11/970,192 priority patent/US7642858B2/en
Publication of KR20080098268A publication Critical patent/KR20080098268A/ko
Application granted granted Critical
Publication of KR100867549B1 publication Critical patent/KR100867549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45301—Indexing scheme relating to differential amplifiers there are multiple cascaded folded or not folded common gate stages of a cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45304—Indexing scheme relating to differential amplifiers the common gate stage of a BIFET cascode dif amp being implemented fully by FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은, 단일 입력(single-ended input)을 받아 차동 출력(differential output)을 생성하는 능동형 발룬에서, 차동 신호의 언밸런스(unbalance)를 대폭 줄일 수 있는 공진형 액티브 발룬에 관한 것으로,
본 발명에 따른 공진형 액티브 발룬은, 입력단(IN)을 통한 단일신호를 차동신호로 변환하는 공진부(100); 및 상기 공진부(100)의 차동신호단과 제1 및 제2 신호 출력단(OUT1,OUT2) 사이에서 교차 결합 구조로 형성되어, 상기 공진부(100)로부터의 차동신호를 증폭함과 동시에 언밸런스를 줄여서 상기 제1 및 제2 신호 출력단(OUT1,OUT2)을 통해 차동신호를 출력하는 차동 스위칭부(200)를 포함한다.
공진, 액티브, 능동, 발룬, 단일신호, 언밸런스, 차동신호, 밸런스신호

Description

공진형 액티브 발룬{RESONANCE ACTIVE BALUN}
도 1은 종래 액티브 발룬의 회로도.
도 2는 본 발명에 따른 공진형 액티브 발룬의 구성도,
도 3은 본 발명에 따른 공진형 액티브 발룬의 제1 실시예 도면.
도 4는 도 3의 공진형 액티브 발룬의 제1 변형예 도면.
도 5는 도 3의 공진형 액티브 발룬의 제2 변형예 도면.
도 6은 본 발명에 따른 공진형 액티브 발룬의 제2 실시예 도면.
도 7은 도 6의 공진형 액티브 발룬의 제1 변형예 도면.
도 8은 주파수 변화에 따른 차동출력간의 위상차와 크기차를 보이는 그래프.
도 9는 1.3GHz 주파수의 입력신호 변화에 대한 차동출력간의 위상차와 크기차를 보이는 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 공진부 110 : 제1 공진 소자
120 : 제2 공진 소자 130 : 제3 공진 소자
200 : 차동 스위칭부 300 : 임피던스 회로부
400 : 차동 증폭부 410 : 차동 증폭부
IN : 입력단 OUT1,OUT1 : 제1 및 제2 신호 출력단
M10 : 제1 MOS 트랜지스터 M20 : 제2 MOS 트랜지스터
BT10 : 제1 바이폴라 트랜지스터 BT20 : 제2 바이폴라 트랜지스터
CM10 : 제1 공통 MOS 트랜지스터 CM20 : 제2 공통 MOS 트랜지스터
CBT10 : 제1 공통 바이폴라 트랜지스터
CBT20 : 제2 공통 바이폴라 트랜지스터
본 발명은 고주파 회로에 적용되는 공진형 액티브 발룬에 관한 것으로, 특히 단일 입력(single-ended input)을 받아 차동 출력(differential output)을 생성하는 능동형 발룬에서, 차동 신호의 언밸런스(unbalance)를 대폭 줄일 수 있는 공진형 액티브 발룬에 관한 것이다.
일반적으로, 발룬(balun)은 밸런스(balance)-언밸런스(unbalance)의 준말로서, 밸런스 신호(또는 차동 신호)를 언밸런스 신호(또는 단일 신호)로 변환하거나 그 반대의 변환기능을 수행하는 부품이다. 이러한 발룬은 사용되는 소자가 액티브 소자 여부에 따라 액티브 발룬(능동형 발룬)과 패시브 발룬(수동형)으로 나눌 수 있다.
먼저, 종래 수동형 발룬은 일반적으로 변압기(Transformer)를 이용하며, 변압기의 1차측에 단일 입력 신호를 가하면 자기결합에 의해 유도된 전류가 2차측에 흐르게 되며, 이때 2차측의 양단에 차동신호가 나오는 것을 이용하는 것이다.
그런데, 수동형 발룬은 입력 신호의 크기와 무관하게 동작하며, 차동 신호의 위상과 크기차가 능동형 발룬과 비교해 작고, 넓은 동작 대역을 갖으나, 수동형이기 때문에 손실이 존재하고, 집적회로상에서 구현시에는 그 크기가 다른 회로에 비해 상당히 크기 때문에 실제 사용시에 쉽게 적용할 수 없는 부품이다.
다음, 종래 액티브 발룬중의 하나를 도 1을 참조하여 설명한다.
도 1에 도시된 액티브 발룬은, 입력신호를 증폭하는 차동증폭기(10)와, 상기 차동증폭기(10)에 부하를 제공하는 부하부(20)를 포함한다.
상기 차동 증폭기(10)는 병렬로 연결된 제1 및 제2 트랜지스터(M1,M2)를 포함하고, 상기 제2 트랜지스터(M2)의 게이트는 커패시터(C1)를 통해 AC 접지되고, 상기 제1 트랜지스터(M1)의 게이트에는 단일 신호가 입력된다.
이때, 상기 차동증폭기(10)의 양쪽 출력단(OUT1,OUT2)을 통해 증폭된 차동 신호를 출력하는 구조로 이루어져 있다.
상기 부하부(20)는 상기 차동증폭기(10)의 이득을 높이기 위해 고임피던스의 저항(21,22)을 포함한다.
이와 같이 도 1에 도시된 종래 액티브 발룬은, 비대칭 구조이기 때문에 차동 출력의 위상 및 크기에 에러가 크게 존재하는 문제점이 있고, 입력 신호가 커질수록 입력 신호를 입력받는 제1 트랜지스터(M1)가 먼저 포화(saturation)되고, 제2 트랜지스터(M2)에도 포화된 제1 트랜지스터(M1)의 누출신호가 그대로 들어가서 양쪽에서 동위상 신호가 나타나게 되어 양쪽 트랜지스터(M1,M2)의 위상차와 크기 에러가 점점 커지게 되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은, 단일 입력(single-ended input)을 받아 차동 출력(differential output)을 생성하는 능동형 발룬에서, 차동 신호의 언밸런스(unbalance)를 대폭 줄일 수 있는 공진형 액티브 발룬을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명에 따른 공진형 액티브 발룬은, 입력단을 통한 단일신호를 차동신호로 변환하는 공진부; 및 상기 공진부의 차동신호단과 제1 및 제2 신호 출력단 사이에서 교차 결합 구조로 형성되어, 상기 공진부로부터의 차동신호를 증폭함과 동시에 언밸런스를 줄여서 상기 제1 및 제2 신호 출력단을 통해 차동신호를 출력하는 차동 스위칭부를 포함하는 것을 특징으로 한다.
상기 공진형 액티브 발룬은, 전원단에서 상기 신호 출력단 사이에 연결되어, 상기 차동 스위칭부에 고 임피던스를 제공하여, 상기 차동 스위칭부의 증폭율을 높이는 임피던스 회로부를 더 포함하는 것을 특징으로 한다.
상기 임피던스 회로부는, 고임피던스를 갖는 전류원으로 이루어진 것을 특징으로 한다.
상기 임피던스 회로부는, 높은 저항값을 갖는 저항 회로부로 이루어진 것을 특징으로 한다.
상기 공진부는, 상기 입력단에 연결된 일단을 갖는 제1 공진 소자; 상기 제1 공진 소자의 일단과 접지 사이에 연결된 제2 공진 소자; 및 상기 제1 공진 소자의 타단과 접지 사이에 연결되어, 상기 제1 및 제2 공진소자와 함께 기설정된 주파수에서 공진점을 형성하는 제3 공진 소자를 포함하는 것을 특징으로 한다.
상기 제1 공진 소자는 커패시터로 이루어지고, 상기 제2 및 제3 공진 소자는 인덕터로 이루어진 것을 특징으로 한다.
먼저, 본 발명의 공진형 액티브 발룬의 제1 실시예에서, 상기 차동 스위칭부는, 상기 제1 공진 소자의 일단과 상기 제1 신호출력단 사이에 연결된 제1 MOS 트랜지스터; 및 상기 제1 공진 소자의 타단과 상기 제2 신호출력단 사이에 연결되고, 상기 제1 MOS 트랜지스터와 게이트-드레인 교차 결합을 형성하는 제2 MOS 트랜지스터를 포함하는 것을 특징으로 한다.
이때, 상기 공진형 액티브 발룬은, 상기 차동 스위칭부와 상기 제1 및 제2 신호출력단 사이에, 차동 모드 신호를 증폭하고, 공통 모드 신호를 제거하는 공통 게이트 결합 구조의 차동 증폭부를 포함할 수 있으며, 구체적으로는, 상기 차동 증폭부는, 상기 제1 MOS 트랜지스터와 상기 제1 신호 출력단 사이에 연결된 제1 공통 MOS 트랜지스터; 상기 제2 MOS 트랜지스터와 상기 제2 신호 출력단 사이에 연결되고, 상기 제1 공통 MOS 트랜지스터와 공통 게이트 결합을 형성하는 제2 공통 MOS 트랜지스터를 포함할 수 있다.
또한, 상기 제1 MOS 트랜지스터는, 상기 제2 MOS 트랜지스터의 소오스에 연결된 바디를 포함하고, 상기 제2 MOS 트랜지스터는, 상기 제1 MOS 트랜지스터의 소오스에 연결된 바디를 포함하는 것을 특징으로 한다.
게다가, 상기 제1 공통 MOS 트랜지스터는, 상기 제2 공통 MOS 트랜지스터의 소오스에 연결된 바디를 포함하고, 상기 제2 공통 MOS 트랜지스터는, 상기 제1 공통 MOS 트랜지스터의 소오스에 연결된 바디를 포함하는 것을 특징으로 한다.
다음, 본 발명의 공진형 액티브 발룬의 제2 실시예에서, 상기 차동 스위칭부는, 상기 제1 공진 소자의 일단과 상기 제1 신호출력단 사이에 연결된 제1 바이폴라 트랜지스터; 및 상기 제1 공진 소자의 타단과 상기 제2 신호출력단 사이에 연결되고, 상기 제1 바이폴라 트랜지스터와 베이스-컬렉터 교차 결합을 형성하는 제2 바이폴라 트랜지스터를 포함하는 것을 특징으로 한다.
상기 공진형 액티브 발룬은, 상기 차동 스위칭부와 상기 제1 및 제2 신호출 력단 사이에, 차동 모드 신호를 증폭하고, 공통 모드 신호를 제거하는 공통 베이스 결합 구조의 차동 증폭부를 포함할 수 있다.
상기 차동 증폭부는, 상기 제1 바이폴라 트랜지스터와 상기 제1 신호 출력단 사이에 연결된 제1 공통 바이폴라 트랜지스터; 상기 제2 바이폴라 트랜지스터와 상기 제2 신호 출력단 사이에 연결되고, 상기 제1 공통 바이폴라 트랜지스터와 공통 게이트 결합을 형성하는 제2 공통 바이폴라 트랜지스터를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 설명되는 실시예에 한정되지 않으며, 본 발명의 실시예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 2는 본 발명에 따른 공진형 액티브 발룬의 구성도이다.
도 2를 참조하면, 본 발명에 따른 공진형 액티브 발룬은, 입력단(IN)을 통한 단일신호(Sin)를 차동신호로 변환하는 공진부(100)와, 상기 공진부(100)의 차동신호단과 제1 및 제2 신호 출력단(OUT1,OUT2) 사이에서 교차 결합 구조로 형성되어, 상기 공진부(100)로부터의 차동신호를 증폭함과 동시에 언밸런스를 줄여서 상기 제1 및 제2 신호 출력단(OUT1,OUT2)을 통해 차동신호(Sout1,Sout2)를 출력하는 차동 스위칭부(200)를 포함한다.
상기 공진형 액티브 발룬은, 전원(VDD)단에서 상기 신호 출력단(OUT1,OUT2) 사이에 연결되어, 상기 차동 스위칭부(200)에 고 임피던스를 제공하여, 상기 차동 스위칭부(200)의 증폭율을 높이는 임피던스 회로부(300)를 포함할 수 있다.
상기 임피던스 회로부(300)는, 고임피던스를 갖는 전류원 또는 높은 저항값을 갖는 저항 회로부로 이루어질 수 있다.
상기 공진부(100)는, 상기 입력단(IN)에 연결된 일단을 갖는 제1 공진 소자(110)와, 상기 제1 공진 소자(110)의 일단과 접지 사이에 연결된 제2 공진 소자(120)와, 상기 제1 공진 소자(110)의 타단과 접지 사이에 연결되어, 상기 제1 및 제2 공진소자(110,120)와 함께 기설정된 주파수에서 공진점을 형성하는 제3 공진 소자(130)를 포함한다.
이때, 일예로, 상기 제1 공진 소자(110)는 커패시터로 이루어질 수 있고, 상기 제2 및 제3 공진 소자(120,130)는 인덕터로 이루어질 수 있다.
이와 달리, 상기 제1 공진소자(110)가 인덕터로 이루어지는 경우에는, 상기 제2 및 제2 공진소자는 커패시터로 이루어질 수 있으며, 이때 상기 제2 및 제3 공진소자(120,130)에 병렬로 직류 바이어스 소자가 연결될 수 있다.
이때, 상기 제1 및 제2 공진소자(110,120)간의 제1 접속노드(N1)에서의 신호와, 상기 제1 및 제3 공진소자(110,130)간의 제2 접속노드(N2)에서의 신호는, 상기 공진부(110)의 공진주파수와 동일한 주파수를 갖고, 서로 다른 위상을 갖는 차동신 호이다.
도 3은 본 발명에 따른 공진형 액티브 발룬의 제1 실시예 도면이다.
도 3에 도시된 공진형 액티브 발룬은, 본 발명에 따른 공진형 액티브 발룬의 제1 실시예로서, 도 2의 공진형 액티브 발룬의 차동 스위칭부(200)에 대한 구체적인 구현예를 보이고 있다.
도 3에서, 상기 차동 스위칭부(200)는, 상기 제1 공진 소자(110)의 일단과 상기 제1 신호출력단(OUT1) 사이에 연결된 제1 MOS 트랜지스터(M10)와, 상기 제1 공진 소자(110)의 타단과 상기 제2 신호출력단(OUT1) 사이에 연결되고, 상기 제1 MOS 트랜지스터(M10)와 게이트-드레인 교차 결합을 형성하는 제2 MOS 트랜지스터(M20)를 포함한다.
도 4는 도 3의 공진형 액티브 발룬의 제1 변형예 도면이다.
도 4에 도시된 공진형 액티브 발룬은, 도 3의 공진형 액티브 발룬의 변형예로서, 도 3의 공진형 액티브 발룬에 차동 증폭부(400)를 더 포함한다.
도 4에서, 상기 차동 증폭부(400)는, 상기 차동 스위칭부(200)와 상기 제1 및 제2 신호출력단(OUT1,OUT2) 사이에, 차동 모드 신호를 증폭하고, 공통 모드 신호를 제거하는 공통 게이트 결합 구조로 이루어진다.
이때, 상기 차동 증폭부(400)는, 상기 제1 MOS 트랜지스터(M10)와 상기 제1 신호 출력단(OUT1) 사이에 연결된 제1 공통 MOS 트랜지스터(CM10)와, 상기 제2 MOS 트랜지스터(M20)와 상기 제2 신호 출력단(OUT2) 사이에 연결되고, 상기 제1 공통 MOS 트랜지스터(CM10)와 공통 게이트 결합을 형성하는 제2 공통 MOS 트랜지스터(CM20)를 포함할 수 있다.
이와같은 상기 차동 증폭부(400)는, 2개의 제1 및 제2 공통 MOS 트랜지스터(CM10,CM20)를 하나의 차동 증폭기로 하면, 서로 캐스케이드로 연결된 복수의 차동 증폭기(400-1~400-n)를 포함할 수 있다. 여기서, 상기 복수의 차동 증폭기(400-1~400-n)는, 공통 게이트에 바이어스 전압으로써 각 게이트 전압(VG1~VGn)이 공급된다.
이러한 상기 차동 증폭부(400)는 언밸런스 에러를 줄여 주고 이득을 키워 주는 역할을 하게 된다.
도 5는 도 3의 공진형 액티브 발룬의 제2 변형예 도면이다.
도 5에 도시된 공진형 액티브 발룬은, 도 3의 공진형 액티브 발룬의 차동 스위칭부(200)와 차동 증폭부(400)에 포함된 각 MOS 트랜지스터에 대한 바디효과를 얻기 위한 구조이다.
도 5의 차동 스위칭부(200)에서, 상기 제1 MOS 트랜지스터(M10)는, 상기 제2 MOS 트랜지스터(M20)의 소오스에 연결된 바디를 포함하고, 상기 제2 MOS 트랜지스터(M20)는, 상기 제1 MOS 트랜지스터(M10)의 소오스에 연결된 바디를 포함한다.
또한, 상기 차동 증폭부(400)는, 상기 제1 공통 MOS 트랜지스터(CM10)는 상기 제2 공통 MOS 트랜지스터(CM20)의 소오스에 연결된 바디를 포함하고, 상기 제2 공통 MOS 트랜지스터(CM20)는 상기 제1 공통 MOS 트랜지스터(CM10)의 소오스에 연결된 바디를 포함한다.
도 6은 본 발명에 따른 공진형 액티브 발룬의 제2 실시예 도면이다.
도 6에 도시된 공진형 액티브 발룬은, 본 발명에 따른 공진형 액티브 발룬의 제2 실시예로서, 도 2의 공진형 액티브 발룬의 차동 스위칭부(200)에 대한 구체적인 구현예를 보이고 있다.
도 6에서, 상기 차동 스위칭부(200)는, 상기 제1 공진 소자(110)의 일단과 상기 제1 신호출력단(OUT1) 사이에 연결된 제1 바이폴라 트랜지스터(BT10)와, 상기 제1 공진 소자(110)의 타단과 상기 제2 신호출력단(OUT1) 사이에 연결되고, 상기 제1 바이폴라 트랜지스터(BT10)와 커패시터(C10,C20)를 통해 베이스-컬렉터 교차 결합을 형성하는 제2 바이폴라 트랜지스터(BT20)를 포함한다.
여기서, 상기 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)의 공통 베이스에는 바이어스 전압으로써, 저항(R10,R20)을 통해 베이스전압(B)이 공급된다.
도 7은 도 6의 공진형 액티브 발룬의 제1 변형예 도면이다.
도 7에 도시된 공진형 액티브 발룬은, 도 6의 공진형 액티브 발룬의 변형예로서, 도 6의 공진형 액티브 발룬에 차동 증폭부(500)를 더 포함한다.
도 6 및 도 7에서, 상기 차동 증폭부(500)는, 상기 차동 스위칭부(200)와 상기 제1 및 제2 신호출력단(OUT1,OUT2) 사이에, 차동 모드 신호를 증폭하고, 공통 모드 신호를 제거하는 공통 베이스 결합 구조로 이루어진다.
이때, 상기 차동 증폭부(500)는, 상기 제1 바이폴라 트랜지스터(BT10)와 상기 제1 신호 출력단(OUT1) 사이에 연결된 제1 공통 바이폴라 트랜지스터(CBT10)와, 상기 제2 바이폴라 트랜지스터(BT20)와 상기 제2 신호 출력단(OUT2) 사이에 연결되고, 상기 제1 공통 바이폴라 트랜지스터(CBT10)와 공통 게이트 결합을 형성하는 제2 공통 바이폴라 트랜지스터(CBT20)를 포함한다.
이와같은 상기 차동 증폭부(500)는, 2개의 제1 및 제2 공통 바이폴라 트랜지스터(CBT10,CBT20)를 하나의 차동 증폭기로 하면, 서로 캐스케이드로 연결된 복수의 차동 증폭기(500-1~500-n)를 포함할 수 있다. 여기서, 상기 복수의 차동 증폭기(500-1~500-n)는, 공통 게이트에 바이어스 전압으로써 각 베이스 전압(VB1~VBn)이 공급된다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 2 내지 도 9를 참조하여, 본 발명에 따른 공진형 액티브 발룬에 대해서 설명할 것이고, 먼저 도 2를 참조하면, 본 발명에 따른 공진형 액티브 발룬은, 공진부(100) 및 차동 스위칭부(200)를 포함하고, 이에 임피던스 회로부(300)를 더 포함할 수 있다.
상기 공진부(100)는, 입력단(IN)을 통한 단일신호(Sin)를 차동신호로 변환하여 제1 접속노드(N1) 및 제2 접속노드(N2)를 통해 차동신호를 출력한다.
상기 차동 스위칭부(200)는, 상기 공진부(100)의 차동신호단인 제1 및 제2 접속노드(N1,N2)와 제1 및 제2 신호 출력단(OUT1,OUT2) 사이에서 교차 결합 구조로 형성되어, 상기 공진부(100)로부터의 차동신호를 증폭함과 동시에 언밸런스를 줄여서 상기 제1 및 제2 신호 출력단(OUT1,OUT2)을 통해 차동신호(Sout1,Sout2)를 출력한다.
상기 임피던스 회로부(300)는, 상기 공진형 액티브 발룬은, 전원(VDD)단에서 상기 신호 출력단(OUT1,OUT2) 사이에 연결되어, 상기 차동 스위칭부(200)에 고 임피던스를 제공하여, 상기 차동 스위칭부(200)의 증폭율을 높일 수 있다.
이때, 고 임피던스를 제공하기 위한 방법으로, 상기 임피던스 회로부(300)는, 고임피던스를 갖는 전류원으로 이루어질 수 있고, 또는 높은 저항값을 갖는 저항 회로부로 이루어질 수 있다.
또한, 상기 공진부(100)는, 제1 공진 소자(110)를 중심으로, 상기 제1 공진 소자(110)의 양측에서 접지로 연결되는 제2 및 제3 공진소자(120,130)로 이루어져, 기설정된 주파수에서 공진을 한다. 일 구현예로, 상기 공진부(100)에서, 상기 제1 공진 소자(110)는 커패시터로 이루어지고, 상기 제2 및 제3 공진 소자(120,130)는 인덕터로 이루어질 수 있다.
이때, 상기 제1 공진 소자(110)인 커패시터와 제2 공진 소자(120)인 인덕터간의 제1 접속노드에 입력단(IN)이 연결되어, 상기 입력단(IN)으로 단일신호(또는 언밸런스 신호)가 입력되는 경우, 상기 제1 공진 소자(110)인 커패시터와 제3 공진 소자(130)인 인덕터간의 제2 접속노드에는 상기 단일신호와 위상이 반대인 신호가 생성되므로, 상기 공진부(100)의 제1 접속노드(N1) 및 제2 접속노드(N2)에서는 차동신호가 생성된다.
이하, 도 3 내지 도 5를 참조하여, 본 발명에 따른 공진형 액티브 발룬의 제1 실시예에 대해 설명한다.
도 3에서, 상기 차동 스위칭부(200)가, 상기 제1 공진 소자(110)의 일단과 상기 제1 신호출력단(OUT1) 사이에 연결된 제1 MOS 트랜지스터(M10)와, 상기 제1 공진 소자(110)의 타단과 상기 제2 신호출력단(OUT1) 사이에 연결되고, 상기 제1 MOS 트랜지스터(M10)와 게이트-드레인 교차 결합을 형성하는 제2 MOS 트랜지스터(M20)로 이루어지는 경우에 대해 설명한다.
먼저, 상기 입력단(IN)에 연결된 제1 접속노드의 신호가 "-" 상태이면 제2 접속노드의 신호는 "+"상태가 되고, 이때 상기 제1 MOS 트랜지스터(M10)의 게이트-소오스간의 전위차가 턴온전압 이상으로 되어 제1 MOS 트랜지스터(M10)가 턴온되고, 상기 제1 MOS 트랜지스터(M10)의 드레인에 연결된 제1 신호 출력단(OUT1)은 로우레벨이 된다. 이때 상기 제1 MOS 트랜지스터(M10)의 드레인에 연결된 제2 MOS 트랜지스터(M20)의 게이트에 로우레벨이 되어 상기 제2 MOS 트랜지스터(M10)는 오프상태로 되어, 상기 제2 MOS 트랜지스터(M10)의 드레인에 연결된 제2 신호 출력단(OUT2)은 하이레벨이 된다.
이와 달리, 상기 입력단(IN)에 연결된 제1 접속노드의 신호가 "+" 상태이면 제2 접속노드의 신호는 "-"상태가 되고, 이때 상기 입력단(IN)으로 입력되는 단일신호가 "+" 상태이면, 상기 제1 MOS 트랜지스터(M10)의 게이트-소오스간의 전위차가 턴온전압 이하로 되어 제1 MOS 트랜지스터(M10)가 턴오프되고, 상기 제1 MOS 트랜지스터(M10)의 드레인에 연결된 제1 신호 출력단(OUT1)은 하이레벨이 된다. 이때 상기 제1 MOS 트랜지스터(M10)의 드레인에 연결된 제2 MOS 트랜지스터(M20)의 게이트에 하이레벨이 되어 상기 제2 MOS 트랜지스터(M10)는 턴온상태로 되어, 상기 제2 MOS 트랜지스터(M10)의 드레인에 연결된 제2 신호 출력단(OUT2)은 로우레벨이 된다.
전술한 바와같이, 상기 차동 스위칭부(200)는 상기 공진부(100)에 의해 생성된 신호의 레벨에 따라 동작하여, 위상이 서로 다른 차동신호가 제1 및 제2 신호 출력단(OUT)을 통해 출력된다.
즉, 상기 공진부(100)에 의해 1차적으로 생성된 차동신호는 상기 차동 스위칭부(200)의 양쪽 소스에 입력되고, 게이트-드레인 교차 커플링에 의한 스위칭 동작에 의해 소스 쪽의 입력 신호는 증폭되면서, 동시에 언밸런스가 줄어들게 된다.
이때, 게이트-드레인 교차 커플링에 의한 스위칭 동작은 양쪽으로 포지티브 피드백(positive feedback)이 걸려 있어서, 작은 입력신호에도 래치(latch)처럼 동작하며 작은 입력신호를 큰 신호로 바꾸어 주고, 차동신호의 언밸런스 에러(error)를 감소시켜 준다.
도 4를 참조하면, 도 2 및 도 3에 도시한 공진형 액티브 발룬은, 차동 증폭부(400)를 포함할 수 있다.
이때, 상기 차동 증폭부(400)가, 상기 제1 MOS 트랜지스터(M10)와 상기 제1 신호 출력단(OUT1) 사이에 연결된 제1 공통 MOS 트랜지스터(CM10)와, 상기 제2 MOS 트랜지스터(M20)와 상기 제2 신호 출력단(OUT2) 사이에 연결되고, 상기 제1 공통 MOS 트랜지스터(CM10)와 공통 게이트 결합을 형성하는 제2 공통 MOS 트랜지스터(CM20)를 포함하는 경우에는, 상기 차동 증폭부(400)는 공통모드 신호를 제거하고, 차동모드 신호를 증폭하는 특성을 갖게 되므로, 차동신호는 증폭되고, 언밸런스 성분은 제거될 수 있다.
도 4에서, 상기 차동 증폭부(400)의 공통 게이트 증폭기를 캐스케이드(cascade) 형태로 쌓아서 캐스케이드로 연결하여 복수의 증폭기(400-1~400-n)로 이루어지는 경우, 상기 복수의 증폭기(400-1~400-n)는 각각 차동모드의 신호에 대해서는 증폭하고, 공통모드 신호에 대해서는 제거하는 특성을 가지고 있으므로, 상기 복수의 증폭기(400-1~400-n)에 의해 언밸런스를 더 줄일 수 있고, 이득을 더 증가시킬 수 있다.
도 5를 참조하면, 도 2 내지 도 4에 도시된 공진형 액티브 발룬에서, 상기 제1 MOS 트랜지스터(M10)는, 상기 제2 MOS 트랜지스터(M20)의 소오스에 연결된 바 디를 포함하고, 상기 제2 MOS 트랜지스터(M20)는, 상기 제1 MOS 트랜지스터(M10)의 소오스에 연결된 바디를 포함할 수 있다.
또한, 상기 제1 공통 MOS 트랜지스터(CM10)는 상기 제2 공통 MOS 트랜지스터(CM20)의 소오스에 연결된 바디를 포함하고, 상기 제2 공통 MOS 트랜지스터(CM20)는 상기 제1 공통 MOS 트랜지스터(CM10)의 소오스에 연결된 바디를 포함할 수 있다.
이와 같이 구성한 경우, 소스보다 바디전압을 낮추면 문턱전압(턴온전압)이 올라가고, 이때 공통 게이트 접속에서는, 상기 차동 증폭부(400)의 이득이 상승하게 되므로, 결국 바디효과에 의해서, 상기 제1 및 제2 신호 출력단(OUT1,OUT2)을 통해 출력되는 신호 크기는 상승하게 되고, 이에 따라 언밸런스가 개선될 수 있다.
전술한 바와같이, 상기 제1 MOS 트랜지스터(M10)는, 상기 제2 MOS 트랜지스터(M20)가 MOSFET일 경우, 바디(body) 단자가 존재하고, 공통게이트 증폭기는 바디 효과(body effect)를 이용해 이득을 증가시킬 수 있다.
예를 들어, 게이트-드레인 교차 커플링을 이용한 차동 스위칭부(M10,M20)와 차동구조를 취한 공통 게이트 증폭기(CM10,CM20)중 둘 중 하나 또는 양쪽에 바디-소스 교차 커플링을 적용하여 이득을 증가시킬 수 있다.
여기서, 바디-소스 교차 커플링이란 차동구조를 취한 공통게이트 증폭기의 양쪽 바디를 각각 반대위상의 소스와 연결하여 DC적으로는 전위가 바디와 소스가 같아서 바디 효과가 일어나지 않으나, AC적으로는 바디 효과가 일어나서 차동구조 의 공통게이트 증폭기의 이득을 향상시키는 방법이다.
이하, 도 6 및 도 7을 참조하여, 본 발명의 공진형 액티브 발룬에 대한 제2 실시예에 대해 설명한다.
도 6에 도시된 차동 스위칭부(200) 및 차동 증폭부(500)는, 본 발명의 제2 실시예로서, 이는 도 3에 도시된 본 발명의 제1 실시예로서 제시한 차동 스위칭부(200) 및 차동 증폭부(400)와 비교하여, 트랜지스터의 타입만 다를 뿐 기본적인 동작원리 및 과정은 동일하므로 그 자세한 설명은 생략하고 간단히 설명한다.
도 6을 참조하면, 상기 제1 공진소자(110)인 커패시터와 제2 공진소자인 인덕터가 만나는 제1 접속노드(N1)에 단일 입력을 넣어주면, 상기 제1 공진소자(110)인 커패시터에서 가상 접지가 형성되면서 공진하여 제1 공진소자(110)인 커패시터와 제3 공진소자(130)인 인덕터가 만나는 제2 접속노드(N2)에 반대 위상의 신호를 생성한다. 이에 따라, 제1 및 제2 접속노드(N1,N2)에서 1차적으로 차동신호가 생성된다.
다음, 차동 스위칭부(200)는, 상기 공진부(100)의 커패시터 양쪽을 다시 차동구조를 형성한 두개의 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)의 이미터(emitter)에 각각 연결하고, 상기 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)는 양쪽 콜렉터를 각각 반대 위상측의 베이스와 커패시터(C10,C20)를 통해 연결하여 베이스-콜렉터 교차 커플링을 형성시켜 준다.
이와 같이, 베이스-콜렉터 교차 커플링이 형성된 차동 구조의 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)는 입력을 이미터로부터 받아 스위칭 동작을 하여, 상기 베이스-콜렉터 교차 커플링을 형성한 차동 스위칭부(200)의 제1 및 제2 신호 출력단(OUT1,OUT2)으로, 상기 공진부(100)에 의해 생성된 차동신호를 상기 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)의 이미터에 입력되고, 상기 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)의 베이스-콜렉터 교차 커플링에 의한 스위칭 동작에 의해 상기 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)의 이미터 쪽의 입력 신호는 증폭되면서, 동시에 언밸런스가 줄어들게 된다.
또한, 상기 제1 및 제2 바이폴라 트랜지스터(BT10,BT20)의 베이스-콜렉터 교차 커플링에 의한 스위칭 동작은 양쪽으로 포지티브 피드백(positive feedback)이 걸려 있어서, 작은 입력신호에도 래치(latch)처럼 동작하며 작은 입력신호를 큰 신호로 바꾸어주고, 차동신호의 언밸런스 에러(error)를 감소시켜 준다.
이와같은 도 6의 차동 스위칭부(200)의 동작은 도 3의 차동 스위칭부(200)의 동작과 매우 흡사하다.
도 7을 참조하면, 상기 차동 증폭부(500)는, 상기 차동 스위칭부(200)의 입력단에 공진부(100)를 구성한 공진형 액티브 발룬(Balun)의 제1 및 제2 신호 출력단(OUT1,OUT2)에, 하나의 차동구조를 취한 공통베이스 증폭기(CBT10,CBT20)를 포함할 수 있고, 또한, 증폭율을 높이기 위해서, N개의 차동구조를 취한 공통베이스 증폭기(CBT10,CBT20)를 캐스케이드 형태로 쌓아서 복수의 증폭기(500-1~500-n)를 포 함할 수 있으며, 이와같이 복수의 증폭기(500-1~500-n)를 포함하는 경우에는, 하나의 증폭기를 갖는 구조에 비해, 언밸런스를 더 줄일 수 있고 이득을 더욱 높일 수 있다.
이와 같은 도 7의 차동 증폭부(500)의 동작은 도 3의 차동 증폭부(400)의 동작과 매우 흡사하다.
한편, 전술한 바와 같은 본 발명의 공진형 액티브 발룬에 대해서 도 8 내 도 9를 참조하여 그 기능 및 효과를 설명한다.
도 8은 주파수 변화에 따른 차동출력간의 위상차와 크기차를 보이는 그래프로서, 도 8의 그래프 G1에서, 100MHz~2.4GHz의 범위에서 위상차는 대략 4도 이하이고, 도 8의 그래프 G2에서, 100MHz~1.8GHz의 범위에서 크기차는 대략 0.5dB를 보여주어 있다. 이에 따르면, 광대역에서 좋은 발룬 특성을 보여주고 있다.
도 9는 1.3GHz 주파수의 입력신호 변화에 대한 차동출력간의 위상차와 크기차를 보이는 그래프로서, 도 9의 그래프는, 1.3GHz의 주파수에서 입력신호의 변화에 대한 차동출력간의 위상 차이(Phase difference)와 크기 차이(Amplitude difference)를 보여준다.
도 9의 그래프 G1의 1.3GHz 지점 이하에서는, 위상차는 대략 3.5도 이하이고, 도 9의 그래프 G2의 1.3GHz 지점 이하에서는, 크기차는 대략 0.55dB 이하임을 보여주고 있다. 이에 따르면, 대신호 영역 및 증폭기의 포화영역에서도 좋은 발룬 특성을 보여주고 있음을 알 수 있다.
전술한 바와같은 본 발명에 의하면, 차동 스위칭단의 입력단에 공진기능을 부여하고, 게이트-드레인 교차 커플링이나 베이스-컬렉터 교차 커플링을 이용하여 차동 출력 신호의 양쪽 위상차와 크기차를 최소화할 수 있고, 차동 출력신호의 이득을 키울 수 있으며, 또한 큰 입력 신호가 입력되는 경우에도 언밸런스를 작게 유지할 수 있다.
상술한 바와 같은 본 발명에 따르면, 단일 입력(single-ended input)을 받아 차동 출력(differential output)을 생성하는 능동형 발룬에서, 차동 신호의 언밸런스(unbalance)를 대폭 줄일 수 있는 효과가 있다.
즉, 게이트-드레인 교차 커플링을 이용한 차동 스위칭부의 입력단에 공진부를 구성한 능동형 발룬(Balun)에 의하면, 차동 스위칭부의 각 게이트를 반대 위상쪽의 각 드레인과 교차 커플링을 시켜서 공진부에 의해 생성된 차동신호에 대해 스위칭 동작이 일어나서 차동 신호 사이의 언밸런스(unbalance)를 줄여주고 증폭시켜주어 언밸런스를 최소화 하면서 신호를 증폭시킬 수 있고, 캐스케이드 형태로 구현하여 성능을 더 개선할 수 있다.
이에 따라, 밸런스가 잘 맞는 차동신호를 출력할 수 있고, 이득을 최대화 하 며, 큰 입력 신호 영역에서도 정상동작 시킬 수 있으며, 또한 MOS 트랜지스터 및 바이폴라 트랜지스터에 각각 유사하게 적용하여 능동형 발룬을 제작할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 특허청구범위에 의해 한정되며, 본 발명의 장치는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백하다.

Claims (14)

  1. 입력단을 통한 단일신호를 차동신호로 변환하는 공진부; 및
    상기 공진부의 차동신호단과 제1 및 제2 신호 출력단 사이에서 교차 결합 구조로 형성되어, 상기 공진부로부터의 차동신호를 증폭함과 동시에 언밸런스를 줄여서 상기 제1 및 제2 신호 출력단을 통해 차동신호를 출력하는 차동 스위칭부
    를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  2. 제1항에 있어서, 상기 공진형 액티브 발룬은,
    전원단에서 상기 신호 출력단 사이에 연결되어, 상기 차동 스위칭부에 고 임피던스를 제공하여, 상기 차동 스위칭부의 증폭율을 높이는 임피던스 회로부를 더 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  3. 제2항에 있어서, 상기 임피던스 회로부는,
    고임피던스를 갖는 전류원으로 이루어진 것을 특징으로 하는 공진형 액티브 발룬.
  4. 제2항에 있어서, 상기 임피던스 회로부는,
    높은 저항값을 갖는 저항 회로부로 이루어진 것을 특징으로 하는 공진형 액티브 발룬.
  5. 제1항에 있어서, 상기 공진부는,
    상기 입력단에 연결된 일단을 갖는 제1 공진 소자;
    상기 제1 공진 소자의 일단과 접지 사이에 연결된 제2 공진 소자; 및
    상기 제1 공진 소자의 타단과 접지 사이에 연결되어, 상기 제1 및 제2 공진소자와 함께 기설정된 주파수에서 공진점을 형성하는 제3 공진 소자
    를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  6. 제5항에 있어서, 상기 제1 공진 소자는 커패시터로 이루어지고,
    상기 제2 및 제3 공진 소자는 인덕터로 이루어진 것을 특징으로 하는 공진형 액티브 발룬.
  7. 제5항에 있어서, 상기 차동 스위칭부는,
    상기 제1 공진 소자의 일단과 상기 제1 신호출력단 사이에 연결된 제1 MOS 트랜지스터; 및
    상기 제1 공진 소자의 타단과 상기 제2 신호출력단 사이에 연결되고, 상기 제1 MOS 트랜지스터와 게이트-드레인 교차 결합을 형성하는 제2 MOS 트랜지스터
    를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  8. 제7항에 있어서, 상기 공진형 액티브 발룬은,
    상기 차동 스위칭부와 상기 제1 및 제2 신호출력단 사이에, 차동 모드 신호를 증폭하고, 공통 모드 신호를 제거하는 공통 게이트 결합 구조의 차동 증폭부를 더 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  9. 제8항에 있어서, 상기 차동 증폭부는,
    상기 제1 MOS 트랜지스터와 상기 제1 신호 출력단 사이에 연결된 제1 공통 MOS 트랜지스터;
    상기 제2 MOS 트랜지스터와 상기 제2 신호 출력단 사이에 연결되고, 상기 제1 공통 MOS 트랜지스터와 공통 게이트 결합을 형성하는 제2 공통 MOS 트랜지스터
    를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  10. 제7항에 있어서,
    상기 제1 MOS 트랜지스터는
    상기 제2 MOS 트랜지스터의 소오스에 연결된 바디를 포함하고,
    상기 제2 MOS 트랜지스터는
    상기 제1 MOS 트랜지스터의 소오스에 연결된 바디를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  11. 제9항에 있어서,
    상기 제1 공통 MOS 트랜지스터는
    상기 제2 공통 MOS 트랜지스터의 소오스에 연결된 바디를 포함하고,
    상기 제2 공통 MOS 트랜지스터는
    상기 제1 공통 MOS 트랜지스터의 소오스에 연결된 바디를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  12. 제5항에 있어서, 상기 차동 스위칭부는,
    상기 제1 공진 소자의 일단과 상기 제1 신호출력단 사이에 연결된 제1 바이폴라 트랜지스터; 및
    상기 제1 공진 소자의 타단과 상기 제2 신호출력단 사이에 연결되고, 상기 제1 바이폴라 트랜지스터와 베이스-컬렉터 교차 결합을 형성하는 제2 바이폴라 트랜지스터
    를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  13. 제12항에 있어서, 상기 공진형 액티브 발룬은,
    상기 차동 스위칭부와 상기 제1 및 제2 신호출력단 사이에, 차동 모드 신호를 증폭하고, 공통 모드 신호를 제거하는 공통 베이스 결합 구조의 차동 증폭부를 더 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
  14. 제13항에 있어서, 상기 차동 증폭부는,
    상기 제1 바이폴라 트랜지스터와 상기 제1 신호 출력단 사이에 연결된 제1 공통 바이폴라 트랜지스터;
    상기 제2 바이폴라 트랜지스터와 상기 제2 신호 출력단 사이에 연결되고, 상기 제1 공통 바이폴라 트랜지스터와 공통 게이트 결합을 형성하는 제2 공통 바이폴라 트랜지스터
    를 포함하는 것을 특징으로 하는 공진형 액티브 발룬.
KR1020070043739A 2007-05-04 2007-05-04 공진형 액티브 발룬 KR100867549B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070043739A KR100867549B1 (ko) 2007-05-04 2007-05-04 공진형 액티브 발룬
US11/970,192 US7642858B2 (en) 2007-05-04 2008-01-07 Active baluns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070043739A KR100867549B1 (ko) 2007-05-04 2007-05-04 공진형 액티브 발룬

Publications (2)

Publication Number Publication Date
KR20080098268A true KR20080098268A (ko) 2008-11-07
KR100867549B1 KR100867549B1 (ko) 2008-11-10

Family

ID=39939139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043739A KR100867549B1 (ko) 2007-05-04 2007-05-04 공진형 액티브 발룬

Country Status (2)

Country Link
US (1) US7642858B2 (ko)
KR (1) KR100867549B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415733B1 (ko) * 2013-06-21 2014-07-07 숭실대학교산학협력단 전압 제어 발진기
WO2015153807A1 (en) * 2014-04-03 2015-10-08 Marvell World Trade Ltd. Power amplifier
US9654066B2 (en) 2014-04-03 2017-05-16 Marvell World Trade Ltd. Common-source power amplifiers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680927B2 (en) * 2011-03-29 2014-03-25 Sony Corporation System and method for effectively implementing a front end for a transimpedance amplifier
US9048789B2 (en) * 2013-03-12 2015-06-02 Intel Mobile Communications GmbH Current re-using wideband low-noise active balun
CN103716010B (zh) * 2013-12-30 2017-11-17 宇龙计算机通信科技(深圳)有限公司 一种巴伦电路及终端
US10340889B1 (en) * 2016-09-23 2019-07-02 Hrl Laboratories, Llc Low noise non-foster circuit
CN111130469B (zh) * 2019-11-15 2023-03-10 西安电子科技大学 宽带cmos二阶有源巴伦放大器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318155B1 (ko) * 1999-07-20 2001-12-22 윤광준 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬회로
KR20010065377A (ko) * 1999-12-29 2001-07-11 송재인 대칭적인 능동부하를 가진 소신호용 능동발룬
US6366171B1 (en) * 2000-04-06 2002-04-02 Texas Instruments Incorporated Single-to-differential low noise amplifier
US7113045B2 (en) * 2003-12-22 2006-09-26 Silicon Laboratories Inc. Power amplifier input structure having a differential output
US7098742B2 (en) * 2004-04-30 2006-08-29 Silicon Laboratories Inc. Differential/single-ended input stage
TWI249912B (en) * 2004-11-12 2006-02-21 Richwave Technology Corp Low-noise amplifier using cascade topology to realize single terminal input to differential-pair output

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415733B1 (ko) * 2013-06-21 2014-07-07 숭실대학교산학협력단 전압 제어 발진기
WO2015153807A1 (en) * 2014-04-03 2015-10-08 Marvell World Trade Ltd. Power amplifier
US9590561B2 (en) 2014-04-03 2017-03-07 Marvell World Trade Ltd. Power amplifier
US9654066B2 (en) 2014-04-03 2017-05-16 Marvell World Trade Ltd. Common-source power amplifiers

Also Published As

Publication number Publication date
US7642858B2 (en) 2010-01-05
US20080272849A1 (en) 2008-11-06
KR100867549B1 (ko) 2008-11-10

Similar Documents

Publication Publication Date Title
KR100867549B1 (ko) 공진형 액티브 발룬
US8554162B2 (en) High efficiency power amplifier
US20060022740A1 (en) Differential amplifier circuit and mixer circuit having improved linearity
US9935585B2 (en) RF amplifier operational in different power modes
CN107659278A (zh) 一种Ka波段SiGe BiCMOS射频功率放大器
US7948294B2 (en) Mixer with high linearity
KR101101628B1 (ko) 캐스코드 트랜지스터 및 피드백을 갖는 전력 증폭 시스템 및 이에 적용되는 피드백 방법
KR100740951B1 (ko) 하이브리드 발룬 장치 및 수신기
KR20090093352A (ko) 선형성이 향상된 차동 증폭 회로
US20140354363A1 (en) Power amplifier
US8633771B2 (en) Power amplifier
CN116888888A (zh) 用于高可靠性应用的高效双驱动功率放大器
US7626461B2 (en) Transconductance stage arrangement
EP2704315A1 (en) Frequency mixer topology providing high linearity, low noise and high gain
JP3657079B2 (ja) エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置
CN101662261B (zh) 一种高线性度折叠混频器
Lin et al. 5-GHz SiGe linearity power amplifier using integrated feedforward architecture for WLAN applications
CN108768323B (zh) 一种高功率高效率高增益逆f类堆叠功率放大器
Lee et al. A CMOS active balun using bond wire inductors and a gain boosting technique
KR20110094288A (ko) 선형성이 증가된 캐스코드 증폭기
US7378910B2 (en) Power amplifier for a transmitter
WO2022172404A1 (ja) 差動増幅回路
Watkins Push-pull totem-pole RF power amplifier with reactive matching networks
Goswami et al. A literature survey on CMOS power amplifiers
Li et al. A 6.3–6.8 GHz LNA with noise cancelling and adjacent channel rejection for wideband mobile communication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee