KR20080097152A - 화학기상증착 프로세스를 이용한 고­ｋ 유전체 물질 증착방법 - Google Patents

화학기상증착 프로세스를 이용한 고­ｋ 유전체 물질 증착방법 Download PDF

Info

Publication number
KR20080097152A
KR20080097152A KR1020080040623A KR20080040623A KR20080097152A KR 20080097152 A KR20080097152 A KR 20080097152A KR 1020080040623 A KR1020080040623 A KR 1020080040623A KR 20080040623 A KR20080040623 A KR 20080040623A KR 20080097152 A KR20080097152 A KR 20080097152A
Authority
KR
South Korea
Prior art keywords
substrate
dielectric layer
gas
chamber
annealing
Prior art date
Application number
KR1020080040623A
Other languages
English (en)
Inventor
쉬레야스 커
테잘 고야니
바라지 칸난
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080097152A publication Critical patent/KR20080097152A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4485—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation without using carrier gas in contact with the source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

TANOS 차지 트랩 플래시 메모리의 금속 게이트 구조를 형성하는데 이용될 수 있는 고-k 유전체 층을 형성하는 방법이 제공된다. 일 실시예에서, 상기 방법은 기판을 챔버내로 제공하는 단계, 산소 함유 가스 및 알루미늄 함유 화합물을 포함하는 가스 혼합물을 상기 챔버내로 공급하는 단계로서, 상기 알루미늄 함유 화합물이 RxAly(OR')z 및 Al(NRR')3 으로 이루어진 그룹으로부터 선택된 화학식을 가지는 가스 혼합물 공급 단계, 기판 가열 단계, 그리고 화학기상증착 프로세스에 의해서 가열된 기판상에 8 보다 큰 유전 상수를 가지는 알루미늄 산화물 층을 증착하는 단계를 포함한다.

Description

화학기상증착 프로세스를 이용한 고­ｋ 유전체 물질 증착 방법{METHOD FOR DEPOSITING A HIGH­K DIELECTRIC MATERIAL USING CHEMICAL VAPOR DEPOSITION PROCESS}
본 발명은 개략적으로 기판 상에 물질을 부착(depositing)하는 방법에 관한 것이며, 보다 구체적으로는 화학기상증착 프로세스를 이용하여 기판 상에 고-k 유전체 물질을 증착하는 방법에 관한 것이다.
플래시 메모리가 이동 전화, 개인 휴대용 정보 단말기(PDAs), 디지털 카메라, MP3 플레이어, USB 장치, 등과 같은 넓은 전자 분야에서의 비-휘발성 메모리로 널리 이용되고 있다. 통상적으로, 플래시 메모리가 대용량의 정보를 저장하기 위한 휴대용 기록 장치로 이용되기 때문에, 플래시 메모리 디자인 및 제조 기술에 있어서 빠른 작동 속도와 함께, 저전력 소모 및 작은 셀 크기에 대한 계속적인 요구가 있어 왔다.
50 nm 또는 그 보다 작은 크기의 소자 치수(dimensions)로 진입함에 따라, 종래의 플로팅-게이트-터널링 산화물(FLOTOX) 소자에 비해 플로팅-게이트 간섭이 적은 충분히 양호한 커플링(coupling) 효과를 제공하기 위해서 차지 트랩 플래 시(Charge Trap Flash) 메모리 소자가 개발되었다. SONOS(Silicon-Oxide-Nitride-Oxide-Silicon), MONOS (Metal-Oxide-Nitride-Oxide-Silicon) 등을 포함하는 몇 가지 타입의 차지 트랩 플래시 메모리 셀이 소자 기능 개선을 위해 연구되고 있다. 차지 트랩 플래시 메모리 셀의 게이트 구조에서, 다수-유전체 층을 이용하여 셀 내의 차지 트랩 층으로서 작용하는 게이트 유전체 층을 형성함으로써, 인터페이스 스테이트(interface states)에서 전자를 트랩핑(trapping)하고, 양호한 리텐션(retention) 특성을 초래한다.
최근에, 높은 작동 기능 및 소거(erase) 효율을 제공하는 TANOS(Tantalum-Alumina-Nitride-Oxide-Silicon) 금속 게이트 차지 트랩 플래시 메모리를 형성하기 위해서 게이트 구조물에서 알루미늄 산화물 층을 이용하였다. 알루미늄 산화물 층은 소거 작동 중에 백 터널링(back tenneling)을 제거하여 높은 소거 속도 및 효율을 제공하는 블록킹(blocking) 물질로서 작용한다. 그에 따라, 셀 구조에 통합된 알루미늄 산화물 층을 가지는 새롭게 개발된 TANOS 셀 구조가 차지 트랩 플래시 메모리에 대한 전기적 성능을 개선하기 위한 유망한 게이트 구성으로 인식되고 있다.
그에 따라, 플래시 메모리에 사용하기에 적합한 고-k 물질을 증착하기 위한 방법이 요구되고 있다.
플래시 메모리 제조에 적합한, 기판 상에 고-k 유전체 물질을 형성하는 방법이 제공된다. 일 실시예에서, 고-k 유전체 물질을 증착하기 위한 방법은 기판을 챔버내로 제공하는 단계, 산소 함유 가스 및 알루미늄 함유 화합물을 포함하는 가스 혼합물을 상기 챔버내로 공급하는 단계로서, 상기 알루미늄 함유 화합물이 RxAly(OR')z 및 Al(NRR')3 으로 이루어진 그룹으로부터 선택된 화학식을 가지는 가스 혼합물 공급 단계, 기판 가열 단계, 그리고 화학기상증착 프로세스에 의해서 가열된 기판상에 8 보다 큰 유전 상수를 가지는 알루미늄 산화물 층을 증착하는 단계를 포함한다.
다른 실시예에서, 플래시 메모리 제조에 적합한 기판 상에 고-k 유전체 물질을 증착하기 위한 방법은 기판을 챔버내로 제공하는 단계, 150 ℃(degrees Celsius) 미만의 온도에서 트리에틸-트리-섹-부톡시 디알루미늄(triethyl- tri-sec-butoxy dialumium ; EBDA) 전구체(precursor)를 증기화하는 단계, 증기화된 전구체 및 산소 함유 가스를 상기 챔버내로 공급하는 단계, 기판 가열 단계, 그리고 화학기상증착 프로세스에 의해서 가열된 기판상에 알루미늄 산화물 층을 증착하는 단계를 포함한다.
또 다른 실시예에서, 플래시 메모리 제조에 적합한 기판 상에 고-k 유전체 물질을 증착하기 위한 방법은 기판을 챔버내로 제공하는 단계, 산소 함유 가스 및 트리에틸-트리-섹-부톡시 디알루미늄(EBDA) 전구체를 포함하는 가스 혼합물을 챔버 내로 공급하는 단계, 기판을 약 600 ℃ 내지 약 800 ℃의 온도로 가열하는 단계, 화학기상증착 프로세스에 의해서 가열된 기판상에 8 보다 큰 유전 상수를 가지는 알루미늄 산화물 층을 증착하는 단계, 그리고 상기 기판을 어닐링하는 단계를 포함한다.
첨부 도면을 참조한 이하의 설명으로부터, 본 발명의 사상을 보다 용이하게 이해할 수 있을 것이다.
이해를 돕기 위해, 가능한 경우에, 도면들에서 공통되는 동일한 요소들에 대해서는 동일한 참조부호를 사용하였다. 추가적인 언급이 없더라도, 일 실시예의 요소들 및 특징들이 다른 실시예에 바람직하게 통합될 수 있을 것이다.
그러나, 첨부 도면들은 본 발명의 예시적인 실시예만을 도시한 것이고, 그에 따라 본 발명의 범위를 제한하는 것이 아니며, 본 발명은 다른 균등한 실시예도 포함할 것이다.
개략적으로, 본 발명의 실시예들은 화학기상증착 프로세스에 의해 고-k 유전체 물질을 플래시 메모리 제조에 적합한 기판 상에 증착하기 위한 방법을 제공한다. 몇몇 실시예에서, 고-k 물질은 금속-유기 화학기상증착(MOCVD)와 같은 화학기상증착 프로세스에 의해서 증착되고 유전 상수가 8 보다 큰 알루미늄 산화물 층이다. MOCVD 프로세스에 의해서 증착된 알루미늄 산화물은 높은 유전 상수, 높은 소거 효율을 제공하고, TANOS 차지 트랩 플래시 메모리에서의 백 터널링을 제거한다.
도 1은 본 발명의 실시예에 따라 반도체 기판을 프로세싱하는데 이용될 수 있는 통합형 툴(100)의 개략적인 평면도이다. 통합형 툴(100)의 예를 들면, 미국 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.가 제공하는 PRODUCER®, CENTURA®, 및 ENDURA® 통합형 툴을 포함한다. 본 명세서에서 설명되는 방법은, 다른 제조업체에서 공급하는 것을 포함하여, 필수적인 프로세스 챔버들이 결합된 다른 툴들에서도 실시될 수 있을 것이다.
상기 툴(100)은 진공-밀봉(tight) 프로세싱 플랫폼(flatform; 101), 팩토리 인터페이스(factory interface; 104), 및 시스템 제어부(102)를 포함한다. 플랫폼(101)는 다수의 프로세싱 챔버(114A-D) 및 로드-록(load-lock) 챔버(106A-B)를 포함하며, 상기 챔버들은 진공 기판 이송 챔버(103)에 결합된다. 팩토리 인터페이스(104)는 로드-록 챔버(106A-B)에 의해서 이송 챔버(103)에 결합된다.
일 실시예에서, 팩토리 인터페이스(104)는 기판의 이송을 돕기 위한 하나 이상의 팩토리 인터페이스 로봇(138) 및 하나 이상의 도킹(docking) 스테이션(107)을 포함한다. 도킹 스테이션(107)은 하나 이상의 전방 개구부 통합 포드(front opening unified pod; FOUP)를 수용하도록 구성된다. 4개의 FOUP(105A-D)가 도 1의 실시예에 도시되어 있다. 로드-록 챔버(106A-B)를 통해서 팩토리 인터페이스(104)로부터 프로세스 플랫폼(101)으로 기판을 이송하도록 팩토리 인터페이스 로봇(138)이 구성된다.
각각의 로드-록 챔버(106A-B)는 팩토리 인터페이스(104)에 결합되는 제 1 포트 및 이송 챔버(103)에 결합되는 제 2 포트를 구비한다. 로드-록 챔버(106A-B)는 이송 챔버(103)의 진공 분위기와 팩토리 인터페이스(104)의 실질적으로 주변(예를 들어, 대기) 분위기 사이에서의 기판 이송을 원할하게 하기 위해 챔버(106A-B)를 펌핑하고 배기하는 압력 제어 시스템(도시 하지 않음)에 결합된다.
이송 챔버(103)는 내부에 배치된 진공 로봇(113)을 구비한다. 진공 로봇(113)은 로드-록 챔버(106A-B)와 프로세스 챔버(114A-D) 사이에서 기판(121)을 이송할 수 있다. 일 실시예에서, 이송 챔버(103)는 툴(100) 내에서 기판을 이송하는 동안에 기판을 냉각시키는 것을 돕기 위해 내부에 설치된 냉각 스테이션을 포함할 수 있다.
일 실시예에서, 이송 챔버(103)에 결합된 프로세싱 챔버들은 화학기상증착(CVD) 챔버(114A-B), 원격 플라즈마 산화(RPO) 챔버(114C), 및 급속 열처리 프로세스(RTP) 챔버(114D)를 포함할 수 있다. 화학기상증착(CVD) 챔버(114A-B)는 여러 가지 타입의 화학기상증착(CVD) 챔버들, 예를 들어, 열적 화학기상증착(Thermal-CVD) 프로세스, 저압 화학기상증착(LPCVD), 금속-유기 화학기상증착(MOCVD), 플라즈마 화학기상증착(PECVD), 대기압-이하의 화학기상증착(SACVD) 등을 포함할 수 있다. 대안적으로, 하나 이상의 ALD, CVD, PVD, RPO, RTP 챔버를 포함하는 여러 가지 프로세싱 챔버들이 프로세스 요건에 따라 통합형 툴(100)에 교체가능하게 통합될 수도 있을 것이다. 적절한 ALD, CVD, PVD, RPO, RTP 및 MOCVD 프로세싱 챔버들은 Applied Materials, Inc. 등의 회사로부터 구입이 가능하다. 도 1에 도시된 실시예에서, 툴(100) 내의 챔버(114A-D) 중 하나 이상이 MOCVD이며, 이와 관련하여서는 도 2를 참조하여 이하에서 보다 구체적으로 설명한다.
일 실시예에서, 선택적인 서비스 챔버(116A-B로 도시됨)이 이송 챔버(103)에 결합될 수 있다. 서비스 챔버(116A-B)는 탈가스, 배향(orientation), 세정전(pre-cleaning) 프로세스, 냉각 등과 같은 다른 기판 프로세스를 실시하도록 구성될 수 있을 것이다.
시스템 제어부(102)는 통합형 프로세싱 툴(100)에 결합된다. 시스템 제어부(102)는 툴(100)의 프로세스 챔버(114A-D)의 직접적인 제어를 이용하여, 또는 그 대신에 프로세스 챔버(114A-D) 및 툴(100)과 관련된 컴퓨터(또는 제어부)를 제어함으로써, 툴(100)의 작업을 제어할 수 있다. 작동중에, 시스템 제어부(102)는 각 챔버 및 시스템으로부터 데이터를 수집하고 피드백 할 수 있어 툴(100)의 성능을 최적화할 수 있을 것이다.
일반적으로, 시스템 제어부(102)는 중앙 처리 유닛(CPU; 130), 메모리(136), 및 지원 회로(132)를 포함한다. CPU(130)는 산업용으로 셋팅되어 사용될 수 있는 범용 컴퓨터 프로세서의 임의 형태일 수 있다. 통상적으로, 지원 회로(132)는 CPU(130)에 연결되고 캐시(cache), 클록 회로, 입/출력 하위시스템, 전력 공급원 등을 포함할 수 있을 것이다. 도 2를 참조하여 이하에서 설명하는 고-k 유전체 물질의 증착을 위한 방법(200)과 같은 소프트웨어 루틴은, CPU(130)에 의해 실시될 때, CPU(130)를 특정 목적 컴퓨터(제어부; 102)로 변환시킨다. 또한, 소프트웨어 루틴은 툴(100)로부터 원거리에 이격된 제 2 제어부(도시 하지 않음)에 의해 실행 및/또는 저장될 수 있을 것이다.
도 2는 본 발명의 실시예에 따라 고-k 유전체 물질의 증착을 실시하는데 이 용될 수 있는 챔버(114A)와 같은 MOCVD 프로세싱 챔버를 개략적으로 도시한다. 프로세싱 챔버(114A)는 리드(lid) 조립체(224)에 의해 둘러싸인 챔버 본체(200)를 포함한다. 리드 조립체(224) 또는 챔버 본체(200)의 다른 부분은 챔버(114A) 내로 프로세스 가스를 제공하기 위한 가스 분배기(220)를 포함한다. 일반적으로, 챔버 본체(200)는 내부 체적부(226)를 형성하는 측벽(201) 및 바닥 벽(222)을 포함한다. 지지 받침대(250)가 상기 챔버 본체(200)의 내부 체적부(226) 내에 제공된다. 받침대(250)는 알루미늄, 세라믹, 및 기타 적절한 물질로 제조될 수 있을 것이다. 받침대(250)는 변위 메카니즘(도시 하지 않음)을 이용하여 챔버 본체(200) 내부에서 수직 방향으로 이동될 수 있다.
받침대(250)는 지지된 기판(121)의 온도를 제어하기에 적합한 매립형 히터 부재(270)를 포함할 수 있다. 일 실시예에서, 받침대(250)는 전력 공급원(206)으로부터 히터 부재(270)로 전류를 인가함으로써 저항식으로 가열될 수 있을 것이다. 일 실시예에서, 히터 부재(270)는 니켈-철-크롬 합금(예를 들어, INCOLOY®) 내에 캡슐화된 니켈-크롬 와이어로 제조될 수 있을 것이다. 전력 공급원(206)으로부터 공급되는 전류는 제어부(102)에 의해 조정되어 히터 부재(270)에 의해 생성되는 열을 제어할 수 있으며, 그에 따라 필름 증착 중에 기판(121) 및 받침대(250)를 실질적으로 일정한 온도에서 유지한다. 공급되는 전류는 받침대(250)의 온도를 약 100 ℃ 내지 약 800 ℃의 온도로 선택적으로 제어하도록 조정될 수 있을 것이다.
종래의 방식에 따라, 열전쌍과 같은 온도 센서(272)가 지지 받침대(250) 내 에 매립되어 받침대(250)의 온도를 모니터링할 수 있다. 측정된 온도를 이용하여, 제어부(102)가 가열 부재(270)로 공급되는 전력을 조정함으로써 기판이 원하는 온도에서 유지될 수 있을 것이다.
진공 펌프(202)가 프로세스 챔버(114A)의 바닥에 형성된 포트에 결합된다. 진공 펌프(202)는 프로세싱 챔버(114A) 내에서 원하는 가스 압력을 유지하기 위해서 이용된다. 진공 펌프(202)는 도한 프로세싱 챔버(114A)로부터 프로세싱의 부산물 및 프로세싱 후 가스를 배기한다.
가스 패널(230)이 액체 앰풀 캐비넷(ampoule cabinet; 252) 및 증기화 장치(vaporizer) 캐비넷(254)을 통해 가스 분배기(220)에 연결된다. 가스 패널(230)은 액체 앰풀 캐비넷(252) 및 증기화 장치 캐비넷(252)을 통해서 가스를 도입하며, 상기 가스는 캐비넷(252, 254)으로부터 내부 체적부(226)로 금속 전구체를 운반한다. 하나 또는 그 이상의 개구(도시 하지 않음)가 가스 분배기(220)에 형성되어 내부 체적부(226)로의 가스 유동을 촉진할 수 있을 것이다. 다양한 프로세스 요건에 따른 다양한 프로세스 가스들의 유동을 돕기 위해서, 상기 개구들은 다양한 크기, 개체수, 분포, 형상, 디자인, 및 지름을 가질 수 있을 것이다. 가스 패널(230)이 또한 챔버 본체(200) 및/또는 받침대(250)에 연결되어, 피르 퍼지(fir purge) 또는 다른 용도와 같이 내부 체적부(226)로 직접 가스를 공급하는 다양한 경로를 제공할 수 있을 것이다. 가스 패널로부터 공급될 수 있는 가스들의 예를 들면, 산소(O2), 질소(N2), N2O, 및 NO 등과 같은 산소 함유 가스를 포함한다.
액체 앰풀 캐비넷(252)은 금속 전구체를 내부에 저장할 수 있으며, 그러한 금속 전구체는 받침대(250) 상에 배치된 기판(121) 상에 금속 함유 층을 증착하는데 이용되는 소오스(source) 물질을 제공한다. 하나의 실시예에서, 금속 전구체는 액체 형태일 수 있다. 본 명세서에서 이용되는 액체 전구체의 예를 들면, 디에틸알루미늄 에톡사이드(diethylalumium ethoxide; Et2AlOEt), 트리에틸-트리-섹-부톡시 디알루미늄(triethyl- tri-sec-butoxy dialumium; Et3Al2OBu3, 또는 EBDA), 트리메틸디알루미늄 에톡시(trimethyldialumium ethoxide)와 같은 알루미늄 함유 화합물, 또는 화학식이 RxAly(OR')z 또는 Al(NRR')3 인 알루미늄 화합물을 포함하며, 상기 화학식에서 x, y, 및 z 는 1 내지 8의 정수이고 , R 및 R'는 동일한 그룹(group)이거나 또는 동일한 그룹이 아닐 수도 있다. 가스 패널(230)로부터 공급되는 가스들은 증기화 장치 캐비넷(252)을 통해서 앰풀 캐비넷(252) 내의 액체 전구체를 챔버(114A)의 내부 체적부(226)로 밀어낸다. 액체 전구체는 증기화 장치 캐비넷(252)내에서 가열되고 증기화되어, 금속 함유 증기를 형성하며, 그 증기는 캐리어 가스에 의해서 내부 체적부(226)로 분사된다. 일 실시예에서, 증기화 장치 캐비넷(252)은 약 100 ℃ 내지 약 250 ℃의 온도에서 액체 전구체를 증기화할 것이다.
제어부(102)는 가스 패널(230), 액체 앰풀 캐비넷(252), 및 증기화 장치 캐비넷(252)으로부터의 가스 유동을 조정하고 프로세스 시퀀스를 제어하는데 이용된다. 도 2에 일부가 도시되고 신호 버스(218)로서 통칭되는 다양한 신호 케이블에 의해서, 제어부(110)와 프로세스 챔버(114A)의 여러 부품들 사이의 양방향 통신이 이루어진다.
도 3은 기판 상에 플래시 메모리 스택(stack)을 형성하는데 유리하게 이용될 수 있는 고-k 물질을 증착하기 위한 프로세스(300)의 일 실시예의 프로세스 흐름도를 도시한다. 고-k 물질은 전술한 툴(100)에 통합되는 프로세싱 챔버(114A)와 같은 통합형 클러스터 툴의 프로세싱 챔버 내에서 증착될 수 있다. 또한, 상기 방법(300)은 다른 제조업자들이 공급하는 다른 툴에서도 실시될 수 있을 것이다. 도 4a-4c는 프로세스(300)의 여러 스테이지에 대응하는 개략적인 단면도들이다.
방법(300)은, 도 4a에 도시된 바와 같이, 플래시 메모리를 형성하기 위해 이용되는 기판(121) 상에 고-k 유전체 물질을 형성하기 위해서 기판(121)을 시스템(100) 내의 프로세싱 챔버(114A)와 같은 프로세싱 챔버로 기판(121)을 제공함으로써 단계(302)에서 시작된다. 기판(121)은 필름 프로세싱이 실시될 수 있는 모든 기판 또는 물질 표면을 지칭한다. 예를 들어, 기판(121)은 결정질 실리콘(예를 들어, Si<100> 또는 Si<111>), 실리콘 산화물, 변형된(strained) 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼, 및 절연체상의 패턴화된 또는 패턴화되지 않은 웨이퍼 실리콘(SOI), 탄소 도핑된 실리콘 산화물, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 또는 다른 적합한 공작물과 같은 물질일 수 있다. 기판(121)은 200 mm, 300mm, 또는 450mm 웨이퍼와 같은 다양한 치수를 가질 수 있고, 또 장방형 또는 입방형 패널일 수 있다. 특별한 언급이 없으면, 본 명세서에 기재된 실시예 들 및 예들은 200 mm 지름, 300mm 지름, 또는 450mm 지름의 기판에 대해서 실시된다.
일 실시예에서, 기판(121)은 TANOS 차지 트랩 플래시 메모리 소자에 적합한 고-k 유전체 물질을 포함하도록 증착된 유전체 필름 스택을 포함할 수 있다. 기판(121) 상에 배치된 유전체 필름 스택은 실리콘 산화물 층 상에 배치된 실리콘 질화물 층을 포함한다. 기판(121) 상에 배치된 실리콘 질화물 층 및 실리콘 산화물 층은 임의의 적절한 프로세스에 의해서 부착(증착)될 수 있을 것이다.
기판(121)을 프로세싱 챔버(114A) 내로 이송하기에 앞서서, 예비세정(precleaning) 프로세스를 실시하여 기판(121)을 세정할 수 있다. 예비세정 프로세스는 기판(121)의 표면에 노출된 화합물이 작용기(functional group)에서 종료될 수 있게 한다. 기판(121)의 표면에 형성되는 및/또는 부착되는 작용기는 히드록실(OH), 알콕시(OR, 여기서 R = Me, Et, Pr 또는 Bu), 할록실 (OX, 여기서 X = F, Cl, Br 또는 I), 할라이드(F, Cl, Br 또는 I), 산소 라디칼 및 아미노(NR 또는 NR2, 여기서 R = H, Me, Et, Pr 또는 Bu)를 포함한다. 예비세정 프로세스는 기판(121)의 표면을 NH3, B2H6, SiH4, SiH6, H2O, HF, HCl, O2, O3, H2O, H2O2, H2, 원자-H, 원자-N, 원자-O, 알콜, 아민, 이들의 플라즈마, 이들의 유도체 또는 이들의 조합을 포함하는 것과 같은 반응제(reagent)에 노출시키는 것일 수 있다. 작용기는 기판(121)의 표면상에서 유입되는 화학물질 전구체가 부착될 수 있는 베이스를 제공할 것이다. 일 실시예에서, 예비세정 프로세스가 기판(121)의 표면을 약 1 초 내지 약 2 분 동안 반응제에 노출시킬 수 있다. 다른 실시예에서, 노출 시간은 약 5 초 내지 약 60 초일 수 있다. 또한, 예비세정 프로세스는 기판(121)의 표면을 RCA 용액(SC1/SC2), HF-라스트(last) 용액, 과산화수소 용액, 산성 용액, 염기성 용액, 이들의 플라즈마, 이들의 유도체 또는 이들의 조합에 노출시키는 것을 포함할 수 있다. 유용한 예비세정 프로세스들이 본 출원인에게 양도된 미국 특허 제 6,858,547 호 및 US 20030232501로 공개되고 발명의 명칭이 "Surface Pre-Treatment for Enhancement of Nucleation of High Dielectric Constant Materials"이며 2002년 11월 21일자로 출원되어 계류중인 미국 특허 출원 제 10/302,752 호에 개시되어 있다.
기판 표면 세정을 위해 습식-세정 프로세스가 실시되는 실시예에서, 습식-세정 프로세스는 Applied Materials, Inc.가 공급하는 TEMPESTTM 습식-세정 시스템에서 실시될 수 있다. 그 대신에, 기판(121)은 WVG 시스템으로부터 얻어지는 수증기에 약 15 초 동안 노출될 수 있다.
단계(304)에서, 가스 혼합물이 가스 패널(230)로부터 액체 앰풀 캐비넷(252) 및 증기화 장치 캐비넷(252)을 통해서 프로세스 챔버(114A) 내의 기판 표면까지 유동된다. 알루미늄 산화물 (Al2O3) 층을 기판(121) 상에 증착하기 위해서, 가스 혼합물은 적어도 알루미늄 함유 화합물 및 반응 가스를 포함한다. 본 발명의 방법에 따라 증착된 알루미늄 산화물 (Al2O3) 층은 높은 열적 안정성, 높은 유전체 상수(8 보다 크다), 양호한 전기 저항 및 고순도를 가짐으로써, 알루미늄 산화물 (Al2O3) 층이 플래시 메모리 제조에 사용하기 위한 우수한 후보가 될 수 있게 한다. 일 실시예에서, 알루미늄 함유 화합물은 화학식 RxAly(OR')z 을 가지며, 여기에서 R 및 R' 는 H, CH3, C2H5, C3H7, CO, NCO, 알킬 또는 아릴 그룹이고, x, y 및 z 는 1과 8 사이의 정수이다. 다른 실시예에서, 알루미늄 함유 화합물은 화학식 Al(NRR')3 이고, 여기에서 R 및 R'는 H, CH3, C2H5, C3H7, CO, NCO, 알킬 또는 아릴 그룹이고, R'는 H, CH3, C2H5, C3H7, CO, NCO, 알킬 또는 아릴 그룹이다. 적절한 알루미늄 함유 화합물의 예를 들면, 디에틸알루미늄 에톡사이드(diethylalumium ethoxide; Et2AlOEt), 트리에틸-트리-섹-부톡시 디알루미늄(triethyl- tri-sec-butoxy dialumium ;Et3Al2OBu3, 또는 EBDA), 트리메틸디알루미늄 에톡사이드(trimethyldialumium ethoxide), 디메틸 알루미늄 이수프로폭사이드(dimethyl aluminum isupropoxide), 디섹부틸 알루미늄 에톡사이드(disecbutoxy aluminum ethoxide, (OR)2AlR'가 있으며, 여기에서 R 및 R'는 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, 터티어리 부틸, 및 기타 보다 높은 탄소 원자수를 가지는 다른 알킬 그룹이다. 알루미늄 함유 가스와 함께 공급될 수 있는 반응 가스는 산소(O2), 오존(O3), 질소(N2), N2O, 및 NO 등과 같은 산소 함유 가스를 포함한다.
일부 실시예에서, 질소(N2) 및 일산화질소(NO), 또는 및/또는 아르곤(Ar) 및 헬륨(He) 등의 불활성 가스와 같은 캐리어 가스가 가스 혼합물과 함께 프로세스 챔 버(114A) 내로 공급될 수 있다. 추가적으로, 알루미늄 산화물(Al2O3) 물질의 특성을 개선하기 위해서, 다양한 다른 프로세싱 가스들이 첨가될 수 있다. 일 실시예에서, 프로세싱 가스들이 수소(H2), 암모니아(NH3), 수소(H2)와 질소(N2)의 혼합물, 또는 이들의 조합과 같은 반응성 가스일 수 있다. 여러 반응성 가스들 또는 불활성 가스들의 첨가는 반사도와 같은 필름 구조 및/또는 필름 화학물질 성분을 변화시킬 수 있으며, 그에 따라 증착된 필름이 원하는 필름 특성을 가지게 하여 여러 프로세스 요건들을 맞출 수 있도록 조정한다. 본 명세서에서 설명된 실시예에서, 알루미늄 함유 화합물은 트리에틸-트리-섹-부톡시 디알루미늄(EBDA)이고, 반응 가스는 산소 가스(O2)이다. 캐리어 가스는 질소(N2) 가스이다.
일 실시예에서, 트리에틸-트리-섹-부톡시 디알루미늄(EBDA)이 약 115 ℃와 같이 약 150 ℃ 미만인 온도에서 증기화된다. 트리에틸-트리-섹-부톡시 디알루미늄(EBDA)는 분당 약 5 밀리그램 내지 분당 약 50 밀리그램의 유량으로 프로세싱 챔버(114A)로 공급될 수 있다. O2 와 같은 반응 가스가 약 0.1 slm 내지 약 30 slm의 유량으로 공급될 수 있다. N2 와 같은 캐리어 가스가 약 0.1 slm 내지 약 10 slm의 유량으로 공급될 수 있다.
단계(306)에서, 증착 프로세스의 기판 온도는 미리 정해진 온도 범위에서 유지된다. 일 실시예에서, 프로세스 챔버내의 기판 온도는 약 500 ℃ 내지 약 900 ℃ 에서, 예를 들어 약 600 ℃ 및 약 800 ℃에서 유지된다. 다른 실시예에서, 기 판 온도는 약 600 ℃ 내지 약 700 ℃로 유지된다.
기판 온도를 유지하는 동안 몇몇 프로세스 파라미터들이 조정된다. 300 mm 기판을 프로세싱하기에 적합한 일 실시예에서, 프로세스 압력은 약 0 Torr 내지 약 80 Torr, 예를 들어 약 1 Torr 내지 약 20 Torr, 특히 약 3.5 Torr로 유지될 수 있다. 기판과 샤워헤드 사이의 간격은 약 200 밀(mils) 내지 약 1000 밀로 제어될 수 있다.
단계(308)에서, 도 4b에 도시된 바와 같이, 알루미늄 산화물 층(404)이 기판(121)에 증착되는 동안 알루미늄 함유 화합물이 분해되고 반응 가스와 반응한다. 프로세싱 중에, 트리에틸-트리-섹-부톡시 디알루미늄(EBDA)가 증기화되고, 질소(N2) 가스 및/또는 다른 여러 타입의 불활성 가스와 같은 캐리어 가스에 의해서 프로세싱 챔버(114A) 내로 이송된다. 챔버(114A) 내에서 트리에틸-트리-섹-부톡시 디알루미늄(EBDA) 증기 및 산소(O2)와 같은 반응 가스가 반응하여 Al2O3 필름(404)을 기판(121) 상에 형성한다. 원하는 알루미늄 산화물 층(404)의 두께에 도달할 때까지 증착 프로세스는 미리 정해진 소정 시간 동안 실시된다. 일 실시예에서, 알루미늄 산화물 층(404)의 두께는 약 125 Å 내지 약 225 Å 이다. 프로세스는 약 60 초 내지 약 240 초의 시간 동안 실시된다.
알루미늄 산화물 층의 유전 상수는 증착하는 동안에 기판의 온도를 변화시킴으로써 조정될 수 있을 것이다. 도 5에 추가적으로 도시된 바와 같이, 약 630 ℃의 온도에서 증착된 알루미늄 산화물 층은 약 10의 유전 상수(점 '502' 참조)를 가 지는 반면, 약 680 ℃의 온도에서 증착된 알루미늄 산화물 층은 약 8의 유전 상수(점 '504' 참조)를 가진다. 따라서, 낮은 유전 상수가 요구되는 실시예에서, 보다 높은 프로세스 온도를 이용하여 원하는 낮은 유전 상수를 얻을 수 있을 것이다. 대조적으로, 보다 높은 유전 상수가 요구되는 실시예에서는, 보다 낮은 프로세스 온도를 이용하여 원하는 유전 상수를 얻을 수 있을 것이다. 그 대신에, 다양한 유전 상수를 얻기 위해 임의 범위내에서 프로세스 온도를 변화시킬 수도 있을 것이다.
선택적인 단계(310)에서, 어닐링 챔버내에서 열적 어닐링 프로세스를 실시하여 기판(121) 상에 증착된 고-k 알루미늄 산화물 층(404)을 어닐링할 수 있다. 선택적인 단계(310)가 실시되는 적절한 RTP 챔버의 예를 들면, Applied Materials, Inc.로부터 입수할 수 있는 CENTURATM RADIANCETM RTP 챔버 등이 있을 것이다. 열적 어닐링 프로세스 단계(310)는 진공의 단절(breaking) 없이 툴(100)에 통합된 프로세스 챔버(114B-D)들 중 하나에서 후속하여 실시될 수 있을 것이다. 그 대신에, 열적 어닐링 프로세스가 다른 프로세싱 시스템 내의 다른 프로세싱 챔버내에서 실시될 수도 있을 것이다.
일 실시예에서, 기판(121)이 약 700 ℃ 내지 약 1300 ℃의 온도까지 가열될 수 있다. 다른 실시예에서, 어닐링 온도가 약 800 ℃ 내지 약 1300 ℃, 예를 들어 약 1000 ℃ 내지 약 1300 ℃로 제어될 수 있다. 열적 어닐링 프로세스는 다양한 지속시간 동안 실시될 수 있을 것이다. 일 실시예에서, 열적 어닐링 프로세스의 지속시간은 약 1 초 내지 약 180 초, 예를 들어, 약 2 초 내지 약 60 초, 특히 약 5 초 내지 약 60 초일 수 있다. 하나 이상의 어닐링 가스가 열적 어닐링 프로세스를 위한 챔버내로 공급된다. 어닐링 가스의 예를 들면, 산소(O2), 오존(O3), 원자 산소(O), 수소(H2), D2 가스, 물(H2O), 일산화질소(NO), 아산화질소(N2O), 이산화질소(NO2), 디니트로젠 펜톡사이드(N2O5), 질소(N2), 암모니아(NH3), 히드라진(N2H4), 헬륨(He), 아르곤(Ar), 및 이들의 유도체 또는 그 조합을 포함한다. 어닐링을 위해 프로세스는 약 0 Torr 내지 약 760 Torr, 예를 들어 약 5 Torr 내지 약 100 Torr, 특히 약 5 Torr 내지 약 20 Torr로 제어된다.
도 4c에 도시된 바와 같이, 단계(310)의 선택적인 열적 어닐링 프로세스는 알루미늄 산화물 층(404)을 어닐링 후 층(post anneal layer; 406)으로 변환시킨다. 통상적인 오제 분광장치(Auger Spectroscopy)로 측정할 때, 열적 어닐링 프로세스 단계(310)는 알루미늄과 산화물 결합들 사이의 결합 에너지를 증진시키며, 그에 따라 알루미늄 산화물 필름에서 중실(solid) 필름 구조를 제공한다. 추가적으로, 통상적인 원자 현미경으로 검사할 때, 어닐링 후 층(406)은 표면 조도(roughness)가 5 nm 미만인 매끄러운 표면을 가진다.
일 실시예에서, Ta 또는 TaN과 같은 금속 및/또는 금속 질화물 층이 어닐링 후 알루미늄 산화물 층(406)의 상부에 추가로 형성되어 금속 게이트 구조 TANOS 차지 트랩 플래시 메모리 소자를 형성할 수 있다. 어닐링된 알루미늄 산화물 층(406)은, 소거 작동 중에 백 터널링을 상당히 감소시키면서 높은 소거 효율 및 낮은 전력 소모를 제공하는 블록킹(blocking) 층으로서 작용한다. 본 명세서에 기재된 MOCVD에 의해서 알루미늄 산화물 층을 증착하기 위한 방법 역시 다른 적합한 소자 및/또는 트랜지스터에서 이용될 수 있을 것이다.
따라서, 차지 트랩 플래시 메모리의 게이트 제조를 위해 이용될 수 있는 고-k 층을 증착하기 위한 방법이 제공된다. 그러한 방법은 TANOS 차지 트랩 플래시 메모리의 금속 게이트 구조에서 블록킹 층으로서 작용하는 고 유전 상수 안정(stable) 필름을 생성하고, 그에 따라 그러한 소자의 전기적 성능을 개선한다.
본 발명의 실시예들에 대해서 이상에서 설명하였지만, 본 발명의 기본적인 범위 내에서 본 발명의 다른 추가적인 실시예들을 용이하게 인식할 수 있을 것이며, 본 발명의 범위는 특허청구범위에 의해서 결정될 것이다.
도 1은 본 발명의 일 실시예에서 이용되는 종류의 예시적인 통합형 반도체 기판 프로세싱 시스템(예를 들어, 클러스터 툴; cluster tool)의 개략도이다.
도 2는 본 발명의 실시를 위해 이용될 수 있는 장치의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 증착 프로세스의 프로세스 흐름도이다.
도 4a-4c는 본 발명의 실시예에 따라 고-k 물질이 증착된 기판 구조의 단면도이다.
도 5는 여러 증착 온도에서 여러 유전 상수를 가지는 본 발명의 일 실시예에 의해 형성된 고-k 물질을 도시한 그래프이다.

Claims (15)

  1. 플래시 메모리 제조에 적합한 기판 상에 고-k 유전체 층을 형성하는 방법으로서:
    기판을 챔버내로 제공하는 단계;
    산소 함유 가스 및 알루미늄 함유 화합물을 포함하는 가스 혼합물을 상기 챔버내로 공급하는 단계로서, 상기 알루미늄 함유 화합물이 RxAly(OR')z 및 Al(NRR')3 으로 이루어진 그룹으로부터 선택된 화학식을 가지는, 가스 혼합물 공급 단계;
    기판 가열 단계; 그리고
    화학기상증착 프로세스에 의해서 가열된 기판상에 약 8 보다 큰 유전 상수를 가지는 알루미늄 산화물 층을 증착하는 단계를 포함하는
    고-k 유전체 층 형성 방법.
  2. 제 1 항에 있어서,
    상기 산소 함유 가스가 O2, NO, N2O 중 하나 이상인
    고-k 유전체 층 형성 방법.
  3. 제 1 항에 있어서,
    상기 가스 혼합물 공급 단계가:
    가스 혼합물과 함께 캐리어 가스를 공급하는 단계를 더 포함하며,
    상기 캐리어 가스는 N2, Ar, He, NO, N2O 중 하나 이상인
    고-k 유전체 층 형성 방법.
  4. 제 1 항에 있어서,
    상기 화학식 RxAly(OR')z and Al(NRR')3 중의 상기 R 및 R'는 H, CH3, C2H5, C3H7, CO, NCO, 알킬 및 아릴 그룹 중 하나 이상인
    고-k 유전체 층 형성 방법.
  5. 제 1 항에 있어서,
    상기 화학식 RxAly(OR')z 중의 상기 x, y 및 z 는 1 내지 8의 정수인
    고-k 유전체 층 형성 방법.
  6. 제 1 항에 있어서,
    상기 알루미늄 함유 화합물이 트리에틸-트리-섹-부톡시 디알루미늄(EBDA)인
    고-k 유전체 층 형성 방법.
  7. 제 1 항에 있어서,
    상기 기판을 어닐링하는 단계를 더 포함하는
    고-k 유전체 층 형성 방법.
  8. 제 1 항에 있어서,
    상기 가스 혼합물을 공급하는 단계가:
    상기 트리에틸-트리-섹-부톡시 디알루미늄(EBDA) 전구체를 상기 챔버로 공급하기에 앞서서 150 ℃ 미만에서 증기화하는 단계를 더 포함하는
    고-k 유전체 층 형성 방법.
  9. 플래시 메모리 제조에 적합한 기판 상에 고-k 유전체 층을 형성하기 위한 방법으로서:
    기판을 챔버내로 제공하는 단계;
    150 ℃ 미만에서 트리에틸-트리-섹-부톡시 디알루미늄(EBDA) 전구체를 증기 화하는 단계;
    증기화된 전구체 및 산소 함유 가스를 상기 챔버내로 공급하는 단계;
    기판 가열 단계; 그리고
    화학기상증착 프로세스에 의해서 가열된 기판상에 알루미늄 산화물 층을 증착하는 단계를 포함하는
    고-k 유전체 층 형성 방법.
  10. 제 9 항에 있어서,
    약 700 ℃ 내지 약 1300 ℃의 온도에서 기판을 어닐링하는 단계를 더 포함하는
    고-k 유전체 층 형성 방법.
  11. 제 10 항에 있어서,
    상기 어닐링하는 단계가:
    어닐링 중에 상기 기판으로 어닐링 가스를 공급하는 단계를 더 포함하며,
    상기 어닐링 가스가 N2, O2 및 H2 중 하나 이상인
    고-k 유전체 층 형성 방법.
  12. 제 9 항에 있어서,
    상기 산소 함유 가스가 O2 인
    고-k 유전체 층 형성 방법.
  13. 플래시 메모리 제조에 적합한 기판 상에 고-k 유전체 층을 증착하기 위한 방법으로서:
    기판을 챔버내로 제공하는 단계;
    산소 함유 가스 및 트리에틸-트리-섹-부톡시 디알루미늄(EBDA) 전구체를 포함하는 가스 혼합물을 상기 챔버내로 공급하는 단계;
    화학기상증착 프로세스에 의해서 상기 기판 상에 알루미늄 산화물 층을 증착하는 단계;
    상기 기판을 약 600 ℃ 내지 약 800 ℃로 가열하는 단계;
    화학기상증착 프로세스에 의해서 가열된 기판상에 약 8 보다 큰 유전 상수를 가지는 알루미늄 산화물 층을 증착하는 단계; 및
    상기 기판을 어닐링하는 단계를 포함하는
    고-k 유전체 층 형성 방법.
  14. 제 13 항에 있어서,
    상기 산소 함유 가스가 O2 인
    고-k 유전체 층 형성 방법.
  15. 제 13 항에 있어서,
    상기 기판을 어닐링하는 단계가:
    상기 기판을 약 700 ℃ 내지 약 1300 ℃의 온도에서 어닐링하는 단계; 및
    상기 어닐링 중에 상기 기판으로 어닐링 가스를 공급하는 단계를 더 포함하며,
    상기 어닐링 가스가 N2, O2 및 H2 중 하나 이상인
    고-k 유전체 층 형성 방법.
KR1020080040623A 2007-04-30 2008-04-30 화학기상증착 프로세스를 이용한 고­ｋ 유전체 물질 증착방법 KR20080097152A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/742,402 US20080268154A1 (en) 2007-04-30 2007-04-30 Methods for depositing a high-k dielectric material using chemical vapor deposition process
US11/742,402 2007-04-30

Publications (1)

Publication Number Publication Date
KR20080097152A true KR20080097152A (ko) 2008-11-04

Family

ID=39887312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040623A KR20080097152A (ko) 2007-04-30 2008-04-30 화학기상증착 프로세스를 이용한 고­ｋ 유전체 물질 증착방법

Country Status (5)

Country Link
US (1) US20080268154A1 (ko)
JP (1) JP2008311631A (ko)
KR (1) KR20080097152A (ko)
CN (1) CN101298663A (ko)
TW (1) TW200910452A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963455B2 (ja) * 2007-09-04 2012-06-27 国立大学法人北海道大学 半導体基板の表面に絶縁膜を形成する方法と装置
US7618893B2 (en) * 2008-03-04 2009-11-17 Applied Materials, Inc. Methods of forming a layer for barrier applications in an interconnect structure
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP5566334B2 (ja) * 2010-12-28 2014-08-06 麒麟麦酒株式会社 ガスバリア性プラスチック成形体及びその製造方法
CN103137461B (zh) * 2011-12-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 高k栅介质层的形成方法及形成装置、晶体管的形成方法
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11028480B2 (en) 2018-03-19 2021-06-08 Applied Materials, Inc. Methods of protecting metallic components against corrosion using chromium-containing thin films
US11015252B2 (en) 2018-04-27 2021-05-25 Applied Materials, Inc. Protection of components from corrosion
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
WO2020219332A1 (en) 2019-04-26 2020-10-29 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
US11542597B2 (en) 2020-04-08 2023-01-03 Applied Materials, Inc. Selective deposition of metal oxide by pulsed chemical vapor deposition
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
EP4175772A4 (en) 2020-07-03 2024-08-28 Applied Materials, Inc. PROCEDURES FOR REHABILITATION OF AEROSPACE COMPONENTS
US11955333B2 (en) * 2021-03-22 2024-04-09 Applied Materials, Inc. Methods and apparatus for processing a substrate
US20230010568A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
CN118516764B (zh) * 2024-05-15 2024-10-25 国鲸合创(青岛)科技有限公司 蓝宝石基掺铝氧化锌透明导电单晶薄膜材料生产成套设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998016667A1 (en) * 1996-10-16 1998-04-23 The President And Fellows Of Harvard College Chemical vapor deposition of aluminum oxide
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane

Also Published As

Publication number Publication date
TW200910452A (en) 2009-03-01
US20080268154A1 (en) 2008-10-30
CN101298663A (zh) 2008-11-05
JP2008311631A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
KR20080097152A (ko) 화학기상증착 프로세스를 이용한 고­ｋ 유전체 물질 증착방법
US7910446B2 (en) Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
KR101888366B1 (ko) 반도체 기판 프로세싱 시스템
US8043907B2 (en) Atomic layer deposition processes for non-volatile memory devices
KR101002445B1 (ko) 단일 웨이퍼 저압 화학 기상 증착을 이용한 실리콘 산화물 및 옥시나이트라이드 증착 방법
US20060153995A1 (en) Method for fabricating a dielectric stack
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US7846793B2 (en) Plasma surface treatment for SI and metal nanocrystal nucleation
CN101199044A (zh) 硅基电介质的化学气相沉积方法
JP2001237243A (ja) インシチュ誘電体スタックの製造方法及びそのプロセス
TW201441408A (zh) 包含氮化矽之膜的電漿輔助原子層沉積
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
US20120201959A1 (en) In-Situ Hydroxylation System
US20160040287A1 (en) Tungsten Film Forming Method
US7829457B2 (en) Protection of conductors from oxidation in deposition chambers
TWI840569B (zh) 低k介電質之自形成阻障層
KR20070061451A (ko) 유전 스택을 제조하는 방법
US20130087099A1 (en) In-Situ Hydroxylation Apparatus
KR20230088827A (ko) 컨포멀한 실리콘 산화물 막 증착
TWI871500B (zh) 以偶極膜工程化的mosfet閘極
JP2010147417A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080430

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100329

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100712

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100329

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I