KR20080089061A - Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same - Google Patents

Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same Download PDF

Info

Publication number
KR20080089061A
KR20080089061A KR1020070032045A KR20070032045A KR20080089061A KR 20080089061 A KR20080089061 A KR 20080089061A KR 1020070032045 A KR1020070032045 A KR 1020070032045A KR 20070032045 A KR20070032045 A KR 20070032045A KR 20080089061 A KR20080089061 A KR 20080089061A
Authority
KR
South Korea
Prior art keywords
capacitor
electrode
source
gadolinium
titanium
Prior art date
Application number
KR1020070032045A
Other languages
Korean (ko)
Inventor
이기정
염승진
송한상
길덕신
김영대
김진혁
도관우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032045A priority Critical patent/KR20080089061A/en
Publication of KR20080089061A publication Critical patent/KR20080089061A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

A capacitor with a dielectric containing gadolinium and titanium and a method for manufacturing the same are provided to increase capacitance by forming an equivalent oxide thickness of 5 to 10 Å. A dielectric contains a gadolinium component and a titanium component on a first electrode(100). A second electrode(102) is prepared on the dielectric. The dielectric is a GdTiO3 structure(103). The GdTiO3 structure is a structure of which Gd2O3 and TiO2 are mixed. The GdTiO2 structure is formed by a process for injecting a gadolinium source containing the gadolinium component, and a process for injecting a titanium source containing the titanium component. The dielectric has a thickness of 50 to 150 Å. The first electrode and the second electrode are metal layers. The first electrode and the second electrode are metal materials selected from Ru, TiN, Pt, Ir, and HfN.

Description

가돌리늄과 티타늄이 함유된 유전막을 구비하는 캐패시터 및 그의 제조 방법{CAPACITOR WITH DIELECTRIC CONTAINED GADOLINIUM AND TITANIUM AND METHOD FOR FABRICATING THE SAME}Capacitor with a dielectric film containing gadolinium and titanium and a method of manufacturing the same {CAPACITOR WITH DIELECTRIC CONTAINED GADOLINIUM AND TITANIUM AND METHOD FOR FABRICATING THE SAME}

도 1은 종래기술에 따른 MIM 구조의 캐패시터를 도시한 도면.1 shows a capacitor of a MIM structure according to the prior art;

도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도시한 도면.2 is a view showing the structure of a capacitor according to an embodiment of the present invention.

도 3은 [단위사이클1]에 따른 [GdTiOx]의 원자층증착법(ALD)을 설명하기 위한 도면.3 is a view for explaining the atomic layer deposition method (ALD) of [GdTiO x ] according to [Unit Cycle 1].

도 4는 [단위사이클2]에 따른 [GdTiOx]의 원자층증착법(ALD)을 설명하기 위한 도면.4 is a view for explaining the atomic layer deposition method (ALD) of [GdTiO x ] according to [Unit Cycle 2].

도 5a 내지 도 5c는 본 발명의 실시예에 따른 GdTiO3 유전막을 채용한 MIM 캐패시터의 제조 방법을 도시한 공정 단면도.5A to 5C are cross-sectional views illustrating a method of manufacturing a MIM capacitor employing a GdTiO 3 dielectric film according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 제1전극100: first electrode

101 : GdTiO3 101: GdTiO 3

102 : 제2전극102: second electrode

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 유전막, 그를 구비한 캐패시터 및 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing technique of a semiconductor element. Specifically, It is related with a dielectric film, the capacitor provided with the same, and a manufacturing method.

최근 미세화된 반도체 공정기술의 급속한 발전으로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저 전압화가 이루어지고 있다. 그러나 기억소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트 에러(soft error)의 발생과 리프레쉬 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 용량이 지속적으로 요구되고 있다.Recently, due to the rapid development of miniaturized semiconductor processing technology, as the integration of memory products is accelerated, the unit cell area is greatly reduced, and the operating voltage is lowered. However, despite the decrease in cell area, the charging capacity required for the operation of the memory device is required to have a sufficient capacity of 25 fF / cell or more in order to prevent the occurrence of soft errors and shortening of the refresh time. .

이러한 상황하에서 Al2O3 유전막을 채용한 SIS(Polysilicon-Insulator-Polysilicon) 형태의 커패시터가 512M 이상의 차세대 DRAM 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있기 때문에 TiN 전극과 HfO2/Al2O3 유전막을 채용한 MIS(Metal-Insulator-Polysilicon) 형태 또는 HfO2/Al2O3/HfO2 유전막을 채용한 MIM(Metal-Insulator-Metal) 형태의 캐패시터 개발이 그동안 주류를 이루어 왔다. Under these circumstances, TiN electrodes and HfO 2 / Al 2 O are limited because polysilicon-insulator-polysilicon (SIS) type capacitors employing Al 2 O 3 dielectric films are limited in securing the necessary charge capacity for next-generation DRAM products of 512M or more. Capacitors in the form of MIS (Metal-Insulator-Polysilicon) employing 3 dielectric films or MIM (Metal-Insulator-Metal) employing HfO 2 / Al 2 O 3 / HfO 2 dielectric films have been mainstream.

그러나, 이들 캐패시터의 경우 기대할 수 있는 등가산화막(Tox : Equivalent Oxide Thickness) 두께의 한계가 11Å 정도이기 때문에 60nm 급 이하의 금속배선 공정이 적용되는 반도체 DRAM 제품군에서 25fF/cell 이상의 셀 충전용량(Cell Capacitance)을 얻기 어렵다.However, these capacitors have a limit of equivalent equivalent oxide thickness (Tox: Toxic Oxide Thickness) of about 11Å, so the cell capacities of 25 fF / cell or more in the semiconductor DRAM product line of 60 nm or less metal wiring process are applied. Difficult to obtain).

그래서, 최근에는 도 1과 같이, Ru 과 같은 귀금속막(novel metal)을 채용하고 TiO2, Ta2O5, HfO2과 같은 단일 유전막을 채용한 MIM 구조의 캐패시터(이하, 'MIM 캐패시터'라 약칭함) 소자의 개발이 본격적으로 이루어지고 있다. Therefore, recently, as shown in FIG. 1, a capacitor having a MIM structure employing a noble metal film such as Ru and a single dielectric film such as TiO 2 , Ta 2 O 5 , or HfO 2 (hereinafter, referred to as a 'MIM capacitor') Abbreviation) The development of the device is in earnest.

도 1은 종래기술에 따른 MIM 구조의 캐패시터를 도시한 도면으로서, 종래 캐패시터는 전하전장(Storage) 역할을 하는 제1전극(11), 유전막(12) 및 플레이트(Plate) 역할을 하는 제2전극(13)으로 이루어진다. 제1전극(11)과 제2전극(13)은 Ru 과 같은 귀금속막(novel metal layer)이고, 유전막(12)은 TiO2, Ta2O5, HfO2과 같은 단일 유전막이다.1 is a view showing a capacitor of the MIM structure according to the prior art, the conventional capacitor is a first electrode 11, the dielectric film 12 and the plate (plate) that serves as a charge electric field (Storage) It consists of (13). The first electrode 11 and the second electrode 13 are a noble metal layer such as Ru, and the dielectric layer 12 is a single dielectric layer such as TiO 2 , Ta 2 O 5 , or HfO 2 .

그러나, 도 1과 같은 MIM 캐패시터는 등가산화막 두께를 10Å 이하로 낮추면, 누설전류가 0.5fA/cell 이상으로 증가하는 문제점이 수반되고 있기 때문에 아직까지는 사실상 제품적용이 어려운 상황이다.However, in the MIM capacitor as shown in FIG. 1, when the equivalent oxide film thickness is lowered to 10 mA or less, the leakage current increases by 0.5 fA / cell or more. Thus, the practical application of the MIM capacitor is still difficult.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 등가산화막 두께를 10Å 이하로 낮추어 25fF/cell 이상의 충전용량을 얻으면서도 정상적인 동작전압은 물론 보다 가혹적인 동작전압하에서도 신뢰성이 보장될만한 0.5fA/cell 이하의 안정적인 수준으로 누설전류특성을 확보할 수 있는 캐패시터 및 그의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, the equivalent oxide film thickness is lowered to 10Å or less to obtain a charging capacity of 25 fF / cell or more, but the reliability can be ensured under normal operating voltage and more severe operating voltage It is an object of the present invention to provide a capacitor and a method for manufacturing the same, which can secure leakage current characteristics at a stable level of 0.5 fA / cell or less.

상기 목적을 달성하기 위한 본 발명의 캐패시터는 전하저장전극; 상기 전하저장전극 상의 가돌리늄(Gd) 성분과 티타늄(Ti) 성분을 함유하는 유전막; 및 상기 유전막 상의 플레이트전극을 포함하는 것을 특징으로 한다. 상기 유전막은 가돌리늄(Gd) 성분과 티타늄(Ti) 성분을 함유하는 것을 특징으로 하며, 상기 가돌리늄(Gd) 성분과 티타늄(Ti) 성분은 산소성분과 결합하여 GdTiO3 구조를 이루는 것을 특징으로 하고, 상기 GdTiO3 구조는 상기 가돌리늄(Gd) 성분이 함유된 산화물과 상기 티타늄성분이 함유된 산화물이 혼합된 것을 특징으로 한다.Capacitor of the present invention for achieving the above object is a charge storage electrode; A dielectric film containing a gadolinium (Gd) component and a titanium (Ti) component on the charge storage electrode; And a plate electrode on the dielectric layer. The dielectric layer is characterized by containing a gadolinium (Gd) component and titanium (Ti) component, the gadolinium (Gd) component and titanium (Ti) component is characterized in that the GdTiO 3 structure by combining with the oxygen component, The GdTiO 3 structure is characterized in that the oxide containing the gadolinium (Gd) component and the oxide containing the titanium component is mixed.

그리고, 본 발명의 캐패시터의 제조 방법은 전하저장전극을 형성하는 단계; 상기 전하저장전극 상에 가돌리늄(Gd) 성분과 티타늄(Ti) 성분이 함유된 유전막을 형성하는 단계; 및 상기 유전막 상에 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 유전막은 가돌리늄(Gd) 성분과 티타늄(Ti) 성분이 함유된 GdTiO3 구조로 형성하는 것을 특징으로 하며, 상기 GdTiO3 구조는 가돌리늄(Gd) 성분이 함유된 산화물과 티타늄(Ti) 성분이 함유된 산화물을 혼합시켜 형성하는 것을 특징으로 하고, 상기 가돌리늄(Gd) 성분이 함유된 산화물과 티타늄(Ti) 성분이 함유된 산화물은 원자층증착법(ALD)을 이용한 인시튜(In-situ) 증착을 통해 혼합하는 것을 특징으로 한다.In addition, the method of manufacturing the capacitor of the present invention includes the steps of forming a charge storage electrode; Forming a dielectric film containing a gadolinium (Gd) component and a titanium (Ti) component on the charge storage electrode; And forming a plate electrode on the dielectric layer. The dielectric layer may be formed of a GdTiO 3 structure containing a gadolinium (Gd) component and a titanium (Ti) component, and the GdTiO 3 structure may include an oxide containing a gadolinium (Gd) component and a titanium (Ti) component. And the oxide containing the gadolinium (Gd) component and the oxide containing the titanium (Ti) component are subjected to in-situ deposition using atomic layer deposition (ALD). Characterized by mixing through.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

본 발명은 MIM 캐패시터의 전기적 두께인 등가 산화막 두께(Tox ; Equivalent Oxide Thickness)를 10Å 이하로 낮춰서 60nm 급 이하의 금속배선공정이 채용되는 DRAM 제품군에서 25fF/cell 이상의 충전용량을 얻고자 할 때에 제품의 정상적인 동작전압 하에서는 물론이고, 보다 가혹적인 동작전압 하에서도 신뢰성이 보장될 만한 0.5fA/cell 이하의 안정적인 수준으로 누설전류 특성을 확보하기위해 다음과 같은 방법을 사용한다.The present invention is to reduce the equivalent oxide thickness (Tox; Equivalent Oxide Thickness) of the MIM capacitor to less than 10Å to obtain a charge capacity of 25 fF / cell or more in the DRAM product line of 60nm or less metal wiring process is adopted The following methods are used to ensure leakage current characteristics at a stable level of 0.5 fA / cell or less under normal operating voltage and reliability even under more severe operating voltage.

기본적으로 본 발명에서는 등가 산화막 두께(Tox ; Equivalent Oxide Thickness)를 10Å 이하로 낮추었을 때, TiO2, Ta2O5 또는 HfO2 유전막을 사용한 MIM 캐패시터에서 문제점으로 지적되었던 누설전류 증가 문제와 열안정성 부족 문제를 개선하기 위하여 티타늄산화막(TiOx) 내에 가돌리늄(Gadolinium, Gd)을 도핑한 가돌리늄티타늄산화막(GdTiOx)을 이용하여 캐패시터의 유전막으로 사용하는 제조 기술을 핵심으로 한다. 여기서 가돌리늄(Gd)은 일종의 전도성을 띤 전자주개(conductive lightly donor) 역할을 하면서 충분히 화학적 및 전기적으로 안정성을 갖고 티타늄(Ti)과 결합되어 있다. Basically, in the present invention, when the equivalent oxide thickness (Tox) is lowered to 10 kΩ or less, the leakage current increase problem and thermal stability which have been pointed out as problems in the MIM capacitor using TiO 2 , Ta 2 O 5 or HfO 2 dielectric film to improve the problem, the lack of manufacturing techniques that use a dielectric layer of a capacitor by using a titanium oxide (TiO x), gadolinium (gadolinium, Gd) doped with gadolinium titanium oxide (GdTiO x) to within the core. Here, gadolinium (Gd) acts as a kind of conductive lightly donor, and is sufficiently chemically and electrically stable and is combined with titanium (Ti).

가돌리늄(Gd)은 주기율표 제3A족에 속하는 란탄족 원소 중의 하나이다.Gadolinium (Gd) is one of the lanthanide elements belonging to group 3A of the periodic table.

가돌리늄티타늄산화막(GdTiOx)은 증착 공정조건, 예를 들면, 온 도(temperature), 압력(pressure), 플로우율flow rate)과 박막의 물리/화학적 상태(예컨대, 그레인크기(grain size), 막두께 및 조성(film thickness and composition)) 변화에 따라 유전상수 값을 40∼60 범위내에서 조절이 가능하다. 예들 들어, 가돌리늄(Gd) 성분의 도핑된 함유량에 따라 누설전류 발생 수준(Leakage Current Density)과 항복 전압(Breakdown Voltage) 수준을 제어할 수가 있다. 즉, 전하 저장 전극으로 사용된 물질의 종류와 캐패시터의 사양에 따라 가돌리늄티타늄산화막(GdTiOx) 증착 공정을 통해 유전 특성 제어가 실제 가능하기 때문에 TiO2, Ta2O5 또는 HfO2 유전막을 채용한 MIM 캐패시터의 유전성의 한계와 누설전류 발생 문제점을 보다 효과적으로 극복할 수가 있을 뿐만 아니라 가돌리늄과 산소의 결함(Gd-O bone)에 의해 열안정성이 증대되어 메모리 제품의 성능과 신뢰성을 향상시킬 수 있다. Gadolinium titanium oxide films (GdTiO x ) are used for deposition process conditions such as temperature, pressure, flow rate and physical / chemical states of the thin film (eg grain size, film). The dielectric constant value can be adjusted within the range of 40 to 60 according to the change in film thickness and composition. For example, the leakage current generation level and the breakdown voltage level may be controlled according to the doped content of the gadolinium (Gd) component. That is, a charge storage dielectric properties on the specification of the type and the capacitors of the material used as an electrode via the gadolinium titanium oxide (GdTiO x) deposition control is adopted TiO 2, Ta 2 O 5 or HfO 2 dielectric layer because it can actually Not only can the MIM capacitor's dielectric limit and leakage current generation problems be overcome more effectively, but the thermal stability is enhanced by the gadolinium and oxygen defects (Gd-O bone), which improves the performance and reliability of memory products.

후술하는 실시예에서 사용된 가돌리늄티타늄산화막은 유전율(ε=∼50)이 HfO2(ε=20) 또는 Ta2O5(ε=25) 보다 크고, TiO2(ε=40∼80) 보다 누설전류가 작고, 항복전압이 크므로 60nm 급 이하 DRAM 제품군에서 25fF/cell 이상의 높은 충전용량 값을 얻을 수 있다.The gadolinium titanium oxide film used in the examples described below has a dielectric constant (ε = -50) of greater than HfO 2 (ε = 20) or Ta 2 O 5 (ε = 25) and leakage from TiO 2 (ε = 40 to 80). The small current and high breakdown voltage enable high charge capacity values of more than 25 fF / cell in DRAM families up to 60 nm.

가돌리늄티타늄산화막을 유전막으로 갖는 MIM 캐패시터를 사용할 경우 SIS(Polysilicon-Insulator-Polysilicon) 또는 MIS(Metal-Insulator-Polisilicon) 캐패시터 보다 등가 산화막 두께를 10Å 이하로 낮출 수 있기 때문에 보다 큰 충전용량 값을 얻을 수 있다. 그리고 TiO2, Ta2O5, 또는 HfO2 유전막을 채용한 MIM 캐패 시터보다 누설전류 발생을 효과적으로 억제할 수 있을 뿐만 아니라 TiO2를 채용한 MIM 캐패시터보다 항복전계 증가시킬 수 있기 때문에 60nm 이하 금속배선 공정이 채용되는 512M 급 이상의 초고집적 제품군에 사용할 경우 양질의 전기적 특성과 함께 신뢰성 향상 효과를 동시에 얻을 수 있다. When using MIM capacitors with gadolinium titanium oxide as the dielectric film, the equivalent oxide thickness can be lowered to 10Å or less than that of SIS (Polysilicon-Insulator-Polysilicon) or MIS (Metal-Insulator-Polisilicon) capacitors. have. In addition, since the leakage current can be more effectively suppressed than that of the MIM capacitor employing the TiO 2 , Ta 2 O 5 , or HfO 2 dielectric film, the breakdown field can be increased more than that of the MIM capacitor employing the TiO 2 . When used in the 512M class or higher integrated product line where the process is adopted, it is possible to achieve high quality and high reliability at the same time.

도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도시한 도면이다.2 is a view showing the structure of a capacitor according to an embodiment of the present invention.

도 2를 참조하면, 캐패시터는 전하전장(Storage) 역할을 하는 제1전극(100), 가돌리늄티타늄산화막(GdTiOx, 101) 및 플레이트(Plate) 역할을 하는 제2전극(102)으로 이루어진다. 제1전극(100)과 제2전극(102)은 Ru 과 같은 귀금속막(novel metal layer)이고, 가돌리늄티타늄산화막(22)은 'GdTiO3'을 사용할 수 있다.Referring to FIG. 2, the capacitor includes a first electrode 100 serving as a charge field, a gadolinium titanium oxide film GdTiO x , 101, and a second electrode 102 serving as a plate. The first electrode 100 and the second electrode 102 may be a noble metal layer such as Ru, and the gadolinium titanium oxide layer 22 may use 'GdTiO 3 '.

도 3은 GdTiOx의 제1증착방법을 설명하기 위한 도면이다.3 is a view for explaining a first deposition method of GdTiO x .

GdTiOx은 티타늄산화막(TixOy)과 가돌리늄산화막(GdxOy)이 혼합된 구조이다.GdTiO x has a structure in which a titanium oxide film (Ti x O y ) and a gadolinium oxide film (Gd x O y ) are mixed.

이와 같이 혼합된 구조를 증착하기 위해 원자층증착공정(Atomic Layer Deposition)을 이용한다.Atomic layer deposition is used to deposit the mixed structure as described above.

먼저, 단위사이클1은 다음과 같다.First, unit cycle 1 is as follows.

[단위사이클1][Unit cycle 1]

[(Ti 소스/퍼지/반응가스/퍼지)m(Gd 소스/퍼지/반응가스/퍼지)n]Q[(Ti source / purge / reactive gas / purge) m (Gd source / purge / reactive gas / purge) n] Q

위 단위사이클1에서 (Ti 소스/퍼지/반응가스/퍼지)m는 'TixOy 단위사이클'을 m회의 사이클수로 반복 진행하는 것을 의미하며, (Gd 소스/퍼지/반응가스/퍼지)n는 'GdxOy 단위사이클'을 n회의 사이클수로 반복 진행하는 것을 의미하고, [(Ti 소스/퍼지/반응가스/퍼지)m(Gd 소스/퍼지/반응가스/퍼지)n]Q는 (Ti 소스/퍼지/반응가스/퍼지)m(Gd 소스/퍼지/반응가스/퍼지)n로 이루어진 '[GdTiOx] 단위사이클'을 Q회의 사이클수로 반복 진행하는 것을 의미한다.In unit cycle 1, (Ti source / purge / reactive gas / purge) m means to repeat 'Ti x O y unit cycle' m number of cycles, (Gd source / purge / reactive gas / purge) n means to repeat 'Gd x O y unit cycle' with the number of cycles n times, [(Ti source / purge / reactive gas / purge) m (Gd source / purge / reactive gas / purge) n] Q Is composed of (Ti source / purge / react gas / purge) m (Gd source / purge / react gas / purge) n '[GdTiO x ] It means that the unit cycle 'is repeated in the number of Q cycles.

먼저, (Ti 소스/퍼지/반응가스/퍼지)m로 이루어진 'TixOy 단위사이클'에서 'Ti 소스'는 TixOy를 증착하기 위한 Ti 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '반응가스'는 TixOy를 증착하기 위한 반응가스를 주입하는 단계이다.First, in the 'Ti x O y unit cycle' consisting of (Ti source / purge / reactive gas / purge) m, 'Ti source' is a step of injecting a Ti source for depositing Ti x O y , and 'purge' Injecting a purge gas, 'reaction gas' is a step of injecting a reaction gas for depositing Ti x O y .

그리고, (Gd 소스/퍼지/반응가스/퍼지)n로 이루어진 'GdxOy 단위사이클'에서, 'Gd 소스'는 GdxOy를 증착하기 위한 Gd 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '반응가스'는 GdxOy를 증착하기 위한 반응가스를 주입하는 단계이다.And, in the 'Gd x O y unit cycle' consisting of (Gd source / purge / reactive gas / purge) n, 'Gd source' is a step of injecting a Gd source for depositing Gd x O y , 'Purge' Is a step of injecting a purge gas, and a 'reaction gas' is a step of injecting a reaction gas for depositing Gd x O y .

위와 같이 이루어지는 [TixOy 단위사이클]과 [GdxOy 단위사이클]을 각각 m회 및 n회의 사이클 수로 반복진행하므로써 일정 두께의 TixOy와 GdxOy를 각각 증착하 고, [TixOy 단위사이클]과 [GdxOy 단위사이클]을 합친 (Ti 소스/퍼지/반응가스/퍼지)m(Gd 소스/퍼지/반응가스/퍼지)n 단위사이클을 Q회 반복 진행하여 [GdTiOx]의 총 두께를 결정한다.By repeating [Ti x O y unit cycle] and [Gd x O y unit cycle] made as described above with m and n cycles, respectively, Ti x O y and Gd x O y of a certain thickness are deposited, respectively. (Ti source / purge / reactive gas / purge) m (Gd source / purge / reactive gas / purge) n combined [Ti x O y unit cycle] and [Gd x O y unit cycle] To determine the total thickness of [GdTiO x ].

그리고, TixOy와 GdxOy가 균일하게 혼합되는 효과를 증대시키기 위하여 [TixOy 단위사이클]의 반복횟수인 m과 [GdxOy 단위사이클]의 반복횟수인 n의 비율을 적어도 5:5 이하로 한다.Then, the ratio of the number of iterations of the Ti x O y and Gd x O y is in order to increase the effect of uniformly mixing the [Ti x O y unit cycles; number of repetitions of m and [Gd x O y unit cycle] n Is at least 5: 5 or less.

도 3은 [단위사이클1]에 따른 [GdTiOx]의 원자층증착법(ALD)을 설명하기 위한 도면으로서, 구체적으로 가돌리늄산화막의 일예라 할 수 있는 "GdTiO3"을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다. FIG. 3 is a view for explaining atomic layer deposition (ALD) of [GdTiO x ] according to [Unit Cycle 1]. Specifically, "GdTiO 3 ", which is an example of a gadolinium oxide film, may be formed by atomic layer deposition. When the gas is supplied into the chamber.

도 3을 참조하여 [GdTiO3]의 증착 예를 자세히 설명하면 다음과 같다.An example of deposition of [GdTiO 3 ] is described in detail with reference to FIG. 3.

증착공정을 설명하기 앞서, [TixOy 단위사이클]은 (Ti/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 m회 반복진행한다. 단위사이클에서 'Ti'는 Ti 소스이고, 'N2'는 퍼지가스이며, 'O3'은 반응가스이다.Before explaining the deposition process, [Ti x O y unit cycle] is a unit cycle of (Ti / N 2 / O 3 / N 2 ), and the unit cycle is repeated m times. In the unit cycle, 'Ti' is a Ti source, 'N 2 ' is a purge gas, and 'O 3 ' is a reaction gas.

그리고, [GdxOy 단위사이클]은 (Gd/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 n회 반복진행한다. 단위사이클에서 'Gd'은 Gd 소스이고, 'N2'는 퍼지가스이며, 'O3'는 반응가스이다.[Gd x O y unit cycle] uses (Gd / N 2 / O 3 / N 2 ) as a unit cycle, and repeats this unit cycle n times. In the unit cycle, 'Gd' is the Gd source, 'N 2 ' is the purge gas, and 'O 3 ' is the reaction gas.

그리고, [TixOy 단위사이클]과 [GdxOy 단위사이클]은 각각 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 원자층증착 챔버 내에서 진행한다.[Ti x O y unit cycles] and [Gd x O y unit cycles] proceed in an atomic layer deposition chamber which maintains a pressure of 0.1 to 10 tor and a substrate temperature of 100 to 350 ° C, respectively.

TixOy의 증착에 대해 설명하면, 챔버 내부는 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지한다. 먼저, Ti[OCH(CH3)2]4)] 또는 Ti를 함유한 유기금속화합물 중에서 선택된 Ti 소스를 50∼500sccm 유량으로 챔버 내부로 플로우시켜 Ti 소스를 흡착시킨다. 다음에, 미반응 Ti 소스를 제거하기 위해 질소(N2) 가스를 플로우시키는 퍼지 과정을 수행한다. 이어서, 반응가스인 O3(농도 200±20g/m3)를 0.1∼1slm의 유량으로 플로우시켜 흡착된 Ti 소스와 O3 사이의 반응을 유도하여 TixOy 원자층을 증착한다. 마지막으로, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 플로우시키는 퍼지 과정을 수행한다. In the deposition of Ti x O y , the inside of the chamber maintains a pressure of 0.1torr to 10torr and a substrate temperature of 100 ° C to 350 ° C. First, Ti source selected from Ti [OCH (CH 3 ) 2 ] 4 )] or Ti-containing organometallic compound is flowed into the chamber at a flow rate of 50 to 500 sccm to adsorb the Ti source. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed to remove the unreacted Ti source. Subsequently, the reaction gas O 3 (concentration 200 ± 20 g / m 3 ) is flowed at a flow rate of 0.1 to 1 slm to induce a reaction between the adsorbed Ti source and O 3 to deposit a Ti x O y atomic layer. Finally, a purge process is performed in which nitrogen (N 2 ) gas is flowed to remove unreacted O 3 and reaction byproducts.

전술한 바와 같은 Ti 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 m회 반복 실시하여 일정 두께의 TixOy을 증착한다. 한편, Ti 소스의 산화를 위한 반응가스로는 O3 외에 O2, O2 플라즈마, N2O, N2O 플라즈마 또는 H2O(수증기)를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.The process of Ti source injection, N 2 purge, O 3 injection, and N 2 purge as described above is a unit cycle, and the unit cycle is repeated m times to deposit Ti x O y having a predetermined thickness. Meanwhile, in addition to O 3 , O 2 , O 2 plasma, N 2 O, N 2 O plasma, or H 2 O (water vapor) may be used as a reaction gas for oxidation of the Ti source, and in addition to nitrogen (N 2 ) as a purge gas. An inert gas such as argon (Ar) may be used, and another purge method may use a vacuum pump to discharge residual gas or reaction byproducts to the outside.

다음으로, GdxOy 증착에 대해 설명하면, 증착 챔버는 기판 온도가 100℃∼350℃이고, 압력은 0.1torr∼10torr로 유지한다. Gd(thd)3 또는 Cp(CH3)3Gd와 같이 Gd를 함유한 유기금속화합물(이는 Gd 소스임)을 플로우시켜 기판에 Gd 소스를 흡착시킨다. 다음에, 미반응 Gd 소스를 제거하기 위해 질소(N2) 가스를 플로우시키는 퍼지 과정을 수행하고, 반응가스인 O3(농도 200±20g/m3)를 0.1∼1slm의 유량으로 플로우시켜 흡착된 Gd 소스와 O3 사이의 반응을 유도하여 GdxOy 원자층을 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. Next, will be described for a Gd x O y deposition, the deposition chamber and the substrate temperature is 100 ℃ ~350 ℃, pressure is maintained in 0.1torr~10torr. An organometallic compound containing Gd (which is a Gd source) such as Gd (thd) 3 or Cp (CH 3 ) 3 Gd is flowed to adsorb the Gd source onto the substrate. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed to remove the unreacted Gd source, and the reaction gas O 3 (concentration 200 ± 20 g / m 3 ) is flowed at a flow rate of 0.1 to 1 slm to adsorb. Induce a reaction between the Gd source and O 3 to deposit a Gd x O y atomic layer. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 seconds to 5 seconds to remove unreacted O 3 and the reaction byproduct.

전술한 바와 같은 Gd 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 n회 반복 실시하여 일정 두께의 GdxOy을 증착한다. 한편, Gd 소스의 산화를 위한 반응가스로는 O3 외에 외에 O2, O2 플라즈마, N2O, N2O 플라즈마 또는 H2O(수증기)를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.Gd source injection, N 2 purge, O 3 injection, N 2 purge as described above as a unit cycle, this unit cycle is repeated n times to deposit a certain thickness of Gd x O y . Meanwhile, in addition to O 3 , O 2 , O 2 plasma, N 2 O, N 2 O plasma, or H 2 O (water vapor) may be used as a reaction gas for oxidation of the Gd source, and nitrogen (N 2 ) may be used as the purge gas. In addition, an inert gas such as argon (Ar) may be used, and as another purge method, a residual gas or a reaction by-product may be discharged to the outside using a vacuum pump.

위와 같이, [TixOy 단위사이클]과 [GdxOy 단위사이클]을 진행하여 얻어지는 GdTiO는 그 두께를 50∼150Å으로 한다.As described above, the thickness of GdTiO obtained by performing [Ti x O y unit cycle] and [Gd x O y unit cycle] is 50 to 150 kPa.

한편, GdxOy과 TixOy 증착시 기판온도를 100℃∼350℃ 범위로 낮게 하는 이유는 Ti 소스 및 Gd 소스의 열분해에 의한 CVD(Chemical Vapor Deposition) 반응을 최소화하기 위한 것이다. 원자층증착법(ALD)은 화학기상증착법(CVD)에 비해 파티클생성을 억제하는 우수한 특성을 갖고, 고온의 화학기상증착법에 비해 우수한 특성을 갖도록 최대한 기판 온도를 낮추는 것이다.Meanwhile, the reason for lowering the substrate temperature in the range of 100 ° C. to 350 ° C. during deposition of Gd x O y and Ti x O y is to minimize CVD (Chemical Vapor Deposition) reaction due to thermal decomposition of the Ti source and the Gd source. Atomic layer deposition (ALD) is to lower the substrate temperature as much as possible to have excellent properties of suppressing particle generation compared to chemical vapor deposition (CVD), and to have superior characteristics compared to high temperature chemical vapor deposition.

그리고, [TixOy 단위사이클]의 반복에 의한 TixOy의 두께와 [GdxOy 단위사이클]의 반복에 의한 GdxOy의 두께는 TixOy와 GdxOy가 혼합되어(이러한 혼합구조를 나노믹스(Nano-mixed)라고 함) GdTiO3가 증착되도록 조절된다. 예를 들어, 혼합되기 위한 두께는 0.1∼10Å 범위이다. 한편, 각 막의 두께가 10Å 보다 크면, TixOy와 GdxOy가 혼합되는 것이 아니라 TixOy/GdxOy 구조와 같이 적층(Stack) 또는 라미네이트(Laminate) 구조가 된다. 적층 또는 라미네이트 구조는 혼합구조와 다르게 캐패시터에 사용될 경우, 제1전극 또는 제2전극에 접하는 막이 어느 하나로 한정됨에 따라 요구되는 EOT 및 누설전류 특성이 혼합구조인 GdTiO3에 비해 저하된다.And, [Ti x O y unit cycle; repeat thickness of Gd x O y due to the repetition of the Ti x O y thickness and [Gd x O y unit cycle] in by of the Ti x O y and Gd x O y is It is mixed (this mixed structure is called Nano-mixed) and adjusted to deposit GdTiO 3 . For example, the thickness for mixing is in the range of 0.1 to 10 mm 3. On the other hand, when the thickness of each film is larger than 10 GPa, Ti x O y and Gd x O y are not mixed but become a stack or laminate structure like a Ti x O y / Gd x O y structure. When the laminated or laminated structure is used in a capacitor differently from the mixed structure, the required EOT and leakage current characteristics are lowered compared to the mixed structure GdTiO 3 as the film contacting the first electrode or the second electrode is limited to either one.

[단위사이클2][Unit cycle 2]

[Ti/퍼지/Gd/퍼지/반응가스/퍼지][Ti / Purge / Gd / Purge / Reaction Gas / Purge]

위 단위사이클2에서 'Ti'는 Ti 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, 'Gd'는 Gd 소스를 주입하는 단계이고, '반응가스'는 반응가스인 산소원을 주입하는 단계이다.In the unit cycle 2, 'Ti' is a step of injecting a Ti source, 'purge' is a step of injecting a purge gas, 'Gd' is a step of injecting a Gd source, and 'reaction gas' is a reaction gas of oxygen. Injecting the circle.

위와 같이 이루어지는 단위사이클2을 반복진행하므로써 Gd와 Ti이 일정 비율로 혼합된 일정 두께의 [GdTiOx]를 증착한다.By repeating the unit cycle 2 made as described above to deposit a certain thickness [GdTiO x ] of Gd and Ti mixed in a certain ratio.

그리고, Ti와 Gd가 균일하게 혼합되는 효과를 증대시키기 위하여 Ti 소스 주입 단계와 Gd 소스 주입단계를 5:5 이하의 비율로 조절한다. 바람직하게 Gd 소스주입단계는 Ti 소스주입단계보다 같거나 더 작은 횟수이다.In order to increase the effect of uniformly mixing Ti and Gd, the Ti source injection step and the Gd source injection step are controlled at a ratio of 5: 5 or less. Preferably the Gd source injection step is the same or less than the Ti source injection step.

도 4는 [단위사이클2]에 따른 [GdTiOx]의 원자층증착법(ALD)을 설명하기 위한 도면으로서, 구체적으로 가돌리늄산화막의 일예라 할 수 있는 "GdTiO3"을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다. FIG. 4 is a view for explaining the atomic layer deposition method (ALD) of [GdTiO x ] according to [Unit Cycle 2]. Specifically, "GdTiO 3 ", which is an example of a gadolinium oxide film, may be formed by atomic layer deposition. When the gas is supplied into the chamber.

도 4를 참조하여 [GdTiO3]의 증착 예를 자세히 설명하면 다음과 같다.An example of deposition of [GdTiO 3 ] is described in detail with reference to FIG. 4.

증착공정을 설명하기 앞서, 도 4에 도시된 단위사이클은 [Ti/N2/Gd/N2/O3/N2]이며, 여기서 'Ti'는 Ti 소스이고, 'Gd'는 Gd 소스이며, 'N2'는 퍼지가스이며, 'O3'은 반응가스이다.Before describing the deposition process, the unit cycle shown in FIG. 4 is [Ti / N 2 / Gd / N 2 / O 3 / N 2 ], where 'Ti' is a Ti source and 'Gd' is a Gd source. , 'N 2 ' is the purge gas, 'O 3 ' is the reaction gas.

그리고, [Ti/N2/Gd/N2/O3/N2] 단위사이클은 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 원자층증착 챔버 내에서 진행한다.The unit cycle of [Ti / N 2 / Gd / N 2 / O 3 / N 2 ] proceeds in an atomic layer deposition chamber maintaining a pressure of 0.1 to 10 tor and a substrate temperature of 100 to 350 ° C.

먼저, Ti[OCH(CH3)2]4)] 또는 Ti를 함유한 유기금속화합물 중에서 선택된 Ti 소스를 챔버 내부로 플로우시켜 Ti 소스를 흡착시킨다. First, a Ti source selected from Ti [OCH (CH 3 ) 2 ] 4 )] or Ti-containing organometallic compound is flowed into the chamber to adsorb the Ti source.

다음에, 미반응 Ti 소스를 제거하기 위해 질소(N2) 가스를 플로우시키는 퍼지 과정을 수행한다. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed to remove the unreacted Ti source.

다음에, Gd(thd)3 또는 Cp(CH3)3Gd와 같이 Gd를 함유한 유기금속화합물(이는 Gd 소스임)을 플로우시켜 기판에 Gd 소스를 흡착시킨다. Next, an organometallic compound containing Gd (which is a Gd source) such as Gd (thd) 3 or Cp (CH 3 ) 3 Gd is flowed to adsorb the Gd source to the substrate.

다음에, 미반응 Gd 소스를 제거하기 위해 질소(N2) 가스를 플로우시키는 퍼지 과정을 수행한다.Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed to remove the unreacted Gd source.

이어서, 반응가스인 O3(농도 200±20g/m3)를 0.1∼1slm의 유량으로 플로우시켜 흡착된 Ti 소스 및 Gd 소스와 O3 사이의 반응을 유도하여 GdTiO 원자층을 증착한다. Subsequently, the reaction gas O 3 (concentration 200 ± 20 g / m 3 ) is flowed at a flow rate of 0.1 to 1 slm to induce a reaction between the adsorbed Ti source and the Gd source and O 3 to deposit a GdTiO atomic layer.

마지막으로, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 플로우시키는 퍼지 과정을 수행한다. Finally, a purge process is performed in which nitrogen (N 2 ) gas is flowed to remove unreacted O 3 and reaction byproducts.

전술한 바와 같은 Ti 소스 주입, N2 퍼지, Gd 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 수회 반복 실시하여 일정 두께의 GdTiO을 증착한다. 한편, Ti 소스 및 Gd 소스의 산화를 위한 반응가스로는 O3 외에 O2, O2 플라즈마, N2O, N2O 플라즈마 또는 H2O(수증기)를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.The above-described processes of Ti source injection, N 2 purge, Gd source injection, N 2 purge, O 3 injection, and N 2 purge are used as unit cycles, and the unit cycle is repeated several times to deposit GdTiO having a predetermined thickness. Meanwhile, in addition to O 3 , O 2 , O 2 plasma, N 2 O, N 2 O plasma, or H 2 O (water vapor) may be used as a reaction gas for oxidation of the Ti source and the Gd source, and nitrogen (N) may be used as the purge gas. 2 ) In addition, an inert gas such as argon (Ar) may be used, and as another purge method, a residual gas or a reaction by-product may be discharged to the outside by using a vacuum pump.

위와 같이, [Ti/N2/Gd/N2/O3/N2] 단위사이클을 진행하여 얻어지는 GdTiO3는 그 두께를 50∼150Å으로 한다.As above, [Ti / N 2 / Gd / N 2 / O 3 / N 2] GdTiO 3 is obtained by proceeding the unit cycle is its thickness in 50~150Å.

한편, 기판온도를 100℃∼350℃ 범위로 낮게 하는 이유는 Ti 소스 및 Gd 소스의 열분해에 의한 CVD(Chemical Vapor Deposition) 반응을 최소화하기 위한 것이다. 원자층증착법(ALD)은 화학기상증착법(CVD)에 비해 파티클생성을 억제하는 우수한 특성을 갖고, 고온의 화학기상증착법에 비해 우수한 특성을 갖도록 최대한 기판 온도를 낮추는 것이다.On the other hand, the reason for lowering the substrate temperature in the range of 100 ℃ to 350 ℃ is to minimize the CVD (Chemical Vapor Deposition) reaction by the thermal decomposition of the Ti source and Gd source. Atomic layer deposition (ALD) is to lower the substrate temperature as much as possible to have excellent properties of suppressing particle generation compared to chemical vapor deposition (CVD), and to have superior characteristics compared to high temperature chemical vapor deposition.

도 3 및 도 4의 도면에 따르면, 원자층증착법에 대해 설명하였으나, 본 발명의 GdTiO3 유전막은 플라즈마를 이용한 원자층증착법, 즉 PEALD에 의해서도 증착이 가능하다. 이때, 플라즈마를 이용한 원자층증착법은 단위사이클1,2 진행 중에 적어도 어느 하나의 펄스에 플라즈마를 여기시키는 것이며, 이로써 막질 개선의 효과가 있다.3 and 4, the atomic layer deposition method has been described, but the GdTiO 3 dielectric film of the present invention can be deposited by the atomic layer deposition method using plasma, that is, PEALD. At this time, the atomic layer deposition method using the plasma is to excite the plasma to at least one pulse during the unit cycle 1, 2, thereby improving the film quality.

위와 같이 ALD 또는 PEALD 방법을 통해 GdTiO를 증착한 후에는 누설전류발생 최소화 및 항복전압 강화 목적으로 선택적으로 후열처리를 진행한다. 이때, 후열처리는 플라즈마어닐링(Plasma annealing), 전기로(Furnace) 열처리, 급속 열처리(Rapid Thermal Process) 중 어느 하나를 이용한다.After the deposition of GdTiO through the ALD or PEALD method as described above, the post-heat treatment is selectively performed for the purpose of minimizing leakage current and enhancing breakdown voltage. At this time, the post-heat treatment uses any one of plasma annealing, furnace heat treatment, and rapid heat treatment.

먼저, 플라즈마어닐링은 200∼500℃ 범위의 온도와 0.1∼10torr의 압력하에서 100∼500W의 RF(Radio Frequency) 파워를 인가하면서 1분∼5분동안 진행한다. 이때, N2, H2, N2/H2(N2와 H2의 혼합), O2, O3 또는 NH3 중에서 선택된 어느 하나를 분위기가스로 하여 진행한다. 분위기가스는 5sccm∼5slm의 유량으로 흘려준다.First, plasma annealing is performed for 1 to 5 minutes while applying 100 to 500 W of RF (Radio Frequency) power at a temperature in the range of 200 to 500 ° C. and a pressure of 0.1 to 10 torr. At this time, any one selected from N 2 , H 2 , N 2 / H 2 (mixing of N 2 and H 2 ), O 2 , O 3, or NH 3 proceeds as an atmosphere gas. Atmospheric gas flows at a flow rate of 5 sccm to 5 slm.

그리고, 급속열처리는 상압(760∼760torr) 또는 감압(1∼100torr)의 압력을 유지하는 급속열처리 챔버내에서 500∼800℃ 온도를 유지하면서 전술한 분위기가스를 5sccm∼5slm의 유량으로 흘려주면서 진행한다.The rapid heat treatment proceeds while flowing the above-mentioned atmosphere gas at a flow rate of 5 sccm to 5 slm while maintaining a temperature of 500 to 800 ° C. in a rapid heat treatment chamber maintaining a pressure of normal pressure (760 to 760 torr) or a reduced pressure (1 to 100 torr). do.

마지막으로, 전기로 열처리는 상압(760∼760torr) 또는 감압(1∼100torr)의 압력을 유지하는 전기로 내에서 600∼800℃ 온도를 유지하면서 전술한 분위기가스를 5sccm∼5slm의 유량으로 흘려주면서 진행한다.Finally, the electric furnace heat treatment flows the above-mentioned atmosphere gas at a flow rate of 5 sccm to 5 slm while maintaining a temperature of 600 to 800 ° C. in an electric furnace maintaining a pressure of atmospheric pressure (760 to 760 torr) or a reduced pressure (1 to 100 torr). Proceed.

도 5a 내지 도 5c는 본 발명의 실시예에 따른 GdTiO3 유전막을 채용한 MIM 캐패시터의 제조 방법을 도시한 공정 단면도이다.5A to 5C are cross-sectional views illustrating a method of manufacturing a MIM capacitor employing a GdTiO 3 dielectric film according to an embodiment of the present invention.

도 5a에 도시된 바와 같이, 제1전극(100)을 형성한다. 여기서, 제1전극(100)은 그 형태가 스택, 실린더 또는 콘케이브 구조일 수 있다. 한편, 제1전극(100)은 '전하저장전극' 또는 '하부전극'이라고도 일컫는다.As shown in FIG. 5A, the first electrode 100 is formed. Here, the first electrode 100 may have a stack, cylinder, or concave structure. The first electrode 100 may also be referred to as a "charge storage electrode" or a "lower electrode."

그리고, 제1전극(100)으로 사용되는 물질은 Ru, TiN, Pt, Ir 또는 HfN 중에 서 선택된 적어도 어느 하나의 금속물질이다.The material used as the first electrode 100 is at least one metal material selected from Ru, TiN, Pt, Ir, or HfN.

다음으로, 제1전극(100)의 막질을 치밀화하거나 박막내 또는 표면에 누설전류의 원인이 되는 잔류 불순물을 휘발시키거나 표면의 거칠기(roughness)를 완화하여 전계 집중을 피할 목적으로 N2, H2, N2/H2, O2, O3, NH3 분위기 가스중 하나를 택일하여 플라즈마 아닐링처리하거나 전기로(Furnace) 또는 RTP 아닐링 하는 저온열처리한다.Next, the purpose of the densification of the film quality of the first electrode 100 or the thin film to within or volatilizing the residual impurities that causes the leakage current on the surface, or to reduce the roughness (roughness) of the surface to avoid the electric field concentration N 2, H 2 , N 2 / H 2 , O 2 , O 3 , NH 3 The atmosphere is alternatively subjected to plasma annealing, low temperature heat treatment to an electric furnace (Furnace) or RTP annealing.

플라즈마 아닐링조건은 200-500℃, 0.1∼10torr 범위의 상기 분위기 가스중 택일된 가스분위기(5sccm∼5slm) 상태에 놓여있는 챔버(chamber) 내에서 1분∼5분 동안 플라즈마(RF Power: 100∼500W) 아닐링 처리를 실시한다.Plasma annealing conditions are plasma (RF Power: 100) for 1 to 5 minutes in a chamber placed in an alternative gas atmosphere (5 sccm to 5 slm) of the atmosphere gas in the range of 200 to 500 ° C. and 0.1 to 10 torr. 500 W) Annealing treatment is performed.

플라즈마를 이용하여 아닐링처리하는 대신에 상압(700∼760torr) 또는 감압(1∼100torr) RTP(Rapid Thermal Process) 챔버 내에서 500∼800℃, 상기 분위기 가스중 택일된 가스분위기(5sccm∼5slm) 상태에서 어닐링하거나, 동일 분위기의 전기로(600∼800℃)를 이용하여 어닐링 처리할 수 있다.Instead of annealing using plasma, 500 to 800 ° C in an atmospheric pressure (700 to 760 torr) or reduced pressure (1 to 100 torr) rapid thermal process (RTP) chamber, and an alternative gas atmosphere (5 sccm to 5 slm) among the atmosphere gases. It can be annealed in the state, or it can be annealed using the electric furnace (600-800 degreeC) of an atmosphere.

도 5b에 도시된 바와 같이, 제1전극(100)을 포함한 전면에 유전막으로서 GdTiO3(101)을 50∼150Å 두께로 증착한다.As shown in FIG. 5B, GdTiO 3 101 is deposited to a thickness of 50 to 150 Å as a dielectric film on the entire surface including the first electrode 100.

이때, GdTiO3(101)은 전술한 단위사이클1 또는 단위사이클2에 의한 ALD 또는 PEALD을 이용하여 증착한다.At this time, GdTiO 3 (101) is deposited using ALD or PEALD by unit cycle 1 or unit cycle 2 described above.

전술한 바와 같이, GdTiO3(101)은 TiO2, Ta2O5, HfO2 박막만을 채용할 경우 문제가 되는 항복전압 특성을 양산 적용이 가능한 수준인 2.0V(@1pA/cell) 이상으로 증가시키고, 누설전류 특성도 0.5fA/cell 이하 수준으로 유지할 수 있다.As described above, GdTiO 3 (101) increases the breakdown voltage characteristic that is a problem when employing only TiO 2 , Ta 2 O 5 , and HfO 2 thin films to 2.0V (@ 1pA / cell), which is a mass-applicable level. The leakage current characteristics can be maintained at a level of 0.5 fA / cell or less.

한편, ALD 또는 PEALD 방법을 통해 GdTiO3를 증착한 후에는 누설전류발생 최소화 및 항복전압 강화 목적으로 선택적으로 후처리를 진행한다. 이때, 후처리는 플라즈마어닐링(Plasma annealing), 전기로(Furnace) 열처리, 급속 열처리(Rapid Thermal Process) 중 어느 하나를 이용한다.On the other hand, after the deposition of GdTiO 3 through the ALD or PEALD method, the post-treatment is selectively performed for the purpose of minimizing leakage current and enhancing breakdown voltage. At this time, the post-treatment uses any one of plasma annealing, furnace heat treatment, and rapid heat treatment.

먼저, 플라즈마어닐링은 200∼500℃ 범위의 온도와 0.1∼10torr의 압력하에서 100∼500W의 RF(Radio Frequency) 파워를 인가하면서 1분∼5분동안 진행한다. 이때, N2, H2, N2/H2(N2와 H2의 혼합), O2, O3 또는 NH3 중에서 선택된 어느 하나를 분위기가스로 하여 진행한다. 분위기가스는 5sccm∼5slm의 유량으로 흘려준다.First, plasma annealing is performed for 1 to 5 minutes while applying 100 to 500 W of RF (Radio Frequency) power at a temperature in the range of 200 to 500 ° C. and a pressure of 0.1 to 10 torr. At this time, any one selected from N 2 , H 2 , N 2 / H 2 (mixing of N 2 and H 2 ), O 2 , O 3, or NH 3 proceeds as an atmosphere gas. Atmospheric gas flows at a flow rate of 5 sccm to 5 slm.

그리고, 급속열처리는 상압(760∼760torr) 또는 감압(1∼100torr)의 압력을 유지하는 급속열처리 챔버내에서 500∼800℃ 온도를 유지하면서 전술한 분위기가스를 5sccm∼5slm의 유량으로 흘려주면서 진행한다.The rapid heat treatment proceeds while flowing the above-mentioned atmosphere gas at a flow rate of 5 sccm to 5 slm while maintaining a temperature of 500 to 800 ° C. in a rapid heat treatment chamber maintaining a pressure of normal pressure (760 to 760 torr) or a reduced pressure (1 to 100 torr). do.

마지막으로, 전기로 열처리는 상압(760∼760torr) 또는 감압(1∼100torr)의 압력을 유지하는 전기로 내에서 600∼800℃ 온도를 유지하면서 전술한 분위기가스를 5sccm∼5slm의 유량으로 흘려주면서 진행한다.Finally, the electric furnace heat treatment flows the above-mentioned atmosphere gas at a flow rate of 5 sccm to 5 slm while maintaining a temperature of 600 to 800 ° C. in an electric furnace maintaining a pressure of atmospheric pressure (760 to 760 torr) or a reduced pressure (1 to 100 torr). Proceed.

도 5c에 도시된 바와 같이, GdTiO3(101) 상에 제2전극(102)을 형성한다. 이때, 제2전극(102)은 N형 불순물이 도핑된 폴리실리콘이나 금속전극을 사용하며, 금속전극으로는 TiN, Ru, Pt, Ir 또는 HfN을 형성한다. 한편, 제2전극(102)은 '플레이트전극' 또는 '상부전극'이라고도 일컫는다.As shown in FIG. 5C, the second electrode 102 is formed on the GdTiO 3 101. In this case, the second electrode 102 uses polysilicon or a metal electrode doped with N-type impurities, and forms TiN, Ru, Pt, Ir, or HfN as the metal electrode. The second electrode 102 may also be referred to as a "plate electrode" or an "upper electrode."

이와 같이 제2전극(102)을 금속으로 사용하여, RIT(Ru-GTO-TiN), RIR(Ru-GTO-Ru), TIT(TiN-GTO-TiN) 등과 같은 MIM(Metal-Insulator-Metal) 형태의 캐패시터를 완성한다.In this way, using the second electrode 102 as a metal, metal-insulator-metal (MIM) such as RIT (Ru-GTO-TiN), RIR (Ru-GTO-Ru), TIT (TiN-GTO-TiN), or the like. Complete the type capacitor.

한편, 금속계 제2전극 위에 DRAM 제조공정 중 백엔드(Back-end) 공정에서의 열공정(Thermal Process) 및 큐어링공정(Curing Process, H2, N2, 또는 N2/H2 분위기), 그밖의 패키지(Package) 공정 및 신뢰성과 관련된 환경실험(Environment Test) 진행과정에서 습도, 온도 또는 전기적 충격으로부터의 구조적인 안정성을 향상시키기 위한 일종의 보호막(캡핑막 또는 완충층이라고도 함)을 형성한다. 이때, 보호막은 ALD 방식으로 증착한 Al2O3, HfO2, Ta2O5, ZrO2, TiO2 등과 같은 산화막 또는 TiN과 금속층을 50Å∼200Å 정도로 적층하여 MIM 캐패시터를 보호해 준다.On the other hand, the thermal process and curing process in the back-end process of the DRAM manufacturing process on the metal-based second electrode (H 2 , N 2 , or N 2 / H 2 atmosphere), A protective film (also called a capping film or buffer layer) is formed to improve structural stability from humidity, temperature or electrical shock during the environmental test associated with the outer package process and reliability. At this time, the protective film protects the MIM capacitor by stacking an oxide film such as Al 2 O 3 , HfO 2 , Ta 2 O 5 , ZrO 2 , TiO 2, or the like and TiN and a metal layer having a thickness of about 50 μs to 200 μs.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명은 HfO2(ε=20) 또는 Ta2O5((ε=25) 보다 유전상수 값이 큰 GdTiO3 박막을 캐패시터의 유전막으로 채용하므로써 5∼10Å의 등가 산화막 두께(Tox)를 얻을 수 있기 때문에 HfO2 또는 Ta2O5 유전막을 채용해서 캐패시터를 구성하는 것보다 상대적으로 큰 충정용량 값을 얻을 수 있다.The present invention employs a GdTiO 3 thin film having a larger dielectric constant value than HfO 2 (ε = 20) or Ta 2 O 5 ((ε = 25) as the dielectric film of the capacitor, so that an equivalent oxide thickness (Tox) of 5 to 10 kW can be obtained. Therefore, it is possible to obtain a relatively large charge capacity value by employing an HfO 2 or Ta 2 O 5 dielectric film to construct a capacitor.

또한, 전도성을 띤 Gd이 충분히 화학적, 전기적으로 안정성을 갖고 Ti 와 결합된 상태로 도너(전자주개) 역할을 하기 때문에 전극과의 접촉계면에서 기생저항 성분을 감소시켜 TiO2(ε=40∼80) 유전막만을 채용하여 MIM 캐패시터를 구성하는 것보다 누설전류 발생을 효과적으로 억제시킬 수 있다. In addition, since conductive Gd has a sufficient chemical and electrical stability and acts as a donor (electron donor) in a state in which it is combined with Ti, the parasitic resistance component in contact with the electrode reduces TiO 2 (ε = 40 to 80). ) The leakage current can be suppressed more effectively than only the dielectric film is used to form the MIM capacitor.

또한, Gd-O 결합으로 인해 열적 강도와 함께 전기적 강도가 향상되어 우수한 항복전계 특성을 함께 얻을 수 있다.In addition, due to the Gd-O bond, the electrical strength is improved together with the thermal strength, thereby obtaining excellent breakdown field characteristics.

결론적으로, GdTiO3(GTO) 유전막은 HfO2, Ta2O5, TiO2보다 열적/전기적 안정성이 우수하기 때문에 60nm 급 이하의 금속 배선 공정이 적용되는 반도체 메모리 제품군의 캐패시터 소자의 내구성과 신뢰성을 동시에 향상시킬 수 있다.In conclusion, GdTiO 3 (GTO) dielectric films have better thermal and electrical stability than HfO 2 , Ta 2 O 5 , and TiO 2 . You can improve at the same time.

Claims (26)

제1전극;A first electrode; 상기 제1전극 상의 가돌리늄(Gd) 성분과 티타늄(Ti) 성분을 함유하는 유전막; 및A dielectric film containing a gadolinium (Gd) component and a titanium (Ti) component on the first electrode; And 상기 유전막 상의 제2전극A second electrode on the dielectric layer 을 포함하는 캐패시터.Capacitor comprising a. 제1항에 있어서,The method of claim 1, 상기 유전막은, GdTiO3 구조인 캐패시터.The dielectric film has a GdTiO 3 structure capacitor. 제2항에 있어서,The method of claim 2, 상기 GdTiO3 구조는,The GdTiO 3 structure, Gd2O3와 TiO2가 혼합된 구조인 캐패시터.Capacitor having a structure in which Gd 2 O 3 and TiO 2 are mixed. 제1항에 있어서,The method of claim 1, 상기 유전막은 50∼150Å 두께인 캐패시터.The dielectric film is a capacitor 50 ~ 150Å thick. 제1항에 있어서,The method of claim 1, 상기 제1전극 및 제2전극은,The first electrode and the second electrode, 금속막인 캐패시터.Capacitor which is a metal film. 제1항에 있어서,The method of claim 1, 상기 제1전극 및 제2전극은,The first electrode and the second electrode, Ru, TiN, Pt, Ir 또는 HfN 중에서 선택된 적어도 어느 하나의 금속물질인 캐패시터.A capacitor which is at least one metal material selected from Ru, TiN, Pt, Ir, or HfN. 제1전극을 형성하는 단계;Forming a first electrode; 상기 제1전극 상에 가돌리늄(Gd) 성분과 티타늄(Ti) 성분이 함유된 유전막을 형성하는 단계; 및Forming a dielectric film containing a gadolinium (Gd) component and a titanium (Ti) component on the first electrode; And 상기 유전막 상에 제2전극을 형성하는 단계Forming a second electrode on the dielectric layer 를 포함하는 캐패시터 제조 방법.Capacitor manufacturing method comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 유전막은 GdTiO3 구조인 캐패시터 제조 방법.The dielectric film has a GdTiO 3 structure capacitor manufacturing method. 제8항에 있어서,The method of claim 8, 상기 GdTiO3 구조는,The GdTiO 3 structure, 가돌리늄(Gd) 성분이 함유된 산화물과 티타늄(Ti) 성분이 함유된 산화물을 혼합시켜 형성하는 캐패시터 제조 방법.A method for producing a capacitor, which is formed by mixing an oxide containing a gadolinium (Gd) component and an oxide containing a titanium (Ti) component. 제9항에 있어서,The method of claim 9, 상기 가돌리늄(Gd) 성분이 함유된 산화물과 티타늄(Ti) 성분이 함유된 산화물은 원자층증착법(ALD)을 이용한 인시튜(In-situ) 증착을 통해 혼합하는 캐패시터 제조 방법.And the oxide containing gadolinium (Gd) and the oxide containing titanium (Ti) are mixed through in-situ deposition using atomic layer deposition (ALD). 제10항에 있어서,The method of claim 10, 상기 가돌리늄(Gd) 성분이 함유된 산화물의 원자층증착법은,The atomic layer deposition method of the oxide containing the gadolinium (Gd) component, 가돌리늄소스를 주입하는 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복하여 진행하는 캐패시터 제조 방법.A method of manufacturing a capacitor that repeats the unit cycle consisting of a source injection step, a purge step, a reaction gas injection step and a purge step for injecting a gadolinium source. 제10항에 있어서,The method of claim 10, 상기 티타늄(Ti) 성분이 함유된 산화물의 원자층증착법은,The atomic layer deposition method of the oxide containing the titanium (Ti) component, 티타늄소스를 주입하는 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복하여 진행하는 캐패시터 제조 방법.Method of manufacturing a capacitor by repeating the unit cycle consisting of a source injection step, a purge step, a reaction gas injection step and a purge step of injecting a titanium source. 제8항에 있어서,The method of claim 8, 상기 GdTiO3 구조는,The GdTiO 3 structure, 상기 가돌리늄(Gd) 성분이 함유된 가돌리늄소스를 주입하는 소스 주입 단계와 상기 티타늄(Ti) 성분이 함유된 티타늄소스를 주입하는 소스 주입 단계를 포함하는 단위사이클을 이용한 원자층증착법(ALD)으로 형성하는 캐패시터 제조 방법.Formed by atomic layer deposition (ALD) using a unit cycle comprising a source injection step of injecting a gadolinium source containing the gadolinium (Gd) component and a source injection step of injecting a titanium source containing the titanium (Ti) component Capacitor manufacturing method. 제13항에 있어서,The method of claim 13, 상기 원자층증착법은,The atomic layer deposition method, 가돌리늄소스를 주입하는 소스주입단계, 퍼지단계, 티타늄소스를 주입하는 소스주입단계, 퍼지단계, 반응가스주입단계 및 퍼지단계로 이루어진 단위사이클을 반복하여 진행하는 캐패시터 제조 방법.A method of manufacturing a capacitor, which repeats a unit cycle consisting of a source injection step of injecting a gadolinium source, a purge step, a source injection step of injecting a titanium source, a purge step, a reaction gas injection step and a purge step. 제11항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 14, 상기 가돌리늄소스는,The gadolinium source, Gd(thd)3 또는 Cp(CH3)3Gd인 캐패시터 제조 방법.A method for producing a capacitor, wherein Gd (thd) 3 or Cp (CH 3 ) 3 Gd. 제11항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 14, 상기 티타늄소스는,The titanium source is, Ti[OCH(CH3)2]4)] 또는 Ti를 함유한 유기금속화합물인 캐패시터 제조 방법.A process for producing a capacitor, which is an organometallic compound containing Ti [OCH (CH 3 ) 2 ] 4 )] or Ti. 제11항, 제12항 또는 제14항 중 어느 한 항에 있어서,The method according to any one of claims 11, 12 or 14, 상기 반응가스는,The reaction gas, O3(농도 200±20g/m3), O2, O2 플라즈마, N2O, N2O 플라즈마 또는 H2O(수증기)중에서 선택된 어느 하나인 캐패시터 제조 방법.A method for producing a capacitor, which is any one selected from O 3 (concentration 200 ± 20 g / m 3 ), O 2 , O 2 plasma, N 2 O, N 2 O plasma, or H 2 O (water vapor). 제11항, 제12항 또는 제14항 중 어느 한 항에 있어서,The method according to any one of claims 11, 12 or 14, 상기 퍼지단계는,The purge step, 퍼지 가스로 비활성 가스를 이용하거나 또는 진공펌프를 이용하여 진행하는 캐패시터 제조 방법.Capacitor manufacturing method using an inert gas or a vacuum pump as a purge gas. 제11항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 14, 상기 단위사이클은,The unit cycle, 100℃∼350℃의 기판온도를 유지하는 원자층증착 챔버 내에서 진행하는 캐패시터 제조 방법.A method for producing a capacitor, which proceeds in an atomic layer deposition chamber that maintains a substrate temperature of 100 ° C to 350 ° C. 제11항, 제12항 또는 제14항 중 어느 한 항에 있어서,The method according to any one of claims 11, 12 or 14, 상기 소스 주입 단계, 반응가스 주입 단계 또는 퍼지 단계 중 적어도 하나 이상의 단계에서 플라즈마를 방전시키는 캐패시터 제조 방법.And discharging the plasma in at least one of the source injection step, the reaction gas injection step, and the purge step. 제14항에 있어서,The method of claim 14, 상기 가돌리늄소스의 주입횟수는 상기 티타늄소스의 주입횟수와 동일하게 하 거나 또는 더 작게 하는 캐패시터 제조 방법.And the number of injections of the gadolinium source is equal to or smaller than the number of injections of the titanium source. 제7항에 있어서,The method of claim 7, wherein 상기 유전막 형성후,After the dielectric film is formed, 후열처리하는 단계를 더 포함하는 캐패시터 제조 방법.Capacitor manufacturing method further comprising the step of post-heat treatment. 제22항에 있어서,The method of claim 22, 상기 후열처리는,The post heat treatment, 플라즈마어닐링, 전기로열처리 또는 급속열처리 중에서 선택된 어느 하나인 캐패시터 제조 방법.Capacitor manufacturing method of any one selected from plasma annealing, electrothermal treatment or rapid thermal treatment. 제7항 또는 제8항에 있어서,The method according to claim 7 or 8, 상기 유전막은, 50∼150Å 두께로 형성하는 캐패시터 제조 방법.And the dielectric film is formed to a thickness of 50 to 150 kHz. 제7항에 있어서,The method of claim 7, wherein 상기 제1전극 및 제2전극은,The first electrode and the second electrode, 금속막으로 형성하는 캐패시터 제조 방법.A capacitor manufacturing method formed from a metal film. 제7항에 있어서,The method of claim 7, wherein 상기 제1전극 및 제2전극은,The first electrode and the second electrode, Ru, TiN, Pt, Ir 또는 HfN 중에서 선택된 적어도 어느 하나의 금속물질로 형성하는 캐패시터 제조 방법.A method for manufacturing a capacitor formed of at least one metal material selected from Ru, TiN, Pt, Ir, or HfN.
KR1020070032045A 2007-03-31 2007-03-31 Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same KR20080089061A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032045A KR20080089061A (en) 2007-03-31 2007-03-31 Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032045A KR20080089061A (en) 2007-03-31 2007-03-31 Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20080089061A true KR20080089061A (en) 2008-10-06

Family

ID=40150995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032045A KR20080089061A (en) 2007-03-31 2007-03-31 Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20080089061A (en)

Similar Documents

Publication Publication Date Title
KR100728962B1 (en) Capacitor of semiconductor device with zrconium oxide and method of manufacturing the same
KR100717813B1 (en) Capacitor with nano-mixed dielectric and method for manufacturing the same
JP5094057B2 (en) Capacitor manufacturing method for semiconductor device
KR100716652B1 (en) Capacitor with nano-composite dielectric and method for manufacturing the same
KR100584996B1 (en) Capacitor with alloyed hafnium oxide and aluminium oxide and method for fabricating the same
KR100640654B1 (en) Method of forming zro2 thin film using plasma enhanced atomic layer deposition and method of manufacturing capacitor of semiconductor memory device having the thin film
KR100703833B1 (en) Method for fabricating capacitor with double dielectric layer
KR100716642B1 (en) Capacitor in dielectric and method for fabricating of the same
KR100772099B1 (en) Method for forming capacitor of semiconductor device
KR20070106289A (en) Capacitor with yttrium titanium oxide and method of manufacturing the same
KR100753037B1 (en) Capacitor and method for forming using the same
KR20070002579A (en) Method for forming capacitor of semiconductor device
KR20080089061A (en) Capacitor with dielectric contained gadolinium and titanium and method for fabricating the same
KR100744656B1 (en) Method for forming capacitor
KR100780650B1 (en) Capacitor in semiconductor device and method for using the same
KR100798735B1 (en) Capacitor and method of manufacturing the same
KR20090002580A (en) Capacitor with holmium doped titanium oxide and method for fabricating the same
KR100971430B1 (en) Capacitor in semiconductor device and fabricating using the same
KR100744666B1 (en) A capacitor of semiconductor device and method for manufacturing the same
KR20100026213A (en) Method for manufacturing zirconium oxide and method for manufacturing capacitor with the same
KR20070114519A (en) Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same
KR20050067577A (en) Fabrication method of alloyed dielectric layer
KR100656282B1 (en) Method for forming capacitor
KR20070106290A (en) Capacitor with niobium yttrium oxide and method of manufacturing the same
KR20080102626A (en) Capacitor and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid