KR20070002579A - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR20070002579A KR20070002579A KR1020050058174A KR20050058174A KR20070002579A KR 20070002579 A KR20070002579 A KR 20070002579A KR 1020050058174 A KR1020050058174 A KR 1020050058174A KR 20050058174 A KR20050058174 A KR 20050058174A KR 20070002579 A KR20070002579 A KR 20070002579A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- capacitor
- ald
- plasma
- group
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 76
- 238000003860 storage Methods 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 39
- 238000010926 purge Methods 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 23
- 239000012495 reaction gas Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 238000000427 thin-film deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 150000002902 organometallic compounds Chemical class 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910007932 ZrCl4 Inorganic materials 0.000 claims description 2
- DUNKXUFBGCUVQW-UHFFFAOYSA-J zirconium tetrachloride Chemical compound Cl[Zr](Cl)(Cl)Cl DUNKXUFBGCUVQW-UHFFFAOYSA-J 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000000231 atomic layer deposition Methods 0.000 abstract description 24
- 239000012212 insulator Substances 0.000 abstract 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 229910052593 corundum Inorganic materials 0.000 description 7
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910007926 ZrCl Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도. 1A to 1C are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device according to the present invention.
도 2는 본 발명에 따른 TixZryOz 유전막 증착 과정을 설명하기 위한 도면.2 is a view for explaining a Ti x Zr y O z dielectric film deposition process according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 반도체 기판 2 : 층간절연막1
3 : 콘택홀 4 : 스토리지 노드 콘택3: contact hole 4: storage node contact
10 : 스토리지전극 20 : TixZryOz 유전막10: storage electrode 20: Ti x Zr y O z dielectric film
30 : 플레이트전극 40 : 캐패시터30
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 소망하는 충전용량을 확보하면서 누설전류 특성 또한 확보할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다. BACKGROUND OF THE
최근 반도체 제조 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 이에 따라, 소자의 리프레쉬 시간(refresh time)이 단축되고 소프트 에러(soft error)가 발생한다는 문제점들이 야기되고 있고, 이러한 문제를 방지하기 위해, 25fF/셀 이상의 높은 충전용량을 갖고 누설전류 발생이 적은 캐패시터의 개발이 지속적으로 요구되고 있다. Recently, as the integration of memory products is accelerated due to the development of semiconductor manufacturing technology, the unit cell area is greatly reduced, and the operating voltage is reduced. As a result, problems such as a short refresh time of the device and a soft error occur, and in order to prevent such a problem, a high charging capacity of 25 fF / cell or more and a low leakage current are generated. The development of capacitors is constantly required.
주지된 바와 같이, 캐패시터의 충전용량은 전극 표면적 및 유전체의 유전상수에 비례하고, 전극간 거리에 해당하는 유전막 두께, 보다 정확하게는, 유전막의 등가산화막 두께(Tox: equivalent SiO2 thickness)에 반비례한다. 그러므로, 고집적 소자에서 요구되는 큰 충전용량을 갖는 캐패시터를 구현하기 위해서는 높은 유전율을 가지면서 등가산화막 두께를 낮출 수 있는 유전막을 사용해야 한다. As is well known, the charge capacity of a capacitor is proportional to the electrode surface area and the dielectric constant of the dielectric, and inversely proportional to the dielectric film thickness corresponding to the distance between electrodes, more precisely, the equivalent SiO2 thickness (Tox) of the dielectric film. Therefore, in order to implement a capacitor having a large charge capacity required in a high density device, it is necessary to use a dielectric film having a high dielectric constant and lowering the equivalent oxide film thickness.
종래 Si3N4(ε=7) 박막을 유전막으로 사용하는 NO(Nitride-Oxide) 캐패시터가 고집적화에 따르는 충전용량 확보에 한계를 나타내게 되면서, 충분한 충전용량 확보를 위해, Si3N4(ε=7) 보다 높은 유전상수를 갖는 Al2O3(ε=9), HfO2(ε=20) 및 Ta2O5(ε=25) 등을 단일 유전체로 적용한 SIS(Polisilicon-Insulator-Polisilicon) 구조의 캐패시터들이 제안되었다.As the NO (Nitride-Oxide) capacitor using a conventional Si3N4 (ε = 7) thin film as a dielectric film has a limit in securing charge capacity due to high integration, a dielectric constant higher than that of Si3N4 (ε = 7) in order to secure sufficient charge capacity. Capacitors of SIS (Polisilicon-Insulator-Polisilicon) structure in which Al2O3 (ε = 9), HfO2 (ε = 20) and Ta2O5 (ε = 25) having a single dielectric are applied.
그런데, Al2O3(ε=9)막은 유전상수가 Si3N4(ε=7)막과 별 차이가 없기 때문에 높은 충전용량 확보에 한계가 있고, 한편, HfO2막은 유전상수가 20 정도이므로 충전용량 확보 측면에서는 유리하지만, 등가산화막의 두께를 15Å이하로 낮추면 누설전류가 증가하고 항복전압 강도가 크게 작아져 반복적인 전기적 충격에 취약하기 때문에 캐패시터의 내구성을 저하시킨다는 문제점이 있다. 또한, Ta2O5(ε=25)막은 비교적 큰 유전상수를 갖지만 누설전류에 취약할 뿐 아니라 열처리시 발생하는 산화막때문에 사실상 등가산화막의 두께를 30Å이하로 낮출 수 없다는 문제점이 있다. 특히, HfO2막은 결정화 온도가 낮아 후속하는 600℃ 이상의 고온 열처리 진행시 누설전류가 급증하는 문제가 있다. However, the Al2O3 (ε = 9) film has a limit in securing a high charge capacity because the dielectric constant does not differ from the Si3N4 (ε = 7) film. On the other hand, the HfO2 film has a dielectric constant of about 20, which is advantageous in terms of securing the charge capacity. However, if the thickness of the equivalent oxide film is lowered to 15 mA or less, the leakage current increases and the breakdown voltage strength is significantly reduced, which is vulnerable to repetitive electric shock, thereby lowering the durability of the capacitor. In addition, the Ta2O5 (ε = 25) film has a relatively large dielectric constant, but is not only susceptible to leakage current, but also has a problem in that the equivalent oxide film cannot be lowered to 30 kΩ or less due to the oxide film generated during heat treatment. In particular, the
또한, 종래 SIS(Polisilicon-Insulator-Polisilicon)형 캐패시터는, 상기 유전막 문제 이외에, 전극물질로 사용되는 물질인 폴리실리콘막 자체도 고집적 소자에서 요구되는 높은 전기전도성을 확보하는데 한계가 있다는 문제점이 있다. 그러므로, 높은 전기전도도를 구현할 수 있는 새로운 전극물질을 도입한 새로운 타입의 캐패시터 개발이 요구되었다. In addition, the conventional SIS (Polisilicon-Insulator-Polisilicon) capacitor, in addition to the dielectric film problem, there is a problem that the polysilicon film itself, which is a material used as an electrode material, also has a limitation in securing the high electrical conductivity required in high-density devices. Therefore, there is a need for developing a new type of capacitor incorporating a new electrode material that can realize high electrical conductivity.
이에, 100㎚ 이하의 미세 금속배선을 갖는 고집적 디램 공정에 적용할 수 있는 새로운 캐패시터로서, 종래 폴리실리콘 전극 대신에 금속전극을 채용하고 이중 혹은 삼중 유전막를 채용한 캐패시터들이 개발되고 있다. 예컨데, 금속계 전극(TiN)과 HfO2/Al2O3와 같은 이중 유전체를 채용한 MIS(Metal-Insulator-Polisilicon) 구조의 캐패시터나, 또는, 금속계 전극(TiN)과 HfO2/Al2O3/HfO2와 같은 삼중 유전체를 채용한 MIM(Metal-Insulator-Metal) 구조의 캐패시터가 개발되고 있다. Accordingly, as a new capacitor that can be applied to a highly integrated DRAM process having a fine metal wiring of 100 nm or less, conventionally, capacitors employing a metal electrode instead of a polysilicon electrode and employing a double or triple dielectric film have been developed. For example, a metal-insulator-polioliicon (MIS) capacitor employing a double dielectric such as metal based electrode (TiN) and HfO2 / Al2O3, or a triple dielectric such as metal based electrode (TiN) and HfO2 / Al2O3 / HfO2. One MIM (Metal-Insulator-Metal) capacitor has been developed.
그러나, 상기한 종래의 MIS 또는 MIM 구조의 캐패시터의 경우, 등가산화막 두께 한계가 12Å 정도이기 때문에 70nm 이하 금속배선을 갖는 소자에 적용하는데는 어려움이 있다. 즉, 상기 MIS 또는 MIM 캐패시터의 HfO2/Al2O3 및 HfO2/Al2O3/HfO2의 다중 유전막은 등가산화막 두께 한계가 12Å 정도이기 때문에 전극의 구조를 복잡하게 변화시켜 스토리지전극의 면적을 증가시키지 않는한 70nm 이하 금속배선이 적용되는 디램에서 25fF/셀 이상의 충전용량을 얻기 힘들다.However, in the case of the capacitor of the conventional MIS or MIM structure described above, it is difficult to apply to the device having a metal wiring of 70 nm or less because the equivalent oxide film thickness limit is about 12 kHz. In other words, the multiple dielectric films of HfO2 / Al2O3 and HfO2 / Al2O3 / HfO2 of the MIS or MIM capacitor have an equivalent oxide thickness limit of about 12 금속 so that the structure of the electrode is not changed to increase the area of the storage electrode by increasing the structure of the electrode. It is difficult to obtain a charge capacity of more than 25 fF / cell from DRAMs to which wiring is applied.
최근에는 TiN과 같은 금속을 전극물질로 사용하고, Ta2O5(ε=25), HfO2(ε=20) 및 ZrO2(ε=25)와 같은 단일 유전막을 채용한 MIM형 캐패시터에 대한 개발이 이루어지고 있으나, 이들의 경우, 유전막 증착 과정에서 누설전류 발생의 원인이 되는 결정립(crystallite)이 형성되고, 이로 인해, 표면의 거칠기(roughness) 정도가 심화되므로 전극과 유전막의 계면에 전계가 집중되어 누설전류가 증가하는 문제점이 있다. Recently, the development of a MIM capacitor using a metal such as TiN as an electrode material and employing a single dielectric film such as Ta2O5 (ε = 25), HfO2 (ε = 20) and ZrO2 (ε = 25) has been made. In these cases, crystallites, which cause leakage currents, are formed in the dielectric film deposition process. As a result, a roughness of the surface is intensified, so that an electric field is concentrated at the interface between the electrode and the dielectric film. There is an increasing problem.
그러므로, 상기 Ta2O5, HfO2 및 ZrO2막을 단일 유전막으로 사용하는 MIM형 캐패시터의 경우, TiN을 전극으로 채용하면서 등가산화막의 두께를 10Å 이하로 낮추면 1fA/cell 정도의 높은 누설전류가 발생하기 때문에 70nm급 이하 금속배선을 갖는 512M급 이상의 차세대 디램에 적용하는 것은 어려움이 있다.Therefore, in the case of the MIM type capacitor using the Ta2O5, HfO2 and ZrO2 films as a single dielectric film, when the thickness of the equivalent oxide film is lowered to 10 mA or less while adopting TiN as an electrode, a high leakage current of about 1 fA / cell is generated. It is difficult to apply to next generation DRAM of 512M class or more with metal wiring.
따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 70nm급 이하 금속배선을 갖는 차세대 디램 제품에서 필요로하는 충전용량을 확보하면서 누설전류 특성 또한 확보할 수 있는 반도체 소자의 MIM형 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above-mentioned problems, the MIM type of semiconductor device that can also secure the leakage current characteristics while ensuring the charge capacity required in the next generation DRAM products having a metal wiring of 70nm or less It is an object to provide a method of forming a capacitor.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성 방법은, 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 스토리지 노드 콘택과 연결되게 금속 스토리지전극을 형성하는 단계; 상기 금속 스토리지전극 상에 TixZryOz 유전막을 형성하는 단계; 및 상기 TixZryOz 유전막 상에 금속 플레이트전극을 형성하는 단계;를 포함한다. A method of forming a capacitor of a semiconductor device of the present invention for achieving the above object comprises the steps of: providing a semiconductor substrate having a storage node contact; Forming a metal storage electrode connected to the storage node contact; Forming a Ti x Zr y O z dielectric layer on the metal storage electrode; And forming a metal plate electrode on the Ti x Zr y O z dielectric layer.
여기서, 상기 스토리지전극 및 플레이트전극은 TiN, Ru, TaN, W, WN, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 금속계 물질로 형성한다.Here, the storage electrode and the plate electrode is formed of any one metal-based material selected from the group consisting of TiN, Ru, TaN, W, WN, RuO2, Ir, IrO2 and Pt.
상기 스토리지전극을 형성하는 단계 후, 그리고, 상기 TixZryOz 유전막을 증착하는 단계 전, 스토리지전극을 치밀화시키고 누설전류 증가의 원인이 되는 전극내 잔류 불순물을 제거하면서, 전극 표면의 거칠기(roughness)를 완화하여 전계집중이 방지되도록 상기 스토리지전극이 형성된 기판 결과물을 N2, H2, N2/H2, O2, O3 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기에서 저온 어닐링하는 단계를 더 포함한다. After forming the storage electrode and before depositing the Ti x Zr y O z dielectric layer, the surface of the electrode surface is roughened while densifying the storage electrode and removing residual impurities in the electrode, which causes an increase in leakage current. a low temperature annealing of the substrate product on which the storage electrode is formed in a gas atmosphere selected from the group consisting of N2, H2, N2 / H2, O2, O3, and NH3 to alleviate roughness do.
여기서, 상기 저온 어닐링은 플라즈마, 전기로 및 RTP 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로 수행한다.Here, the low temperature annealing is performed in any one method selected from the group consisting of plasma, electric furnace and RTP method.
상기 플라즈마를 이용한 저온 어닐링은, 100∼500W의 RF 전력을 갖는 플라즈마를 이용하여, 200∼500℃ 온도범위와 0.1∼10torr 압력범위에서, 상기 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 1∼5분 동안 진행한다. Low temperature annealing using the plasma, using a plasma having an RF power of 100 ~ 500W, in the 200 ~ 500 ℃ temperature range and 0.1 ~ 10torr pressure range, while flowing the selected gas by 5sccm ~ 5slm for 1-5 minutes Proceed.
한편, 상기 전기로를 이용한 저온 어닐링은, 400∼800℃ 온도로 상기 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 진행하며, RTP를 이용한 저온 어닐링은, 500∼800℃ 온도범위를 갖는 상압(700∼760torr) 또는 감압(1∼100torr) 챔버내에서 상기 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 진행한다. On the other hand, the low temperature annealing using the electric furnace proceeds while flowing the selected gas at a temperature of 400 ~ 800 ℃ by 5sccm ~ 5slm, the low temperature annealing using RTP, the atmospheric pressure having a temperature range of 500 ~ 800 ℃ (700 ~ 760torr) Or in the reduced pressure (1 to 100 torr) chamber while flowing the selected gas by 5 sccm to 5 slm.
상기 TixZryOz 유전막은 ALD 또는 PE-ALD 방법에 따라 200∼500℃의 온도에서 50∼150Å의 두께로 증착하되, 이때 x/y 값(x 와 y는 몰분율임)이 0.1∼10 범위가 되도록 형성한다.The Ti x Zr y O z dielectric film is deposited to a thickness of 50 to 150 Pa at a temperature of 200 to 500 ° C. according to ALD or PE-ALD method, wherein x / y values (x and y are mole fractions) are 0.1 to 10. To form a range.
상기 TixZryOz 유전막의 Ti 성분의 소오스가스로 Ti[OCH(CH3)2]4를 사용하거나 Ti를 함유한 다른 유기금속화합물들로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 반응가스로 O3(농도 : 200±20g/m3), O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다. 이때, 상기 반응가스는 0.1∼1slm을 플로우시킨다. Reaction gas using any one selected from the group consisting of Ti [OCH (CH3) 2] 4 or other organometallic compounds containing Ti as the source gas of the Ti component of the Ti x Zr y O z dielectric film Furnace selected from the group consisting of O 3 (concentration: 200 ± 20 g / m 3),
상기 TixZryOz 유전막의 Zr의 소오스가스로 ZrCl4 또는 Zr[N(CH3)C2H5]4를 사용하거나 Zr을 함유한 다른 화합물들로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 반응가스로 O3(농도 : 100∼500g/m3), O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다. 이때, 상기 반응가스는 0.1∼1slm을 플로우시킨다. ZrCl4 or Zr [N (CH3) C2H5] 4 is used as the source gas of Zr of the Ti x Zr y O z dielectric layer, or any one selected from the group consisting of other compounds containing Zr is used as the reaction gas. Any one selected from the group consisting of O 3 (concentration: 100 to 500 g / m 3),
상기 ALD 방법을 이용한 TixZryOz 박막의 증착은, Zr 소오스가스 플로우 단계, 퍼지 단계, 반응가스 플로우 단계 및 퍼지 단계의 ZrO 박막 증착 싸이클(횟수:n)과 Ti 소오스가스 플로우 단계, 퍼지 단계, 반응가스 플로우 단계 및 퍼지 단계 의 TiO 박막 증착 싸이클(횟수:m)을 n대 m의 비율이 7:3 이하가 되도록 제어하면서 반복 수행하는 방식으로 진행하거나, 또는, [Zr 소오스가스 플로우 및 퍼지 단계], [Ti 소오스가스 플로우 및 퍼지 단계] 및 [반응가스 플로우 및 퍼지 단계]를 포함하는 증착 방식으로 진행하되, 상기 [Zr 소오스가스 플로우 및 퍼지 단계] 대 [Ti 소오스가스 플로우 및 퍼지 단계]의 비율이 7:3 이하가 되도록 상기 증착 방식을 제어하면서 진행한다.The deposition of the Ti x Zr y O z thin film using the ALD method includes the ZrO thin film deposition cycle of the Zr source gas flow step, the purge step, the reaction gas flow step, and the purge step (number: n), the Ti source gas flow step, and the purge step. The TiO thin film deposition cycle (number: m) of the steps, the reaction gas flow step, and the purge step is repeatedly performed while controlling the ratio of n to m to be 7: 3 or less, or [Zr source gas flow and Proceeding with a deposition method including a purge step], a Ti source gas flow and purge step, and a reactive gas flow and purge step, wherein the Zr source gas flow and purge step versus the Ti source gas flow and purge step ] Is controlled while controlling the deposition method so that the ratio of 7:] or less.
상기 PE-ALD 방법을 이용한 TixZryOz 박막의 증착은, 상기 ALD 방법에 의한 TixZryOz 박막 증착 싸이클 진행시 막질(film quality)을 향상되도록 한 싸이클에 적어도 한 번 이상 플라즈마를 방전하여 진행한다. The deposition of the Ti x Zr y O z thin film using the PE-ALD method is performed at least once in a cycle to improve the film quality during the Ti x Zr y O z thin film deposition cycle by the ALD method. Discharge and proceed.
상기 ALD 또는 PE-ALD 방법에 따라 TixZryOz 유전막을 증착하는 단계 후, 그리고, 상기 금속 플레이트전극을 형성하는 단계 전, 유전막내 탄소 불순물 및 결정립을 제거하고 유전막 표면의 거칠기(roughness) 정도를 감소시켜 궁극적으로 유전막의 누설전류 및 항복전압 특성이 향상되도록 상기 유전막이 증착된 기판 결과물을 N2, H2, N2/H2, O2, O3 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기에서 저온 어닐링하는 단계를 더 포함한다. After depositing the Ti x Zr y O z dielectric film according to the ALD or PE-ALD method, and before forming the metal plate electrode, carbon impurities and grains in the dielectric film are removed and the roughness of the dielectric film surface is removed. In order to reduce the degree and ultimately improve the leakage current and breakdown voltage characteristics of the dielectric film, the substrate resultant on which the dielectric film is deposited is selected in a gas atmosphere selected from the group consisting of N2, H2, N2 / H2, O2, O3 and NH3. Further comprising a low temperature annealing.
이때, 상기 저온 어닐링은 플라즈마, 전기로 및 RTP 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로, 전술한 스토리지전극의 저온 어닐링 조건과 동일한 조건으로 수행한다.In this case, the low temperature annealing is performed in any one method selected from the group consisting of plasma, electric furnace, and RTP method, under the same conditions as the low temperature annealing condition of the storage electrode.
상기 플레이트전극을 형성하는 단계 후, 그리고, 후속공정을 진행하기 전, 후속공정에서의 수소 성분, 수분, 온도 및 전기적 충격으로부터 소자의 구조적 안정성을 확보하기 위해 상기 플레이트전극이 형성된 기판 결과물 상에 Al2O3, HfO2, Ta2O5, ZrO2 및 TiO2로 구성된 그룹으로부터 선택되는 어느 하나의 산화막 또는 TiN과 같은 금속막으로 이루어진 보호막을 ALD 방식으로 50∼200Å 두께로 형성하는 단계를 더 포함한다. After forming the plate electrode and before proceeding to the subsequent process, Al2O3 is formed on the substrate product on which the plate electrode is formed to ensure structural stability of the device from hydrogen component, moisture, temperature, and electric shock in the subsequent process. And forming an oxide film selected from the group consisting of
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 70㎚급 이하 디램 캐패시터에 요구되는 25fF/셀 이상의 충전용량, 0.5fF/셀 이하의 누설전류 특성을 얻을 목적으로, 금속 스토리지전극 상에 TixZryOz 유전막을 채용한 MIM형 캐패시터를 구성한다.The present invention provides a MIM type employing a Ti x Zr y O z dielectric film on a metal storage electrode for the purpose of obtaining a charge capacity of 25 fF / cell or more and a leakage current of 0.5 fF / cell or less required for a 70 nm or less DRAM capacitor. Configure the capacitor.
종래의 Ta2O5(ε=25), HfO2(ε=20) 및 ZrO2(ε=25)를 단일 유전막으로 채용한 MIM형 캐패시터의 경우, 유전막 증착 과정에서 누설전류 발생의 원인이 되는 결정립(crystallite)이 형성되고, 표면의 거칠기(roughness) 정도가 심화되어 누설전류가 증가하는 문제점이 발생하였지만, 본 발명에서 유전막으로 채용한 TixZryOz박막은 ALD 증착 과정에서 TiO와 ZrO가 교번적으로 증착되는데 따른 격자간 불일치(lattice mismatch) 효과로 결정립 생성이 억제되고, 아울러, 박막 거칠기 정도도 낮출 수 있어, 누설전류의 발생을 효과적으로 억제시킬 수 있다. In the case of the MIM capacitor employing Ta2O5 (ε = 25), HfO2 (ε = 20), and ZrO2 (ε = 25) as a single dielectric film, crystallites causing leakage current during the deposition of the dielectric film Formed, and the surface roughness (deepness) is deepened, the leakage current increases, but the Ti x Zr y O z thin film employed as the dielectric film in the present invention alternately deposited TiO and ZrO during the ALD deposition process Due to the lattice mismatch effect, grain formation can be suppressed, and the degree of roughness of the thin film can be reduced, so that leakage current can be effectively suppressed.
이에 따라, 상기 TixZryOz 유전막을 채용한 본 발명의 캐패시터는 등가산화막 두께를 10Å 이하로 낮출 수 있고, 결과적으로, 70nm급 이하 금속배선을 갖는 차세대 디램 제품에서 필요로하는 충전용량을 확보하면서 양상적용 가능한 누설전류 및 항복전압 특성 또한 확보할 수 있다. Accordingly, the capacitor of the present invention employing the Ti x Zr y O z dielectric film can reduce the equivalent oxide film thickness to 10 Å or less, and as a result, the charge capacity required for the next generation DRAM products having a metal wiring of 70 nm or less. In addition, the applicable leakage current and breakdown voltage characteristics can be secured.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 1A to 1C are cross-sectional views of processes for explaining a method of forming a capacitor of a semiconductor device according to the present invention.
도 1a를 참조하면, 트랜지스터 및 비트라인을 포함한 하부 패턴들(도시안됨)이 형성된 반도체 기판(1)의 전면 상에 상기 하부 패턴들을 덮도록 층간절연막(2)을 형성한다. 그런다음, 상기 층간절연막(2)을 식각하여 기판 접합영역 또는 랜딩플러그폴리(LPP)를 노출시키는 콘택홀(3)을 형성한 후, 상기 콘택홀 내에 도전막을 매립시켜 스토리지 노드 콘택(4)을 형성한다. 이어서, 상기 스토리지 노드 콘택(4)을 포함한 층간절연막(2) 상에 스토리지 노드 콘택(4)과 연결되게 스토리지전극(10)을 형성한다. Referring to FIG. 1A, an
여기서, 상기 스토리지전극(10)은 TiN, Ru, TaN, W, WN, RuO2, Ir, IrO2 및 Pt로 구성된 그룹으로부터 선택된 어느 하나의 금속계 물질로 형성하되, 100∼500Å 두께로 형성한다. 또한, 상기 스토리지전극(10)은 도시된 바와 같은 원통형(cylinder) 구조 이외에 오목(concave) 구조, 또는, 단순 플레이트(plate) 구조로도 형성 가능하다. Here, the
상기 스토리지전극(10)을 형성한 후, 스토리지전극(10)을 치밀화시키고 누설전류 증가의 원인이 되는 전극내 잔류 불순물을 제거하면서, 전극 표면의 거칠기(roughness)를 완화하여 전계집중이 방지되도록 N2, H2, N2/H2, O2, O3 또는 NH3 분위기에서 200∼800℃의 저온 어닐링을 수행한다. After the
이때, 상기 저온 어닐링은 플라즈마, 전기로 및 RTP 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로 수행한다. 여기서, 플라즈마를 이용하여 저온 어닐링할 경우, 100∼500W의 RF 전력을 갖는 플라즈마를 이용하여, 200∼500℃ 온도범위와 0.1∼10torr 압력범위에서, 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 1∼5분 동안 진행한다. 한편, 전기로를 이용하여 어닐링할 경우, 400∼800℃ 온도로 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 진행하며, RTP를 이용하여 어닐링할 경우, 500∼800℃ 온도범위를 갖는 상압(700∼760torr) 또는 감압(1∼100torr) 챔버내에서 선택된 가스를 5sccm∼5slm만큼 플로우 시키면서 진행한다. In this case, the low temperature annealing is performed by any one method selected from the group consisting of plasma, electric furnace and RTP method. Here, when the low temperature annealing using the plasma, using a plasma having an RF power of 100 ~ 500W, in the 200 ~ 500 ℃ temperature range and 0.1 ~ 10torr pressure range, the selected gas flows by 5sccm ~ 5slm 1-5 Proceed for minutes. On the other hand, when annealing using an electric furnace, a gas selected at 400 to 800 ° C. is flowed by 5 sccm to 5 slm, and when annealing using RTP, an atmospheric pressure having a temperature range of 500 to 800 ° C. (700 to 760 torr) is performed. Or in a reduced pressure (1 to 100 torr) chamber while flowing the selected gas by 5 sccm to 5 slm.
도 1b를 참조하면, 상기 스토리지전극(10) 상에 TixZryOz 유전막(20)을 ALD 또는 PE-ALD 방법에 따라 200∼500℃의 온도에서 50∼150Å의 두께로 증착한다. 여기서, x, y, z는 몰분율로서 그 합은 1이며, 상기 TixZryOz 유전막은 x/y값이 0.1∼10의 범위를 갖도록 형성한다. Referring to FIG. 1B, a Ti x Zr y O z
도 2는 ALD 또는 PE-ALD 공정에 따른 TixZryOz 유전막(20)의 증착 과정을 설명하기 위한 도면으로서, 도시된 바와 같이, 상기 ALD 방법을 이용한 TixZryOz 유전막(20)의 증착은, Zr 소오스가스 플로우 단계, 퍼지 단계, 반응가스 플로우 단계 및 퍼지 단계의 ZrO 박막 증착 싸이클(횟수:n)과 Ti 소오스가스 플로우 단계, 퍼지 단계, 반응가스 플로우 단계 및 퍼지 단계의 TiO 박막 증착 싸이클(횟수:m)을 n대 m의 비율이 7:3 이하가 되도록 제어하면서 반복 수행하는 방식으로 진행하거나, 또 는, [Zr 소오스가스 플로우 및 퍼지 단계], [Ti 소오스가스 플로우 및 퍼지 단계] 및 [반응가스 플로우 및 퍼지 단계]를 포함하는 증착 방식으로 진행하되 상기 [Zr 소오스가스 플로우 및 퍼지 단계] 대 [Ti 소오스가스 플로우 및 퍼지 단계]의 비율이 7:3 이하가 되도록 상기 증착 방식을 제어하면서 진행한다.2 is a view for explaining the deposition process of the Ti x Zr y O z dielectric film 20 according to the ALD or PE-ALD process, as shown, Ti x Zr y O z dielectric film 20 using the ALD method ) ZrO thin film deposition cycle (number: n) of Zr source gas flow step, purge step, reaction gas flow step and purge step and Ti source gas flow step, purge step, reaction gas flow step and purge step TiO The thin film deposition cycle (number: m) is repeatedly performed while controlling the ratio of n to m to be 7: 3 or less, or [Zr source gas flow and purge step], [Ti source gas flow and The purge step] and [reaction gas flow and purge step], wherein the ratio of [Zr source gas flow and purge step] to [Ti source gas flow and purge step] is 7: 3 or less. Deposition method Proceeds while air.
한편, PE-ALD 방법을 이용한 TixZryOz 유전막(20)의 증착은, 상기 ALD 방법에 의한 TixZryOz 박막 증착 싸이클 진행시 막질(film quality)이 향상되도록 한 싸이클에 적어도 한 번 이상 플라즈마를 방전하는 방식으로 진행한다. Meanwhile, the deposition of the Ti x Zr y O z dielectric film 20 using the PE-ALD method is performed at least in a cycle such that the film quality is improved during the progress of the Ti x Zr y O z thin film deposition cycle by the ALD method. The plasma is discharged at least once.
이때, 상기 TixZryOz 유전막(20)의 증착시 Ti 성분의 소오스가스로 Ti[OCH(CH3)2]4를 사용하거나 Ti를 함유한 다른 유기금속화합물들로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 반응가스로 O3(농도 : 200±20g/m3), O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다. 이때, 상기 반응가스는 0.1∼1slm을 플로우시킨다. At this time, any one selected from the group consisting of Ti [OCH (CH3) 2] 4 or other organometallic compounds containing Ti is used as the source gas of the Ti component during the deposition of the Ti x Zr y O z dielectric film 20. One is used and any one selected from the group consisting of O 3 (concentration: 200 ± 20 g / m 3),
또한, 상기 TixZryOz 유전막의 Zr의 소오스가스로는 ZrCl4 또는 Zr[N(CH3)C2H5]4를 사용하거나 Zr을 함유한 다른 화합물들로 구성된 그룹으로부터 선택되는 어느 하나를 사용하고, 반응가스로 O3(농도 : 100∼500g/m3), O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다. 이때, 상기 반응가스는 0.1∼1slm을 플로우시킨다. In addition, as a source gas of Zr of the Ti x Zr y O z dielectric layer, any one selected from the group consisting of
상기한 바와 같이, ALD 또는 PE-ALD 방법에 따라 TixZryOz 유전막(20)을 증착 한 후, 유전막내 탄소 불순물 및 결정립을 제거하고 유전막 표면의 거칠기(roughness) 정도를 감소시켜 궁극적으로 유전막의 누설전류 및 항복전압 특성이 향상되도록 N2, H2, N2/H2, O2, O3 또는 NH3 분위기에서 200∼800℃의 저온 어닐링을 수행한다.As described above, after depositing the Ti x Zr y O z dielectric film 20 according to the ALD or PE-ALD method, the carbon impurities and grains in the dielectric film are removed and the degree of roughness of the dielectric film surface is ultimately reduced. Low temperature annealing is performed at 200 to 800 ° C. in an
이때, 상기 저온 어닐링은 플라즈마, 전기로 및 RTP 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로 수행하며, 상기 플라즈마, 전기로 및 RTP 방식의 어닐링은 전술한 스토리지전극의 저온 어닐링 조건과 동일한 조건으로 진행한다. In this case, the low temperature annealing is performed by any one method selected from the group consisting of a plasma, an electric furnace, and an RTP method, and the annealing of the plasma, an electric furnace, and an RTP method is performed under the same conditions as the low temperature annealing condition of the storage electrode. Proceed.
도 1c를 참조하면, 상기 TixZryOz 유전막(20) 상에 TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2 및 Pt과 같은 금속계 물질로 이루어진 플레이트전극(30)을 형성하고, 이를 통해, TixZryOz 유전막(20)이 채용된 본 발명에 따른 캐패시터(40)의 형성을 완성한다.Referring to FIG. 1C, a
여기서, 상기 플레이트전극(30)의 형성후에는 후속 집적공정 또는 패키지 공정에서의 환경성 테스트에서 수소(hydrogen) 성분, 수분, 온도 또는 전기적 충격 등으로부터 캐패시터(40)의 구조적인 안정성을 확보하기 위한 보호막으로서 Al2O3, HfO2, Ta2O5, ZrO2 및 TiO2로 구성된 그룹으로부터 선택되는 어느 하나의 산화막 또는 TiN과 같은 금속 물질로 이루어진 보호막을 ALD 방식으로 50∼200Å 두께로 증착함이 바람직하다. Here, after the
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.Hereinbefore, the present invention has been illustrated and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the spirit and scope of the present invention. It will be readily apparent to those skilled in the art that various modifications and variations can be made.
이상에서와 같이, 본 발명은 MIM형 캐패시터의 유전막으로 ALD 또는 PE-ALD 방식에 따른 TixZryOz 박막을 적용함으로써, 유전막 내의 누설젼류 증가의 원인이 되는 결정립 생성을 억제하고, 아울러, 거칠기 정도도 낮출 수 있다. 이에 따라, TixZryOz 유전막을 채용한 본 발명의 MIM형 캐패시터는 종래의 Ta2O5(ε=25), HfO2(ε=20), ZrO2(ε=25) 및 고유전율의 TiO2(ε=40∼80)를 단일 유전막으로 채용한 MIM형 캐패시터 보다 낮은 누설전류 특성(0.5fA/셀 이하)을 얻을 수 있다. As described above, the present invention, by applying the Ti x Zr y O z thin film according to the ALD or PE-ALD method as the dielectric film of the MIM type capacitor, suppresses the formation of grains that cause an increase in leakage current in the dielectric film, The degree of roughness can also be lowered. Accordingly, the MIM capacitor of the present invention employing the Ti x Zr y O z dielectric film has conventional Ta2O5 (ε = 25), HfO2 (ε = 20), ZrO2 (ε = 25) and TiO2 having high dielectric constant (ε = The leakage current characteristic (0.5 fA / cell or less) can be obtained lower than that of the MIM capacitor which employs 40 to 80 as a single dielectric film.
또한, TixZryOz 유전막을 채용한 본 발명의 MIM형 캐패시터는 등가산화막 두께를 종래의 Ta2O5(ε=25), HfO2(ε=20), ZrO2(ε=25)막의 경우 보다 작은 10Å 이하로 낮출 수 있어서, 70nm급 이하 금속배선을 갖는 512M급 이상의 차세대 디램 제품에서 필요로하는 25fF/셀 이상의 충전용량을 확보할 수 있다. In addition, the MIM capacitor of the present invention employing a Ti x Zr y O z dielectric film has an equivalent oxide film thickness of 10 kW, which is smaller than that of conventional Ta2O5 (ε = 25), HfO2 (ε = 20) and ZrO2 (ε = 25) films. It can be lowered to below, and thus it is possible to secure a charging capacity of 25 fF / cell or more required in a next generation DRAM product of 512 M class or more having a metal wiring of 70 nm or less.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050058174A KR100772101B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050058174A KR100772101B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming capacitor of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070002579A true KR20070002579A (en) | 2007-01-05 |
KR100772101B1 KR100772101B1 (en) | 2007-11-01 |
Family
ID=37869548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050058174A KR100772101B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772101B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100791334B1 (en) * | 2006-07-26 | 2008-01-07 | 삼성전자주식회사 | Method of forming a metal oxide by atomic layer deposition |
US7592217B2 (en) | 2004-11-08 | 2009-09-22 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
US7825043B2 (en) | 2005-11-28 | 2010-11-02 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
US8092862B2 (en) | 2004-12-23 | 2012-01-10 | Hynix Semiconductor Inc. | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same |
-
2005
- 2005-06-30 KR KR1020050058174A patent/KR100772101B1/en not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592217B2 (en) | 2004-11-08 | 2009-09-22 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
US8062943B2 (en) | 2004-11-08 | 2011-11-22 | Hynix Semiconductor | Capacitor with zirconium oxide and method for fabricating the same |
US8084804B2 (en) * | 2004-11-08 | 2011-12-27 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
US8092862B2 (en) | 2004-12-23 | 2012-01-10 | Hynix Semiconductor Inc. | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same |
US7825043B2 (en) | 2005-11-28 | 2010-11-02 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
KR100791334B1 (en) * | 2006-07-26 | 2008-01-07 | 삼성전자주식회사 | Method of forming a metal oxide by atomic layer deposition |
Also Published As
Publication number | Publication date |
---|---|
KR100772101B1 (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100670747B1 (en) | Method for manufacturing capacitor in semiconductor device | |
KR100728962B1 (en) | Capacitor of semiconductor device with zrconium oxide and method of manufacturing the same | |
KR100672766B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR100772099B1 (en) | Method for forming capacitor of semiconductor device | |
KR100772101B1 (en) | Method for forming capacitor of semiconductor device | |
KR100596805B1 (en) | Method for forming capacitor of semiconductor device | |
KR100713906B1 (en) | Method for forming capacitor of semiconductor device | |
KR100424710B1 (en) | Fabricating method of semiconductor device | |
US20070264770A1 (en) | Capacitor forming method | |
KR100717824B1 (en) | Capacitor and method for manufacturing the same | |
KR20070106289A (en) | Capacitor with yttrium titanium oxide and method of manufacturing the same | |
KR100772100B1 (en) | Method for forming capacitor of semiconductor device | |
KR100713922B1 (en) | Method for forming capacitor of semiconductor device | |
KR100668849B1 (en) | Method for forming capacitor of semiconductor device | |
KR20060120960A (en) | Method for fabricating capacitor has metal electrode in semiconductor device | |
KR100713908B1 (en) | Method for forming capacitor of semiconductor device | |
KR20080062726A (en) | Metal-insulator-metal capacitor having high capacitance and method of fabricating the same | |
KR100798735B1 (en) | Capacitor and method of manufacturing the same | |
KR100753411B1 (en) | Method for forming capacitor of semiconductor device | |
KR100680952B1 (en) | Method for forming capacitor of semiconductor device | |
KR100604664B1 (en) | Capacitor with double dielectric and method for manufacturing the same | |
KR20090002491A (en) | Metal-insulator-metal capacitor having high capacitance and method of fabricating the same | |
KR100656282B1 (en) | Method for forming capacitor | |
KR100744666B1 (en) | A capacitor of semiconductor device and method for manufacturing the same | |
KR100971430B1 (en) | Capacitor in semiconductor device and fabricating using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |