KR20080079376A - 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 - Google Patents

금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 Download PDF

Info

Publication number
KR20080079376A
KR20080079376A KR1020070019394A KR20070019394A KR20080079376A KR 20080079376 A KR20080079376 A KR 20080079376A KR 1020070019394 A KR1020070019394 A KR 1020070019394A KR 20070019394 A KR20070019394 A KR 20070019394A KR 20080079376 A KR20080079376 A KR 20080079376A
Authority
KR
South Korea
Prior art keywords
copper foil
inner layer
dry film
sides
circuit board
Prior art date
Application number
KR1020070019394A
Other languages
English (en)
Other versions
KR100873673B1 (ko
Inventor
이민석
윤상근
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070019394A priority Critical patent/KR100873673B1/ko
Publication of KR20080079376A publication Critical patent/KR20080079376A/ko
Application granted granted Critical
Publication of KR100873673B1 publication Critical patent/KR100873673B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄 회로 기판을 제조하는 방법에 관한 것으로, 특히 관통홀 제작시에 겪는 회로 배치 설계의 제한을 해결하여 회로의 집적도를 개선한 다층 일괄 적층 제조 방법에 관한 것이다.
본 발명에 따른 다층 인쇄 회로 기판 제조 기술은 종래 기술과 달리 모든 층에 대해서 동일 위치에 관통홀을 제작하여 서로 일괄 연결하는 것이 아니라, 상층 동박과 전기 접속이 필요한 부위에 금속 범프를 이용해서 내층 기판을 서로 접속할 수 있도록 함으로써 일괄 적층 공법의 장점을 보존하면서도 관통홀로 인해 설계 자유도가 제한되는 문제를 해결한다.
인쇄 회로 기판, 다층, 비아홀, 빌드업, 적층.

Description

금속 범프를 이용한 다층 인쇄 회로 기판 제조 방법{METHOD OF FABRICATING MULTI-LAYERED PRINTED CIRCUIT BOARD WITH A METAL BUMP}
도1a 내지 도1i는 본 발명에 따라 일괄 적층 공법을 통해 다층 인쇄 회로 기판을 구성하는 요소로서 금속 범프를 구비한 내층을 제조하는 방법을 나타낸 도면.
도2a 내지 도2g는 본 발명에 따라 일괄 적층 공법을 통해 다층 인쇄 회로 기판을 구성하는 요소 중 금속 범프를 구비하지 않은 내층을 제조하는 방법을 나타낸 도면.
도3a 및 도3b는 본 발명에 따라 제작한 금속 범프를 구비한 내층과 금속 범프를 구비하지 않은 내층을 이용해서 일괄 적층하여 다층 인쇄 회로 기판을 제조하는 과정을 나타낸 도면.
도4a 내지 도4c는 본 발명의 양호한 실시예에 따라 제작된 금속 범프의 다양한 형태를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10a : 상층 동박
10b : 하층 동박
11 : 섬유질 절연층
12 : 내층 코어(CCL)
13 : 비아홀
15 : 드라이 필름
19 : 금속 범프
30 : 내층 기판
40 : 접착 시트
본 발명은 다층 인쇄 회로 기판을 제조하는 방법에 관한 것으로, 특히 관통홀 제작 시에 겪는 회로 배치 설계의 제한을 해결하여 회로의 집적도를 개선할 수 있는 다층 일괄 적층 제조 방법에 관한 것이다.
다층 인쇄 회로 기판을 형성하기 위해서는 사진 및 식각 프로세스를 진행하여 내층 기판들 형성하고, 내층 기판들과 그 사이에 프리프레그(PREPREG)를 사이에 두고 진공 열압착 라미네이션을 진행한 후, 층간 배선 연결을 위하여 홀 가공과 외층 회로 형성 과정을 진행하게 된다. 또한 빌드업(build-up) 기판의 경우 기판을 내층에서부터 외층으로 형성하게 되는데 레이저 비아홀(laser via hole; LVH)을 만들어서 층간 통전 연결을 하는 것을 특징으로 한다.
최근 들어, 전자 제품이 경박 단소화되고 고집적도가 요구됨에 따라 종래의 인쇄 회로 기판 제조 방법이 적용되는데 기술적 어려움이 있었다. 즉, 종래기술에 따른 다층 인쇄 회로 기판 제조 방법은 관통홀(through hole) 또는 비아홀(via hole)을 이용해서 층간 연결을 하게 되는데, 관통홀의 경우 각층별로 동일한 부위에 일괄로 CNC 드릴 가공을 통해 관통홀을 드릴 형성하게 되므로, 각각의 내층 동박 회로는 관통홀이 지나가야 할 부위를 피해서 소자 배치를 하여야 하는 제한이 있다. 그 결과, 각 층의 회로 설계시에 자유도에 제한을 받게 되며 회로의 집적화를 어렵게 하는 요인으로 작용하고 있다.
따라서, 본 발명의 제1 목적은 다층 인쇄 회로 기판 제작 시에 일괄 적층 후 진공 열압착 방식으로 다층 인쇄 회로 기판을 형성하되, 층간 연결을 위한 비아홀 형성으로 인하여 각층의 회로 설계시에 발생하는 회로 배치의 자유도 제한을 해소하는 다층 인쇄 회로 기판 제조 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 금속 범프를 이용해서 다층 인쇄 회로 기판을 제조함으로써 고신뢰성을 유지하되 저비용으로 제조할 수 있는 다층 인쇄 회로 기판 제조 기술을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 섬유질 절연층의 양면에 각각 동박 회로를 구성하고 양면의 동박 회로는 서로 비아홀로 통전 연결된 제1 내층 기판과, 섬유질 절연층의 양면에 각각 동박 회로를 구성하고 양면의 동박 회로는 서로 비아홀로 통전 연결되되, 상기 양면의 동박 회로를 구성하는 동박 위에 선택적으로 필요 부위에 금속 범프를 형성하고 있는 제2 내층 기판을 각각 복수 개 준비하고 상기 제1 내층 기판과 제2 내층 기판을 서로 교대로 순차적으로 배열하고 상기 제1 내층 기판과 제2 내층 기판 사이에는 접착 시트를 삽입하여 배열하고, 외층에 동박을 배열한 후 상기 적층 배열된 동박, 접착 시트, 제1 내층 기판, 제2 내층 기판들 복수개의 조합을 진공 열압착하여 라미네이트하는 다층 인쇄 회로 기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도1 내지 도4를 참조하여 본 발명에 따른 다층 인쇄 회로 기판의 제조 방법을 상세히 설명한다.
본 발명에 따른 다층 인쇄 회로 기판 제조 방법은 도1i에 도시한 금속 범프를 구비한 내층('제2 내층 기판'이라 칭함)과 도2g에 도시한 금속 범프를 구비하지 않은 내층('제1 내층 기판'이라 칭함)을 접착 시트를 사이에 두고 서로 진공 열압착함으로써 도3b에 도시한 바와 같은 다층 인쇄 회로 기판을 제조하는 기술을 제공한다.
도1a 내지 도1i는 본 발명의 양호한 실시예에 따라 다층 인쇄 회로 기판을 구성하는 요소로서 금속 범프를 구비한 내층(제2 내층 기판)을 제조하는 방법을 나타낸 도면이다.
도1a를 참조하면, 내층 회로 기판을 형성하기 위해 섬유질 절연층(11) 양면(10a, 10b)에 동박이 덮여있는 CCL(copper cladded layer)과 같은 내층 코어(12)의 동박면을 세정하는 단계를 진행한다. 이어서, 도1b를 참조하면 CNC 드릴과 같은 방식으로 비아홀(13)을 원하는 필요 부위에 형성한다. 도1c를 참조하면, 전단계에서 형성한 비아홀(13)을 통해 상층 동박(10a)과 하층 동박(10b)을 서로 도통시키기 위해 동도금 공정을 수행한다. 이어서 도1d를 참조하면, 두껍게 동도금이 만 들어진 내층 기판 상하 동박면(10A, 10B)위에 회로 형성을 위해 드라이 필름(D/F;15)을 코팅하여 회로 패턴에 따라 사진 식각 공정을 진행함으로써 동박이 식각될 노출 부위를 패턴 형성한다.
도1e를 참조하면, 동박 식각 공정을 통해 노출된 동박을 제거함으로써 동박 패턴 회로를 형성하고 마스크 패터닝 임무를 완수한 드라이 필름(15)을 스트립 제거한다. 그리고나면, 도1e에 도시된 바와 같은 동박 회로(10A', 10B')가 내층 기판의 상하면에 형성된다. 이어서, 도1f를 참조하면 내층 기판의 상하면 전면에 드라이 필름(17)을 다시 도포하고 사진 식각 공정을 수행함으로써 금속 범프를 만들고자하는 부위를 정의한다. 이어서, 동도금 공정을 수행하면 도1f에서와 같이 금속 범프(19a)가 도금 형성된다.
본 발명의 양호한 실시예로서 도1g에 도시한 형태의 금속 범프(19a) 만을 구비한 내층 기판을 이용해서 도3b에 도시한 일괄 적층 방식의 다층 인쇄 회로 기판을 형성할 수도 있으나, 본 발명의 또 다른 제2 실시예로서 도1g 내지 도1i에서 설명하는 후속 공정을 더 진행함으로써 금속 범프의 모양을 쐐기형 凸으로 만들 수 있다. 도1g를 참조하면, 도1f에서 금속 범프의 도금 형성 부위를 정의하기 위해 사용하였던 드라이 필름(17)을 스트립 제거하고 도1h에서와 같이 드라이 필름(18)을 또 한번 도포한다.
도1h을 참조하면, 드라이 필름(18)을 사진 식각 함으로써 제1차 동도금으로 형성한 금속 범프(19a) 위에 제2차 동도금을 진행할 부위를 정의한다. 이때에, 정의되는 제2차 동도금은 제1차 동도금 금속 범프(19a) 위에 만들되, 그 부위의 크기 는 제1차 동도금 시에 형성한 금속 범프(19a)의 크기보다 작게 형성되도록 패턴을 형성하게 된다. 이어서, 제2차 동도금이 실시되면 제1차 동도금으로 형성하였던 금속 범프(19a) 위에 이보다 작은 크기의 제2차 동도금 금속 범프(19b)가 형성되어 전체적으로 凸 모양의 쐐기형 금속 범프(19)가 형성된다.
이와 같이, 금속 범프위 형태가 凸 모양의 쐐기형으로 형성되는 경우에 도3b의 적층 과정에서 접착 시트를 관통해서 인접 내층의 동박 회로와의 접촉이 용이하게 된다.
도1i는 마지막으로 드라이 필름(18)을 스트립 제거한 후 금속 범프(19)만이 남겨진 내층 기판(30)을 나타낸 도면이다. 도1i를 참조하면, 내층 기판은 회로 패턴 형성된 상하면 동박 회로 (10A', 10B')가 비아홀(13)을 통해 서로 연결되어 있고 필요 부위에 凸 형태의 금속 범프(19)가 형성되어 있다.
도2a 내지 도2b는 도3b에 도시한 본 발명에 따른 다층 인쇄 회로 기판을 구성하는 요소 중 금속 범프를 구비하지 않은 내층 기판(제1 내층 기판)을 제조하는 방법을 나타낸 도면이다.
도2a 내지 도2c에 도시된 공정은 도1a 내지 도1c에 도시된 공정과 동일하므로 여기서는 반복 설명을 생략한다. 도2d를 참조하면, 내층(12)의 상하면 동박(10A, 10B)에 드라이 필름(15)을 전면 형성한다. 이어서, 도2e에서 도시한 바와 같이 사진 식각 공정을 진행함으로써 내층의 상하면에 회로를 형성한다. 이어서, 도2f에서와 같이 드라이 필름(15)으로부터 보호되지 않는 노출된 동박을 식각 제거함으로써 회로를 형성하게 되고, 마지막으로 도2g에서와 같이 드라이 필름 (15)을 제거함으로써 금속 범프가 없는 내층 기판(20)을 완성한다.
도3a 및 도3b는 본 발명에 따라 제작한 금속 범프를 구비한 내층(제2 내층 기판)과 금속 범프를 구비하지 않은 내층(제1 내층 기판)을 이용해서 일괄 적층 한 다층 인쇄 회로 기판을 제조하는 기술을 나타낸 도면이다. 도3a를 참조하면, 본 발명의 양호한 실시예로서 총 12층의 다층 인쇄 회로 기판을 제작하는 실시예를 보여주고 있다. 본 발명에 따른 다층 인쇄 회로 기판 제조 방법은 금속 범프를 구비한 내층 기판(30) 세 개와 금속 범프를 구비하지 않은 내층 기판(20) 두 개를 준비하고, 사이에 접착 시트(bonding sheet; 40)를 삽입하여 일괄 진공 열압착함으로써, 도3b와 같은 적층된 다층 인쇄 회로 기판을 형성하게 된다. 도3a를 참조하면, 제1층(101)과 제12층(112)은 동박으로 구성되며, 접착 시트(40)는 레진(resin)을 사용할 수 있다. 도3b에서와 같이 레진으로 준비한 접착 시트(40)를 사이에 두고 진공 열압착 라미네이션 되는 경우 금속 펌프(19)는 접착 시트(40)를 관통해서 인접하는 동박 층과 서로 접속되게 된다. 예를 들어, 제2층(102)의 동박 회로에 형성된 금속 범프(19)는 접착 시트(40)를 관통해서 제1층(101)의 동박 회로와 접속하게 되고, 제10층(110)의 동박 회로에 형성한 금속 범프(119)는 접착 시트(40)를 관통하여 제9층(109)의 동박과 접속되게 된다. 이상과 같이, 본 발명에 따른 다층 인쇄 회로 기판 제조 방법은 총12층의 다층을 서로 일괄 적층 하여 전기적 접속이 필요한 곳에 연결을 함에 있어서, 종래기술과는 달리 관통홀을 제작하지 않고 접속이 필요한 부위에서만 금속 펌프를 이용하여 접속하므로, 총 12층 각각의 동박 회로 설계시에 관통홀 위치에 따른 설계상의 제약으로부터 자유로울 수 있다.
도4a 내지 도4c는 본 발명의 양호한 실시예에 따라 제작된 금속 범프의 다양한 형태 및 재질을 나타낸 도면이다. 도4a를 참조하면, 앞서 도1a 내지 도1i에서 설명한 바와 같이 2회의 사진 식각 프로세스를 통해 형성된 쐐기형 凸 구조를 도시하고 있다. 도4b는 본 발명의 또 다른 실시예로서, 금속 범프(19a) 상단에 저융점 재료(19c)를 형성한 구조를 제시하고 있으며, 저융점 재료로서 주석/비스무스, 주석/인듐, 인듐, 주석/은, 주석, 납/주석 등이 이용될 수 있다. 도4c를 참조하면, 본 발명의 또 다른 실시예로서, 제1차 금속 범프(19a) 위에 제2차 금속 범프(19b)를 형성하고 그 위에 저융점 재료(19c)를 형성하는 기술을 제시하고 있다. 여기서 실시예로 제시한 다양한 금속 범프 재료들은 도금 또는 진공 증착 방식으로 형성할 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발 명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명에 따른 다층 인쇄 회로 기판 제조 기술은 모든 층에 대해서 일괄로 같은 위치에 관통홀을 제작하여 서로 연결하는 것이 아니라, 접속이 필요한 부위에 금속 범프를 이용해서 내층 기판을 서로 접속할 수 있도록 하므로, 일괄 적층의 장점을 보존하면서도 관통홀로 인해 설계 자유도 제한 문제를 해결하고 있다.

Claims (8)

  1. 섬유질 절연층의 양면에 각각 동박 회로를 구성하고 양면의 동박 회로는 서로 비아홀로 통전 연결된 제1 내층 기판과,
    섬유질 절연층의 양면에 각각 동박 회로를 구성하고 양면의 동박 회로는 서로 비아홀로 통전 연결되, 상기 양면의 동박 회로를 구성하는 동박 위에 선택적으로 필요 부위 금속 범프를 형성한 제2 내층 기판
    을 각각 복수 개 준비하고 상기 제1 내층 기판과 상기 제2 내층 기판을 서로 교대로 순차적으로 배열하고 상기 제1 내층 기판과 상기 제2 내층 기판 사이에는 접착 시트를 삽입하여 배열하고, 외층에 동박을 배열한 후 상기 적층 배열된 동박, 접착 시트, 제1 내층 기판, 제2 내층 기판들 복수개의 조합을 진공 열압착 라미네이트하는 다층 인쇄 회로 기판 제조 방법.
  2. 제1항에 있어서, 상기 제1 내층 기판을 제조하는 방법은
    (a) 양면에 동박이 도포된 섬유질 절연층으로 구성된 가판에 드릴 가공을 통해 필요 부위에 비아홀을 형성하는 단계;
    (b) 상기 비아홀이 생성된 기판에 동도금을 진행하여 상하 양면의 동박을 서로 통전하는 단계;
    (c) 상하 양면 동박 위에 드라이 필름을 도포하고 사진 식각 공정을 진행함으로써 상기 동박을 노출할 부위와 노출하지 않을 부위로 패턴 형성하는 단계; 및
    (d) 상기 패턴된 드라이 필름에 의하여 마스크되지 않은 동박을 제거하고, 상기 드라이 필름을 스트립 제거함으로써 기판 양면에 동박 회로를 형성하는 단계
    를 포함하는 다층 인쇄 회로 기판 제조 방법.
  3. 제1항에 있어서, 상기 제2 내층 기판을 제조하는 방법은
    (a) 양면에 동박이 도포된 섬유질 절연층으로 구성된 기판에 드릴 가공을 통해 필요 부위에 비아홀을 형성하는 단계;
    (b) 동도금을 진행하여 상하 양면의 동박을 서로 통전하는 단계;
    (c) 상하 양면 동박 위에 드라이 필름을 도포하고 사진 식각 공정을 진행함으로써 상기 동박을 노출할 부위와 노출하지 않을 부위로 패턴 형성하는 단계;
    (d) 상기 패턴된 드라이 필름에 의하여 마스크 되지 않은 동박을 제거하고 상기 드라이 필름을 스트립 제거함으로써 기판 양면에 동박 회로를 형성하는 단계;
    (e) 상기 양면에 형성된 동박 회로 위에 드라이 필름을 도포하고 사진 식각 공정을 진행하여, 상기 동박 회로의 동박 위의 필요 부위만이 노출되도록 식각 제거함으로써 상기 드라이 필름을 패턴 형성하는 단계; 및
    (f) 상기 마스크 패턴된 드라이 필름에 의해 노출된 동박 위에 금속 범프를 형성하는 단계
    를 포함하는 다층 인쇄 회로 기판 제조 방법.
  4. 제3항에 있어서, 상기 단계 (f)에 후속하여
    상기 기판의 양면에 드라이 필름을 도포하고 사진 식각 공정을 진행하여 드라이 필름을 마스크 패턴하고 상기 이미 형성된 금속 범프 상부에 마스크 패턴된 드라이 필름에 의해 노출된 부위에 금속 범프를 추가 형성함으로써 凸 형태의 쐐기형 금속 범프를 형성하는 단계
    를 포함하는 다층 인쇄 회로 기판 제조 방법.
  5. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서, 상기 단계(f)에 후속하는 공정 단계에서 추가 형성한 그 제2 내층 기판을 구성하는 금속 범프는 구리, 은, 금, 알루미늄 중의 어느 하나 또는 이들의 합금인 것을 특징으로 하는 다층 인쇄 회로 기판 제조 방법.
  6. 제4항에 있어서, 상기 단계(f)에 후속하는 공정 단계에서 추가 형성한 금속 범프는 저융점 재료를 포함한 구조인 것을 특징으로 하는 다층 인쇄 회로 기판 제조 방법.
  7. 제4항에 있어서, 상기 단계(f)에 후속하는 공정 단계에서 추가 형성한 금속 범프는 구리, 은, 금, 알루미늄 중 어느 하나 또는 이들의 합금으로 형성하고, 그 상부에 저융점 재료를 구성함을 특징으로 하는 다층 인쇄 회로 기판 제조 방법.
  8. 제6항 또는 제7항 중 어느 한 항에 있어서, 상기 저융점 재료는 주석/비스무 스, 주석/인듐, 인듐, 주석/은, 주석, 납/주석 중 어느 하나인 것을 특징으로 하는 다층 인쇄 회로 기판 제조 방법.
KR1020070019394A 2007-02-27 2007-02-27 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 KR100873673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070019394A KR100873673B1 (ko) 2007-02-27 2007-02-27 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019394A KR100873673B1 (ko) 2007-02-27 2007-02-27 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20080079376A true KR20080079376A (ko) 2008-09-01
KR100873673B1 KR100873673B1 (ko) 2008-12-11

Family

ID=40020311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019394A KR100873673B1 (ko) 2007-02-27 2007-02-27 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100873673B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077836A (ja) * 1998-08-27 2000-03-14 Oki Electric Ind Co Ltd 配線基板
KR100450590B1 (ko) * 2003-01-03 2004-09-30 대덕전자 주식회사 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법
JP2005235894A (ja) * 2004-02-18 2005-09-02 Sumitomo Bakelite Co Ltd 樹脂組成物、樹脂付キャリア材料および多層プリント配線板
KR100652132B1 (ko) * 2004-07-12 2006-11-29 곽경숙 인쇄 회로 기판 및 이의 제작 방법
KR100585199B1 (ko) * 2004-10-27 2006-06-01 대덕전자 주식회사 빌드업 인쇄 회로 기판의 금속 범프 형성 방법
KR100658972B1 (ko) * 2006-01-11 2006-12-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100873673B1 (ko) 2008-12-11

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
TWI413475B (zh) 電氣結構製程及電氣結構
US9603263B2 (en) Manufacturing method of circuit substrate
US7338892B2 (en) Circuit carrier and manufacturing process thereof
JP4460013B2 (ja) 配線基板の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP4141135B2 (ja) 多層配線基板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP5095952B2 (ja) 多層配線基板及びその製造方法
JP4705400B2 (ja) 多層プリント配線板の製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JPH03285398A (ja) 多層回路基板の層間導通構造の形成法
TWI461135B (zh) 製作電路板之方法
KR100873673B1 (ko) 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법
TWI501706B (zh) 線路板及其製作方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
TWI558290B (zh) 線路板的製造方法
TWI572261B (zh) 線路結構及線路結構的製作方法
JP6387226B2 (ja) 複合基板
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JP4503698B2 (ja) 配線基板の製造方法
TWI384913B (zh) 軟硬線路板及其製程
KR101088062B1 (ko) 범프를 구비한 스택형 인쇄회로기판 및 제조방법
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JP2009038191A (ja) 多層配線基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee