JP2000077836A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2000077836A JP2000077836A JP10241675A JP24167598A JP2000077836A JP 2000077836 A JP2000077836 A JP 2000077836A JP 10241675 A JP10241675 A JP 10241675A JP 24167598 A JP24167598 A JP 24167598A JP 2000077836 A JP2000077836 A JP 2000077836A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- land
- metal layer
- wiring board
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子部品をフェースダウン実装する配線基板
において、その基板の凹凸に起因するバンプ高さバラツ
キを補正する。 【解決手段】 基板１上にソルダレジスト２およびラン
ド３を形成した後、バンプを形成するのに先んじて、選
択された一部のランド３上に補正金属層４を形成する。
補正金属層４を設けるランドを基板の凹部に対応して選
択し、補正金属層４の高さを基板１のうねりに大きさ対
応して設定する。この構成により、基板のうねりに起因
するバンプ高さバラツキが補正される。
において、その基板の凹凸に起因するバンプ高さバラツ
キを補正する。 【解決手段】 基板１上にソルダレジスト２およびラン
ド３を形成した後、バンプを形成するのに先んじて、選
択された一部のランド３上に補正金属層４を形成する。
補正金属層４を設けるランドを基板の凹部に対応して選
択し、補正金属層４の高さを基板１のうねりに大きさ対
応して設定する。この構成により、基板のうねりに起因
するバンプ高さバラツキが補正される。
Description
【０００１】
【発明の属する技術分野】本発明は、表面に、半導体チ
ップ等の電子部品が実装される導体層ランドを有する配
線基板に関するものであり、特にランド上にバンプを形
成し、このバンプを介して電子部品の電極とフェースダ
ウンで接続される配線基板に関するものである。
ップ等の電子部品が実装される導体層ランドを有する配
線基板に関するものであり、特にランド上にバンプを形
成し、このバンプを介して電子部品の電極とフェースダ
ウンで接続される配線基板に関するものである。
【０００２】
【従来の技術】従来、このような配線基板においては、
実装密度の向上に伴い、接続の信頼性が低下する傾向に
あり、種々の改良が行われている。例えば、特開平5ー29
393号公報記載の配線基板においては、Ｓｎ５％ーＰｂ9
5％等の高融点金属とＳｎ60％ーＰｂ40％等の低融点金
属との２層の積層構成のバンプを用いることによって、
熱応力緩和に十分な高さを確保しかつ短絡防止を図って
いる。
実装密度の向上に伴い、接続の信頼性が低下する傾向に
あり、種々の改良が行われている。例えば、特開平5ー29
393号公報記載の配線基板においては、Ｓｎ５％ーＰｂ9
5％等の高融点金属とＳｎ60％ーＰｂ40％等の低融点金
属との２層の積層構成のバンプを用いることによって、
熱応力緩和に十分な高さを確保しかつ短絡防止を図って
いる。
【０００３】このような配線基板において、バンプピッ
チが200μm程度の高実装密度では、バンプ径は50〜100
μm程度、バンプ高さは20〜40μm程度に設定している。
なお、２層構成のバンプでは、低融点金属の高さは５μ
m程度に設定している。そして、その際、バンプ高さの
ばらつきを押さえることが重要となり、そのために、通
常、バンプの形成は電解めっき法によって行い、バンプ
高さのばらつきは0.5μm以下に抑えられている。
チが200μm程度の高実装密度では、バンプ径は50〜100
μm程度、バンプ高さは20〜40μm程度に設定している。
なお、２層構成のバンプでは、低融点金属の高さは５μ
m程度に設定している。そして、その際、バンプ高さの
ばらつきを押さえることが重要となり、そのために、通
常、バンプの形成は電解めっき法によって行い、バンプ
高さのばらつきは0.5μm以下に抑えられている。
【０００４】
【発明が解決しようとする課題】しかしながら、配線基
板の基板は本質的に数μmのうねり(すなわち、表面の周
期的凹凸)を有し、実装密度が高くなると、このうねり
に起因するバンプ高さのばらつきが無視できなくなり、
半導体チップ等との接合において、接続不良のバンプが
発生する確率が大きくなるという問題があった。
板の基板は本質的に数μmのうねり(すなわち、表面の周
期的凹凸)を有し、実装密度が高くなると、このうねり
に起因するバンプ高さのばらつきが無視できなくなり、
半導体チップ等との接合において、接続不良のバンプが
発生する確率が大きくなるという問題があった。
【０００５】
【課題を解決するための手段】本発明は、表面に電子部
品が実装される多数のランドが形成された配線基板(pri
nted circuit board)において、ランド上に形成された
補正金属層と、この補正金属層を介してランド上に形成
されるかまたは直接ランド上に形成されたバンプとを有
するものである。そして、補正金属層は、基板の凹部に
対応して選択された一部のランド上に形成されたもので
あり、かつ基板のうねりに対応して設定された所定高さ
を有するものである。このように、本発明では、配線基
板のバンプを形成するのに先んじて基板のうねりの凹部
に該当するランドに補正金属層を形成しているため、基
板のうねりに起因するバンプ高さバラツキが補正され
る。
品が実装される多数のランドが形成された配線基板(pri
nted circuit board)において、ランド上に形成された
補正金属層と、この補正金属層を介してランド上に形成
されるかまたは直接ランド上に形成されたバンプとを有
するものである。そして、補正金属層は、基板の凹部に
対応して選択された一部のランド上に形成されたもので
あり、かつ基板のうねりに対応して設定された所定高さ
を有するものである。このように、本発明では、配線基
板のバンプを形成するのに先んじて基板のうねりの凹部
に該当するランドに補正金属層を形成しているため、基
板のうねりに起因するバンプ高さバラツキが補正され
る。
【０００６】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。この実施の形態では、バンプピ
ッチが200μm、バンプ径が８μm、バンプ高さは30μmに
設定しており、基板の表面凹凸のうねりの周期が1.2mm
程度で、うねりの振幅の最大部と最小部との高さの差が
３μm程度である基板を用い、高さ２μmの補正金属層を
一部のランドに選択的に形成することにより、バッド高
さのバラツキを１μm程度に抑制したものである。
実施の形態を説明する。この実施の形態では、バンプピ
ッチが200μm、バンプ径が８μm、バンプ高さは30μmに
設定しており、基板の表面凹凸のうねりの周期が1.2mm
程度で、うねりの振幅の最大部と最小部との高さの差が
３μm程度である基板を用い、高さ２μmの補正金属層を
一部のランドに選択的に形成することにより、バッド高
さのバラツキを１μm程度に抑制したものである。
【０００７】この実施の形態の配線基板は、図１に示す
ように、ソルダーレジスト２、ランド３、補正金属層
４、および高融点バンプ５aと低融点バンプ５bとからな
るバンプ５を有し、一部のランド３ー１上には直接バン
プ５が形成され、他の一部のランド３ー２上には補正金
属層４を介して高融点バンプ５が形成されている。
ように、ソルダーレジスト２、ランド３、補正金属層
４、および高融点バンプ５aと低融点バンプ５bとからな
るバンプ５を有し、一部のランド３ー１上には直接バン
プ５が形成され、他の一部のランド３ー２上には補正金
属層４を介して高融点バンプ５が形成されている。
【０００８】この配線基板におけるバンプは、図２に示
すように、半導体ベアチップの電極に対応して、ここで
はロの字状に配置され、実装においては、配線基板１０
の各バンプ５と半導体ベアチップ２０の各電極が重なる
ように位置合わせして接合する。なお、図２のような実
装構造の平面図では、バンプは見えないのであるが便宜
上、バンプ部分を描いている。
すように、半導体ベアチップの電極に対応して、ここで
はロの字状に配置され、実装においては、配線基板１０
の各バンプ５と半導体ベアチップ２０の各電極が重なる
ように位置合わせして接合する。なお、図２のような実
装構造の平面図では、バンプは見えないのであるが便宜
上、バンプ部分を描いている。
【０００９】次に、補正金属層を設けるランド位置につ
いて、図３を用いて説明する。図３は、図２において、
バンプ中心部を通るＸ線に沿った配線基板の横断面図で
あり、うねりの１周期にピッチ200μmのバンプが６つ置
かれている状態を示している。なお、図２のバンプ中心
部を通るＹ線に沿った断面においても、通常、同様のう
ねりを呈するものとなる。
いて、図３を用いて説明する。図３は、図２において、
バンプ中心部を通るＸ線に沿った配線基板の横断面図で
あり、うねりの１周期にピッチ200μmのバンプが６つ置
かれている状態を示している。なお、図２のバンプ中心
部を通るＹ線に沿った断面においても、通常、同様のう
ねりを呈するものとなる。
【００１０】いま、図３において、高融点バンプ５aと
低融点バンプ５bのみを設けた場合は、うねりの最大高
さに置かれたバンプをｂ1とすると、バンプｂ1、ｂ2と
いくに従って配線基板の外から見た高さは低くなり、ｂ
4で最小になり、逆に、ｂ4、ｂ5といくに従ってこんど
はバンプの高さは高くなり、ｂ6までいくと最大高さの
ｂ1に戻り、最大高さのｂ1と最小高さのｂ4の差はうね
りの振幅３μmと等しい。
低融点バンプ５bのみを設けた場合は、うねりの最大高
さに置かれたバンプをｂ1とすると、バンプｂ1、ｂ2と
いくに従って配線基板の外から見た高さは低くなり、ｂ
4で最小になり、逆に、ｂ4、ｂ5といくに従ってこんど
はバンプの高さは高くなり、ｂ6までいくと最大高さの
ｂ1に戻り、最大高さのｂ1と最小高さのｂ4の差はうね
りの振幅３μmと等しい。
【００１１】この実施の形態では、図３に示すように、
うねりの凹部に対応したバンプｂ3、ｂ4、ｂ5におい
て、そのバンプとランドとの間に高さが２μmの補正金
属層を設けている。ここで、バンプｂ1の高さを０とす
ると、バンプｂ2はー１μm、ｂ3は補正がない場合はー
２μmであるが、補正金属層があるため０となる。バン
プｂ4は補正がない場合はー３μmであるが、補正金属層
があるためー１μmとなる。バンプｂ5はバンプｂ3と同
じになる。すなわち、バンプの、うねりによる高さばら
つきは１μmと改善されている。
うねりの凹部に対応したバンプｂ3、ｂ4、ｂ5におい
て、そのバンプとランドとの間に高さが２μmの補正金
属層を設けている。ここで、バンプｂ1の高さを０とす
ると、バンプｂ2はー１μm、ｂ3は補正がない場合はー
２μmであるが、補正金属層があるため０となる。バン
プｂ4は補正がない場合はー３μmであるが、補正金属層
があるためー１μmとなる。バンプｂ5はバンプｂ3と同
じになる。すなわち、バンプの、うねりによる高さばら
つきは１μmと改善されている。
【００１２】なお、ここで、この実施の形態では、基板
のうねりの最大高さ位置にバンプがくるようにしてい
る。このように、いつも基板うねりの最大高さ位置とバ
ンプが一致するようにするためには、基板のうねりとバ
ンブ位置との関係が特定されている必要があり、例えば
図２のバンプ中心部を通るＸ線及びＹ線の交点となるバ
ンプの中心部分がＸ線及びＹ線のどちらの断面を見て
も、最小の位置となるように合わせる必要がある。これ
は、基板のカット時に、基板のうねりの例えば最小の位
置に合わせてカットしまたはマークを付け、基板端面ま
たはマークに合わせてランドを形成することによって達
成でき、配線基板の製造において、さほどの複雑さを伴
うものではない。
のうねりの最大高さ位置にバンプがくるようにしてい
る。このように、いつも基板うねりの最大高さ位置とバ
ンプが一致するようにするためには、基板のうねりとバ
ンブ位置との関係が特定されている必要があり、例えば
図２のバンプ中心部を通るＸ線及びＹ線の交点となるバ
ンプの中心部分がＸ線及びＹ線のどちらの断面を見て
も、最小の位置となるように合わせる必要がある。これ
は、基板のカット時に、基板のうねりの例えば最小の位
置に合わせてカットしまたはマークを付け、基板端面ま
たはマークに合わせてランドを形成することによって達
成でき、配線基板の製造において、さほどの複雑さを伴
うものではない。
【００１３】以上に説明したように、この実施の形態に
よれば、補正金属層を導入しているため、バンプの高さ
のばらつきが抑制され、半導体ベアチップとの接合不良
を軽減することができる。
よれば、補正金属層を導入しているため、バンプの高さ
のばらつきが抑制され、半導体ベアチップとの接合不良
を軽減することができる。
【００１４】次に、本発明に係る配線基板の製造方法に
関する実施の形態を説明する。図４は、この実施の形態
を示す製造工程図であり、特に補正バンプの形成方法を
示すものである。まず、図４(ａ)に示すように、基板１
上にソルダレジスト２およびランド３を形成した後、ラ
ンド３を含む全面にめっきレジスト６を積層し、エッチ
ングマスク（図示せず）を用いたフォトレジスト工程に
より、補正金属層を形成する予定部分のランドの箇所の
みレジストを除去し、補正金属層を形成する予定領域の
ランドを露出させる。なお、ここで、ランド３は、基板
１の端面を基準にして形成することによって、基板のう
ねりとランド３の位置との関係は特定されており、従っ
て、エッチングマスクは、配線基板作成毎に変更する必
要はなく、共通のものを用いることができる。
関する実施の形態を説明する。図４は、この実施の形態
を示す製造工程図であり、特に補正バンプの形成方法を
示すものである。まず、図４(ａ)に示すように、基板１
上にソルダレジスト２およびランド３を形成した後、ラ
ンド３を含む全面にめっきレジスト６を積層し、エッチ
ングマスク（図示せず）を用いたフォトレジスト工程に
より、補正金属層を形成する予定部分のランドの箇所の
みレジストを除去し、補正金属層を形成する予定領域の
ランドを露出させる。なお、ここで、ランド３は、基板
１の端面を基準にして形成することによって、基板のう
ねりとランド３の位置との関係は特定されており、従っ
て、エッチングマスクは、配線基板作成毎に変更する必
要はなく、共通のものを用いることができる。
【００１５】次に、図４(ｂ)に示すように、レジストが
除去された部分のみ電解めっき法で補正バンプを形成
し、その後、レジストを除去する。これ以後の工程は従
来と同様に、ランドあるいはランドの上に補正バンプ層
が形成された部分に高融点バンプ、低融点バンプを形成
する。補正金属層の材質は高融点バンプと同じ材料が使
用可能であるが、必ずしも高融点の材料と合わせる必要
はなく、ランドと同じ材質でもよい。
除去された部分のみ電解めっき法で補正バンプを形成
し、その後、レジストを除去する。これ以後の工程は従
来と同様に、ランドあるいはランドの上に補正バンプ層
が形成された部分に高融点バンプ、低融点バンプを形成
する。補正金属層の材質は高融点バンプと同じ材料が使
用可能であるが、必ずしも高融点の材料と合わせる必要
はなく、ランドと同じ材質でもよい。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
では、配線基板のバンプを形成するのに先んじて基板の
うねりの凹部に該当するランド上に補正金属層を形成し
ているため、基板のうねりに起因するバンプ高さバラツ
キを補正できる効果がある。
では、配線基板のバンプを形成するのに先んじて基板の
うねりの凹部に該当するランド上に補正金属層を形成し
ているため、基板のうねりに起因するバンプ高さバラツ
キを補正できる効果がある。
【００１７】図１はこの実施の形態を示す配線基板の要
部断面図、図２はこの実施の形態の配線基板のフェース
ダウン実装を示す平面図、図３はこの実施の形態におけ
る補正金属層の配置状態を示す横断面図である。次に、
本発明に係る配線基板の製造方法に関する実施の形態を
説明する。図４は、この実施の形態を示す製造工程図で
あり、特に補正バンプの形成方法を示す。
部断面図、図２はこの実施の形態の配線基板のフェース
ダウン実装を示す平面図、図３はこの実施の形態におけ
る補正金属層の配置状態を示す横断面図である。次に、
本発明に係る配線基板の製造方法に関する実施の形態を
説明する。図４は、この実施の形態を示す製造工程図で
あり、特に補正バンプの形成方法を示す。
【図１】本発明の実施の形態に係る配線基板の要部断面
図
図
【図２】図１の配線基板のフェースダウン実装を示す平
面図
面図
【図３】図１の実施の形態における補正金属層の配置状
態を示す横断面図
態を示す横断面図
【図４】本発明の実施の形態に係る配線基板の製造工程
図
図
１ 基板 ２ ソルダーレジスト ３ ランド ４ 補正金属層 ５ バンプ ５ａ 高融点バンプ ５ｂ 低融点バンプ
Claims (2)
- 【請求項１】 表面に電子部品が実装される多数のラン
ドが形成された配線基板において、 当該配線基板の基板のうねりの凹部に対応して選択され
た一部の前記ランド上に形成され、かつ当該基板のうね
りに対応して設定された所定高さを有する補正金属層
と、 当該補正金属層を介して前記ランド上に形成されるか、
または直接前記ランド上に形成されたバンプとを、備え
ていることを特徴とする配線基板。 - 【請求項２】 基板上に電子部品が実装される多数のラ
ンドを形成した後、全てのランドを含む表面にめっきレ
ジスト膜を積層し、 当該めっきレジスト膜を選択的に除去して、補正金属層
を形成する予定領域のランドを露出させ、 次に、電解めっきを施すことにより、露出している前記
ランド上に補正金属層を形成し、その後、前記めっきレ
ジストを剥離する、ことを特徴とする請求項１に記載の
配線基板の形成方法、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241675A JP2000077836A (ja) | 1998-08-27 | 1998-08-27 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241675A JP2000077836A (ja) | 1998-08-27 | 1998-08-27 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077836A true JP2000077836A (ja) | 2000-03-14 |
Family
ID=17077856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10241675A Withdrawn JP2000077836A (ja) | 1998-08-27 | 1998-08-27 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077836A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873673B1 (ko) * | 2007-02-27 | 2008-12-11 | 대덕전자 주식회사 | 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 |
| CN103855118A (zh) * | 2012-12-05 | 2014-06-11 | 株式会社村田制作所 | 带凸部的电子元器件及带凸部的电子元器件的制造方法 |
-
1998
- 1998-08-27 JP JP10241675A patent/JP2000077836A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873673B1 (ko) * | 2007-02-27 | 2008-12-11 | 대덕전자 주식회사 | 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 |
| CN103855118A (zh) * | 2012-12-05 | 2014-06-11 | 株式会社村田制作所 | 带凸部的电子元器件及带凸部的电子元器件的制造方法 |
| JP2014132635A (ja) * | 2012-12-05 | 2014-07-17 | Murata Mfg Co Ltd | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
| US9343360B2 (en) | 2012-12-05 | 2016-05-17 | Murata Manufacturing Co., Ltd. | Bump-equipped electronic component and method for manufacturing bump-equipped electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0997791A (ja) | バンプ構造、バンプの形成方法、実装接続体 | |
| US20100032196A1 (en) | Multilayer wiring board, semiconductor package and method of manufacturing the same | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US20070241462A1 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| JP2000077836A (ja) | 配線基板 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2007158024A (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
| JP2000277898A (ja) | ボールグリッドアレイパッケージ実装用基板 | |
| JPH11191672A (ja) | プリント配線基板 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPH0537146A (ja) | 配線基板 | |
| JP2980402B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JPH0722735A (ja) | プリント配線板 | |
| JP3632719B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| JP2869586B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
| JPH05226502A (ja) | 配線基板およびその接続構造 | |
| JPH09172037A (ja) | 半導体装置およびその製造方法 | |
| JPH11214852A (ja) | 多層回路配線基板の製造方法、回路修正方法及び多層回路配線基板 | |
| JP3233294B2 (ja) | プリント配線板及びその製造方法 | |
| JPH118268A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |