KR20080076093A - 모스 캐패시터 및 그 레이아웃 방법 - Google Patents

Abstract

본 발명은 디커플링 캐패시터로 사용되는 모스 캐패시터 및 그 레이아웃 방법에 관한 것으로서, 평면적으로 소스, 게이트, 및 드레인이 형성되는 영역이 액티브 영역 내에 정의되고, 상기 소스 및 드레인 형성 영역에 다수의 컨택이 형성되는 모스 캐패시터가 개시되며, 상기 게이트에 연장되는 게이트 탭이 상기 소스 형성 영역과 상기 드레인 형성 영역 중 최소한 하나 이상에 형성됨을 특징으로 한다.

Description

모스 캐패시터 및 그 레이아웃 방법{MOS CAPACITOR AND MOS CAPACITOR LAYOUT METHOD}

도 1은 종래의 모스 캐패시터를 나타내는 레이아웃도.

도 2는 본 발명의 모스 캐패시터를 나타내는 레이아웃도.

본 발명은 디커플링 캐패시터에 관한 것으로, 더욱 상세하게는 디커플링 캐패시터로 사용되는 모스 캐패시터 및 그 레이아웃 방법에 관한 것이다.

일반적으로, 디커플링(decoupling) 캐패시터는 전원(power)에 들어오는 고주파 노이즈를 제거하거나, 고주파에서 소자가 필요로 하는 전원을 직접 제공하도록 함으로써, 외부 전원과의 연결시 발생하는 인덕턴스(inductance) 성분 등을 배제하여 전원에서 바라보는 임피던스(impedance)를 낮추는 역할을 한다.

이러한 기능을 갖는 디커플링 캐패시터는 다양한 회로들에 사용되며, 특히, 반도체 칩에서는 일반적으로 작은 면적에서 큰 캐패시터 용량을 가지는 모스(MOS) 캐패시터가 디커플링 캐패시터로 형성된다.

종래의 디커플링 캐패시터로 이용되는 모스 캐패시터는 도 1과 같이, 액티브 영역(10)에 형성되고, 액티브 영역(10)은 중앙의 게이트 영역(G)과 그 양측의 소스 및 드레인 영역(S,D)으로 분할된다.

소스 및 드레인 영역(S,D)에는 소스(12)와 드레인(13)이 각각 형성되고, 게이트 영역(G)에는 게이트(11)가 소스(12)와 드레인(13)이 형성되지 않은 양 방향으로 소정 폭 확장되게 형성된다.

그리고, 게이트(11)의 양측 확장된 영역에는 게이트(11)와 메탈 라인(14)을 전기적으로 연결하기 위한 컨택들(14)이 형성되고, 소스 및 드레인(12,13)에는 상부의 메탈 라인(17,19)과 전기적으로 연결되기 위한 컨택들(16,18)이 각각 형성된다. 일 예로, 모스 캐패시터가 엔모스(NMOS) 트랜지스터인 경우 메탈 라인(14)에는 전원 전압이 공급되고, 메탈 라인들(17,19)에는 접지 전압이 공급된다.

한편, 반도체 칩이 고주파로 동작하고 안정적으로 전원을 공급하기 위해서는 반도체 칩 내부에 가능한 많은 양의 디커플링 캐패시터를 삽입하는 것이 좋다.

하지만, 최근 반도체 생산 가격을 줄이기 위해 넷 다이(net die)를 최대한 많이 늘이기 위한 노력이 계속되고 있으며, 넷 다이를 최대한 많이 늘이려다 보니 반도체 칩 설계(architecture) 면적이 최소한으로 줄어들고 있다. 따라서, 레이아웃 후 남는 공간이 부족하여 종래와 같이 면적이 큰 디커플링 캐패시터를 배치할 공간이 많이 부족한 문제점이 있다.

또한, 저전력, 고속 동작하는 메모리 칩에는 채널 저항을 줄이기 위해 10um×10um보다 5um×5um의 유닛(unit) 사이즈를 갖는 모스 캐패시터가 주로 사용된다. 여기서, 10um×10um 또는 5um×5um는 모스 캐패시터의 면적, 즉, 폭(width)×길 이(length)를 의미한다.

하지만, 5um×5um 유닛 사이즈 모스 캐패시터의 용량은 10um×10um에 비해 약 12.2% 정도 작으므로, 면적 효율이 떨어지는 문제점이 있다.

따라서, 본 발명의 목적은 동일 면적에서 캐패시터 용량이 증가한 모스 캐패시터를 제공하고자 함에 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 모스 캐피시터는, 평면적으로 소스, 게이트, 및 드레인이 형성되는 영역이 액티브 영역 내에 정의되고, 상기 소스 및 드레인 형성 영역에 다수의 컨택이 형성되며, 상기 게이트에 연장되는 게이트 탭이 상기 소스 형성 영역과 상기 드레인 형성 영역 중 최소한 하나 이상에 형성됨을 특징으로 한다.

여기서, 상기 게이트 탭은 상기 게이트 형성 영역의 에지에서 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상으로 연장되며, 특히, 상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택과 소정 간격 이격되어 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상에 형성됨이 바람직하다.

그리고, 상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택은 인접한 상기 게이트의 양 에지 방향으로 최소한 일렬로 각각 형성되며, 상기 게이트 탭은 상기 열을 이루는 다수의 컨택 중 끝단에 형성되는 컨택과 각각 소정 간격 이격되 어 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상에 형성됨이 바람직하다.

또한, 상기 게이트는 상기 액티브 영역에서 상기 소스와 드레인이 형성되지 않은 양 방향으로 소정 폭 확장되고, 상기 게이트의 양측 확장된 영역에는 다수의 컨택이 더 형성됨이 바람직하다.

상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택에는 동일 전압이 인가되고, 상기 게이트의 양측 확장된 영역에 형성되는 다수의 컨택에는 상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택에 인가되는 전압과 다른 레벨을 갖는 전압이 인가됨이 바람직하다.

일 예로, 상기 모스 트랜지스터가 엔모스 트랜지스터인 경우, 상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택에는 접지 전압이 인가되고, 상기 게이트의 양측 확장된 영역에 형성되는 다수의 컨택에는 전원 전압이 인가됨이 바람직하다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 모스 캐피시터 레이아웃 방법은, 평면적으로 액티브 영역 내의 양측에 소스와 드레인이 형성되는 영역을 레이아웃하는 제 1 단계; 상기 소스 형성 영역과 상기 드레인 형성 영역 사이의 게이트 영역과, 상기 소스 형성 영역과 상기 드레인 형성 영역 중 최소한 하나 이상으로 연장되는 게이트 탭 영역에 게이트를 레이아웃하는 제 2 단계; 및 상기 게이트 탭 영역과 소정 간격 이격되도록 상기 소스 형성 영역과 상기 드레인 형성 영역에 다수의 컨택을 레이아웃하는 제 3 단계;를 포함함을 특징으로 한 다.

상기 제 2 단계는 게이트 텝 영역이 상기 게이트 영역의 에지에서 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상으로 연장되도록 레이아웃함이 바람직하다.

그리고, 상기 제 3 단계는 상기 다수의 컨택이 인접한 상기 게이트 영역의 양 에지 방향으로 최소한 일렬로 각각 형성되도록 레이아웃하며, 상기 열을 이루는 다수의 컨택 중 양 끝단에 형성되는 컨택이 상기 게이트 텝과 각각 소정 간격 이격되도록 레이아웃함이 바람직하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.

본 발명의 모스 캐패시터는 레이아웃상 게이트가 소스 및 드레인 영역의 일부에 연장되는 구조를 갖는다.

구체적으로, 도 2를 참조하면, 본 발명의 모스 캐패시터는 액티브 영역(20)에 형성되고, 액티브 영역(20)은 중앙의 게이트 영역(G)과 그 양측의 소스 및 드레인 영역(S,D)으로 분할된다.

소스 및 드레인 영역(S,D)에는 소스(22)와 드레인(23)이 각각 형성되고, 게이트 영역(G)에는 게이트(21)가 형성된다. 여기서, 게이트 영역(G)에 형성되는 게이트(21)는 소스(22)와 드레인(23)이 형성되지 않은 양 방향으로 소정 폭 확장된다.

그리고, 게이트 영역(G)에 형성되는 게이트(21)의 양측 확장된 영역에는 게 이트(21)와 메탈 라인(25)을 전기적으로 연결하기 위한 컨택들(24)이 형성되고, 소스 및 드레인(22,23)에는 상부의 메탈 라인(28,29)과 전기적으로 연결되기 위한 컨택들(26,27)이 각각 형성된다.

여기서, 모스 캐패시터가 엔모스(NMOS) 트랜지스터인 경우, 메탈 라인(25)에는 전원 전압이 공급되고, 메탈 라인들(28,29)에는 접지 전압이 공급된다. 그리고, 모스 캐패시터가 피모스(PMOS) 트랜지스터인 경우, 메탈 라인(25)에는 접지 전압이 공급되고, 메탈 라인들(28,29)에는 전원 전압이 공급된다.

또한, 게이트(21)에 형성되는 다수의 컨택(24)은 게이트(21)의 양측 확장된 영역의 가운데에서 소스 및 드레인 영역(S,D) 쪽으로 최소한 일렬로 형성됨이 바람직하며, 소스 및 드레인(22,23)에 형성되는 다수의 컨택(26,27)은 소스 및 드레인(22,23)의 에지(edge)에서 소정 간격 이격되어 세로 방향으로 최소한 일렬로 각각 형성됨이 바람직하다.

한편, 소스 및 드레인 영역(S,D)의 일부 중 최소한 하나에 게이트(21)에서 연장된 게이트 탭(30)이 형성되며, 게이트 탭(30)은 상기 확장된 게이트(21)에서 소스 및 드레인(22,23) 중 최소한 하나의 방향으로 연장되는 영역과, 상기 연장된 부분에서 소스 및 드레인(22,23) 중 최소한 하나와 오버랩되어 게이트 영역(G)의 게이트(21)로 연결되는 영역을 갖는다.

여기서, 게이트 탭(30)에서 소스 및 드레인(22,23)의 일부 중 최소한 하나와 오버랩되는 영역은 도 2의 점선 원 부분(31)과 같이 소스(22)의 양 에지와 드레인(22)의 양 에지 중 최소한 하나의 에지와 오버랩됨이 바람직하다.

또한, 소스 및 드레인(22,23) 중 최소한 하나의 에지에 오버랩되는 게이트 탭(30)의 점선 원 부분(31)은 소스 및 드레인(22,23)에 각각 열을 이루어 형성된 컨택들(26,27) 중 끝단에 형성된 컨택과 소정 간격 이격됨이 바람직하다.

이와 같이 게이트 탭(30)은 게이트 영역(G)에서 레이아웃 상 모스 캐패시터의 디자인 룰(design rule)의 여유가 있는 소스 및 드레인 영역(S,D)의 에지 방향으로 연장될 수 있으므로, 도 2의 점선 원 부분(31), 즉, 게이트 영역(G)의 에지에서 소스 및 드레인(22,23)의 에지 중 최소한 하나 이상으로 연장된 부분만큼 게이트(21)의 면적이 증가할 수 있다.

일반적으로, 게이트(21)에 형성되는 컨택들(24)과 소스 및 드레인 영역(22,23)에 각각 형성되는 컨택들(26,27)에는 서로 다른 전압이 공급되므로, 각 영역의 컨택들은 인접 영역의 컨택에 의한 영향을 최소화하기 위해 마진을 두고 배치된다.

따라서, 컨택들(26,27)이 배치되지 않는 소스 및 드레인(22,23)의 에지에는 게이트 영역(G)에서 연장되는 게이트 탭(30)이 형성될 수 있으므로, 이러한 게이트 탭(30)에 의해 전체 게이트 면적이 증가하여 캐패시터 용량이 증가할 수 있다.

예를 들어, 모스 캐패시터 유닛 사이즈가 5um×5um인 경우에서 소스 및 드레인 (22,23)에 게이트 탭(30)의 점선 원 부분(31)이 연장되어 총 게이트 면적이 0.1u㎡로 증가한다고 가정하면, 종래의 모스 캐패시터들의 캐패시터 용량의 총 합이 10nF인 경우 본 발명의 모스 캐패시터들의 캐패시터 용량의 총 합은 종래에 비해 1.8nF 증가한다.

이때, 증가한 캐패시터 용량은 캐패시터 용량이 0.00025nF인 종래의 모스 캐패시터를 총 7200개 더 합해야만 채워질 수 있다. 그리고, 캐패시터 용량이 0.00025nF인 종래의 5um×5um 모스 캐패시터 7200개를 레이아웃하기 위해서는 세로로 418.26um, 가로로 580.66um, 즉, 242866.85u㎡의 모스 캐패시터 어레이(array) 면적이 필요하다.

하지만, 본 발명의 모스 캐패시터를 사용하면, 242866.85u㎡의 레이아웃 면적이 증가하지 않으면서 캐패시터 용량이 1.8nF 늘어나는 효과가 있다.

이와 같이, 본 발명의 모스 캐패시터는 레이아웃 상 디자인 룰의 여유가 있는 소스 및 드레인으로 게이트 탭이 연장된 게이트를 가짐으로써, 면적 증가 없이 캐패시터 용량이 증가할 수 있는 효과가 있다.

본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (12)

1. 평면적으로 소스, 게이트, 및 드레인이 형성되는 영역이 액티브 영역 내에 정의되고, 상기 소스 및 드레인 형성 영역에 다수의 컨택이 형성되는 모스 캐패시터에 있어서,

   상기 게이트에 연장되는 게이트 탭이 상기 소스 형성 영역과 상기 드레인 형성 영역 중 최소한 하나 이상에 형성됨을 특징으로 하는 모스 캐패시터.
2. 제 1 항에 있어서,

   상기 게이트 탭은 상기 게이트 형성 영역의 에지에서 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상으로 연장됨을 특징으로 하는 모스 캐패시터.
3. 제 2 항에 있어서,

   상기 게이트 탭은 상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택과 소정 간격 이격되어 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상에 형성됨을 특징으로 하는 모스 캐패시터.
4. 제 1 항에 있어서,

   상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택은 인접한 상기 게이 트의 양 에지 방향으로 최소한 일렬로 각각 형성됨을 특징으로 하는 모스 캐패시터.
5. 제 4 항에 있어서,

   상기 게이트 탭은 상기 열을 이루는 다수의 컨택 중 끝단에 형성되는 컨택과 각각 소정 간격 이격되어 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상에 형성됨을 특징으로 하는 모스 캐패시터.
6. 제 1 항에 있어서,

   상기 게이트는 상기 액티브 영역에서 상기 소스와 드레인이 형성되지 않은 양 방향으로 소정 폭 확장되고, 상기 게이트의 양측 확장된 영역에는 다수의 컨택이 더 형성됨을 특징으로 하는 모스 캐패시터.
7. 제 6 항에 있어서,

   상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택에는 동일 전압이 인가되고, 상기 게이트의 양측 확장된 영역에 형성되는 다수의 컨택에는 상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택에 인가되는 전압과 다른 레벨의 전압이 인가됨을 특징으로 하는 모스 캐패시터.
8. 제 7 항에 있어서,

   상기 소스 및 드레인 형성 영역에 형성되는 다수의 컨택에는 접지 전압이 인가되고, 상기 게이트의 양측 확장된 영역에 형성되는 다수의 컨택에는 전원 전압이 인가됨을 특징으로 하는 모스 캐패시터.
9. 평면적으로 액티브 영역 내의 양측에 소스와 드레인이 형성되는 영역을 레이아웃하는 제 1 단계;

   상기 소스 형성 영역과 상기 드레인 형성 영역 사이의 게이트 영역과, 상기 소스 형성 영역과 상기 드레인 형성 영역 중 최소한 하나 이상으로 연장되는 게이트 탭 영역에 게이트를 레이아웃하는 제 2 단계; 및

   상기 게이트 탭 영역과 소정 간격 이격되도록 상기 소스 형성 영역과 상기 드레인 형성 영역에 다수의 컨택을 레이아웃하는 제 3 단계;를 포함함을 특징으로 하는 모스 캐패시터 레이아웃 방법.
10. 제 9 항에 있어서,

    상기 제 2 단계는 게이트 텝 영역이 상기 게이트 영역의 에지에서 상기 소스 형성 영역의 에지와 상기 드레인 형성 영역의 에지 중 최소한 하나 이상으로 연장되도록 레이아웃함을 특징으로 하는 모스 캐패시터 레이아웃 방법.
11. 제 8 항에 있어서,

    상기 제 3 단계는 상기 다수의 컨택이 인접한 상기 게이트 영역의 양 에지 방향으로 최소한 일렬로 각각 형성되도록 레이아웃함을 특징으로 하는 모스 캐패시터.
12. 제 11 항에 있어서,

    상기 제 3 단계는 상기 열을 이루는 다수의 컨택 중 양 끝단에 형성되는 컨택이 상기 게이트 텝과 각각 소정 간격 이격되도록 레이아웃함을 특징으로 하는 모스 캐패시터 레이아웃 방법.

Images