KR20080074644A - Ｆｂｇａ 패키지의 커런트 불량 분석 장치 - Google Patents

Ｆｂｇａ 패키지의 커런트 불량 분석 장치 Download PDF

Info

Publication number
KR20080074644A
KR20080074644A KR1020070014037A KR20070014037A KR20080074644A KR 20080074644 A KR20080074644 A KR 20080074644A KR 1020070014037 A KR1020070014037 A KR 1020070014037A KR 20070014037 A KR20070014037 A KR 20070014037A KR 20080074644 A KR20080074644 A KR 20080074644A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
fbga package
fixing
loading
Prior art date
Application number
KR1020070014037A
Other languages
English (en)
Inventor
한동희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070014037A priority Critical patent/KR20080074644A/ko
Publication of KR20080074644A publication Critical patent/KR20080074644A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

FBGA 패키지의 커런트 불량 분석 장치는, 반도체 칩의 후면이 외부로 노출되도록 몰딩부가 제거된 FBGA 패키지가 상기 반도체 칩의 후면이 상부로 향하도록 안착되는 소켓을 포함하는 로딩부와, 상기 로딩부에 부착되어 소켓에 안착 반도체 패키지를 고정시키는 고정부와, 상기 반도체 칩을 구동시키는 구동부로 구성된 FBGA 패키지의 커런트 불량 분석 장치에 있어서, 상기 고정부는, 상기 로딩부를 덮도록 로딩부와 대응하는 크기를 가지고, 중앙부에는 반도체 칩의 후면을 노출시키는 캐버티(Cavity)가 구비되어 있으며, 상기 로딩부와의 대향면에는 상기 FBFA 패키지의 몰딩부와 접촉하는 돌출부가 구비되어 있고, 가장자리에는 로딩부와의 부착을 위한 고정핀이 구비되어 있는 것을 특징으로 한다.

Description

ＦＢＧＡ 패키지의 커런트 불량 분석 장치{Inspection equipment of current defect for FBGA package}
도 1은 FBGA 패키지를 도시한 단면도.
도 2는 종래 FBGA 패키지의 커런트 불량 분석 장치 및 방법을 설명하기 위하여 도시한 사진.
도 3은 본 발명의 일 실시예에 따른 커런트 불량 분석 장치를 설명하기 위하여 간략히 도시한 도면.
도 4는 본 발명의 다른 실시예에 따른 커런트 불량 분석 장치를 설명하기 위하여 간략히 도시한 도면.
본 발명은 FBGA 패키지 검사 장치에 관한 것으로서, 보다 상세하게는, FBGA 패키지의 커런트(Current) 불량 분석에 사용되는 툴(tool)을 보유한 FBGA 패키지 검사 장치에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
아울러, 최근에는 반도체 칩의 고집적화에 따른 신호/파워 입출력핀의 미세피치를 이루고, 실장 면적을 줄이면서 솔더볼에 의해 외부회로와의 전기적 연결이 이루어져 신호 전달 경로를 줄일 수 있는 장점을 가진 FBGA(fine pitch ball grid array) 패키지가 많이 사용되고 있다.
도 1은 FBGA 패키지를 도시한 단면도이다.
도시된 바와 같이, 다수의 본딩 패드(102)가 구비된 반도체 칩(100)은 접착제(104)를 매개로 페이스 다운 타입으로 캐버티(cavity : 110)를 구비한 인쇄회로기판(106) 상에 부착되어 있으며, 반도체 칩(100)의 본딩 패드(102)와 인쇄회로기판(106)의 접속 패드(미도시)는 캐버티를 관통한 본딩와이어(112)에 의해 상호 연결되어 있다. 또한, 반도체 칩(100)을 포함한 인쇄회로기판(106)의 상부면과 본딩와이어(112)를 포함한 인쇄회로기판(106)의 캐버티(110)는 EMC(Epoxy Molding Compound : 105)로 몰딩되며, 인쇄회로기판(120)의 하부에 구비된 볼랜드(미도시)에는 솔더볼(114)이 부착된 구조로 형성되어 있다.
한편, 반도체 패키지는 제조 공정을 거친 후, 전류 및 전압 등을 포함한 여러 가지 반도체 소자의 동작 특성을 테스트하는 단계를 거치게 되고, 테스트 단계에서 불량이 발생한 소자에 대한 불량 분석을 진행하게 된다.
여기서, 커런트에 대한 불량이 발생한 반도체 소자의 불량 분석은 반도체 패키지의 후면, 즉, 비활성면의 몰딩 부를 제거하여 반도체 소자의 후면이 노출되도록 한 후, 상기 반도체 소자가 배치될 수 있는 소켓이 구비된 전기적인 테스트가 가능한 장비에 상기 반도체 칩을 로딩시켜 불량분석을 진행한다.
도 2는 종래 반도체 패키지의 커런트 불량 분석 장치 및 방법을 설명하기 위하여 도시한 사진이다.
도시된 바와 같이, 종래 반도체 패키지의 커런트 불량 분석 장치는 반도체 칩의 후면이 노출되도록 FBGA 패키지의 후면이 몰딩부가 제거된 FBGA 패키지가 로딩되는 소켓을 포함하는 로딩부와, 상기 소켓에 로딩된 FBGA 패키지를 고정시키기 위하여 일측과 타측에 둥글게 휘어진 "ㄷ" 형태의 판(Plate)으로 이루어진 고정부와, 실제 반도체 칩의 동작환경으로 소자를 구동시키는 구동부로 이루어진다.
여기서, 상기 커런트 불량 분석 장치를 사용한 FBGA 패키지의 불량 분석 방법은 반도체 칩의 후면이 노출되도록 후면의 몰딩부가 제거된 FBGA 패키지를 소켓에 로딩시키고 고정부로 고정한다. 그런 다음, 구동부에서 반도체 칩에 실제 반도체 칩이 동작하는 환경과 같은 커런트를 구동시킨다. 이때, 반도체 칩에 가해지는 커런트에 의하여 반도체 칩 후면의 일정 부분에서 붉은색 도트(Dot) 형상이 방사되는 나타나고, 이러한 도트는 반도체 칩의 정확한 불량 포인트를 나타내며, 따라서, 반도체 칩의 후면의 도트를 관찰함으로써 정확한 반도체 칩의 불량 포인트를 확인한다.
그러나, 소켓에 로딩된 반도체 패키지를 고정시키는 고정 장치는 판(Plate)형으로 이루어져 반도체 칩 후면의 일정 부분이 가려지기 때문에, 만약, 불량 포인트 영역이 고정부에 가려진 부분에 위치할 경우 불량 포인트를 확인하지 못해 분석 성공률을 높이기 힘들다.
본 발명은 FBGA 패키지의 커런트(Current) 불량 분석에 사용되는 툴(tool)을 보유한 에프비지에이 패키지 검사 장치를 제공한다.
일 실시예에 있어서, FBGA 패키지의 커런트 불량 분석 장치는, 반도체 칩의 후면이 외부로 노출되도록 몰딩부가 제거된 FBGA 패키지가 상기 반도체 칩의 후면이 상부로 향하도록 안착되는 소켓을 포함하는 로딩부와, 상기 로딩부에 부착되어 소켓에 안착 반도체 패키지를 고정시키는 고정부와, 상기 반도체 칩을 구동시키는 구동부로 구성된 FBGA 패키지의 커런트 불량 분석 장치에 있어서, 상기 고정부는, 상기 로딩부를 덮도록 로딩부와 대응하는 크기를 가지고, 중앙부에는 반도체 칩의 후면을 노출시키는 캐버티(Cavity)가 구비되어 있으며, 상기 로딩부와의 대향면에는 상기 FBFA 패키지의 몰딩부와 접촉하는 돌출부가 구비되어 있고, 가장자리에는 로딩부와의 부착을 위한 고정핀이 구비되어 있는 것을 특징으로 한다.
상기 돌출부는 FBGA 패키지의 몰딩부와 대응하는 위치의 일측과 타측에 구비되거나 또는 몰딩부에 대응하는 위치에 반도체 칩의 외곽을 감싸도록 구비된 것을 특징으로 한다.
상기 고정핀은 고정부의 일측과 타측에 구비되거나 또는 상,하,좌,우에 구비된 것을 특징으로 한다.
상기 캐버티의 면적은 반도체 칩의 면적에 대응하는 크기인 것을 특징으로 한다.
다른 실시예에 있어서, FBGA 패키지의 커런트 불량 분석 장치는, 반도체 칩의 후면이 외부로 노출되도록 몰딩부가 제거된 FBGA 패키지가 상기 반도체 칩의 후면이 상부로 향하도록 안착되는 소켓을 포함하는 로딩부와, 상기 로딩부에 부착되어 소켓에 안착 반도체 패키지를 고정시키는 고정부와, 상기 반도체 칩을 구동시키는 구동부로 구성된 FBGA 패키지의 커런트 불량 분석 장치에 있어서, 상기 고정부는, 일면이 상기 로딩부에 부착되어 있고 로딩부에 부착된 면의 반대면이 반도체 칩의 후면 상에 접촉되도록 형성된 바(Bar) 형태인 것을 특징으로 한다.
상기 고정부는 FBGA 패키지의 몰딩 면에 접촉되는 것을 특징으로 한다.
상기 고정부의 폭은 10 ∼ 50㎜인 것을 특징으로 한다.
상기 고정부는 로딩부의 일측과 타측에 형성된 것을 특징으로 한다.
상기 고정부는 일측에 각 한쌍으로 로딩부의 일측과 타측에 형성된 것을 특징으로 한다.
상기 고정부는 둥글게 휘어진 반원의 형태인 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 FBGA 패키지에 대한 반도체 칩의 커런트 불량을 분석하기 위한 커런트 불량 분석 장치에서 소켓 내에 후면의 몰딩부가 제거된 상태로 로딩된 반도체 칩을 포함한 FBGA 패키지를 고정시키는 고정부의 레이아웃(Layout)을 변경하여 고정부에 의해 반도체 칩의 후면이 가려지는 부분을 최소화함으로써 분석 성공률을 높일 수 있다.
도 3은 본 발명의 일 실시예에 따른 커런트 불량 분석 장치를 설명하기 위하여 간략히 도시한 도면이다.
도시된 바와 같이, FBGA 패키지에 구비된 반도체 칩의 커런트 불량 분석을 위한 장치는 후면 몰딩부가 일부분 제거된 FBGA 패키지가 로딩되는 소켓을 구비한 로딩부와, 상기 소켓에 로딩된 FBGA 패키지를 고정시키는 고정부와, FBGA 패키지에 구비된 반도체 칩을 구동시키는 구동부로 구성되어 있다.
여기서, 상기 고정부는 상기 로딩부를 덮도록 로딩부와 대응하는 크기 또는 큰 크기를 가지고, 중앙부에는 반도체 칩의 후면 면적에 대응하는 면적으로 반도체 칩의 후면을 노출시키는 캐버티가 구비되어 있다. 그리고, 상기 로딩부와의 대향면에는 상기 FBGA 패키지의 몰딩부와 접촉하는 돌출부가 구비되어 있고, 상기 돌출부는 FBGA 패키지의 몰딩부와 대응하는 위치의 일측과 타측에 구비되어 있거나, 반도 체 칩의 외곽을 감싸고 있는 몰딩부 전체와 대응하도록 반도체 칩의 외곽을 감싸도록 구비되어 있다. 또한, 가장자리에는 로딩부와의 부착을 위하여 일측 및 타측이나 상하좌우에 고정핀이 구비되어 있다.
따라서, 고정부를 FBFA 패키지에 구비된 반도체 칩 후면이 모두 노출되도록 구비하고 반도체 칩의 커런트 불량에 대한 테스트를 진행함으로써 분석 성공율을 향상시킬 수 있다.
아울러, FBGA 패키지에 구비된 반도체 칩의 후면이 가려지는 면적을 최소화하기 위하여 고정부의 형태를 다음과 같이 구성할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 커런트 불량 분석 장치를 설명하기 위하여 간략히 도시한 도면이다.
도시된 바와 같이, 소켓을 구비한 로딩부, 고정부 및 구동부를 포함하는 커런트 불량 분석 장치에서, 상기 고정부는 일면이 상기 로딩부에 부착되어 있고, 로딩부에 부착된 면의 반대면이 소켓에 로딩된 반도체 칩의 후면 상에 접촉되도록 폭이 l0 ∼ 50㎜인 바(Bar) 형태로 로딩부의 일측과 타측에 형성되어 있다. 여기서, 상기 고정부는 몰딩부 상에 접촉되도록 형성될 수 있고, 바(Bar) 형태가 아닌 둥글게 휘어진 반원의 형태로 구성될 수 있으며, 상기 고정부는 일측에 각 한쌍으로 로딩부의 일측과 타측에 형성되어 있다.
따라서, 전술한 바와 같이, 반도체 칩의 후면이 노출되도록 최소한의 면적으로 고정부를 형성하여 반도체 칩의 커런트 불량에 대한 테스트를 진행함으로써 분석 성공율을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 FBGA 패키지에 대한 반도체 칩의 커런트 불량을 분석하기 위한 커런트 불량 분석 장치에서 FBGA 패키지를 고정하는 고정부를 반도체 칩의 후면을 완전히 노출시키거나 반도체 칩의 후면이 노출되도록 최소한의 면적으로 형성하여 반도체 칩의 커런트 불량에 대한 테스트를 진행함으로써 분석 성공율을 향상시킬 수 있다.

Claims (10)

  1. 반도체 칩의 후면이 외부로 노출되도록 몰딩부가 제거된 FBGA 패키지가 상기 반도체 칩의 후면이 상부로 향하도록 안착되는 소켓을 포함하는 로딩부와, 상기 로딩부에 부착되어 소켓에 안착 반도체 패키지를 고정시키는 고정부와, 상기 반도체 칩을 구동시키는 구동부로 구성된 FBGA 패키지의 커런트 불량 분석 장치에 있어서,
    상기 고정부는, 상기 로딩부를 덮도록 로딩부와 대응하는 크기를 가지고, 중앙부에는 반도체 칩의 후면을 노출시키는 캐버티(Cavity)가 구비되어 있으며, 상기 로딩부와의 대향면에는 상기 FBFA 패키지의 몰딩부와 접촉하는 돌출부가 구비되어 있고, 가장자리에는 로딩부와의 부착을 위한 고정핀이 구비되어 있는 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  2. 제 1 항에 있어서,
    상기 돌출부는 FBGA 패키지의 몰딩부와 대응하는 위치의 일측과 타측에 구비되거나 또는 몰딩부에 대응하는 위치에 반도체 칩의 외곽을 감싸도록 구비된 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  3. 제 1 항에 있어서,
    상기 고정핀은 고정부의 일측과 타측에 구비되거나 또는 상,하,좌,우에 구비된 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  4. 제 1 항에 있어서,
    상기 캐버티의 면적은 반도체 칩의 면적에 대응하는 크기인 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  5. 반도체 칩의 후면이 외부로 노출되도록 몰딩부가 제거된 FBGA 패키지가 상기 반도체 칩의 후면이 상부로 향하도록 안착되는 소켓을 포함하는 로딩부와, 상기 로딩부에 부착되어 소켓에 안착 반도체 패키지를 고정시키는 고정부와, 상기 반도체 칩을 구동시키는 구동부로 구성된 FBGA 패키지의 커런트 불량 분석 장치에 있어서,
    상기 고정부는,
    일면이 상기 로딩부에 부착되어 있고 로딩부에 부착된 면의 반대면이 반도체 칩의 후면 상에 접촉되도록 형성된 바(Bar) 형태인 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  6. 제 5 항에 있어서,
    상기 고정부는 FBGA 패키지의 몰딩 면에 접촉되는 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  7. 제 5 항에 있어서,
    상기 고정부의 폭은 10 ∼ 50㎜인 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  8. 제 5 항에 있어서,
    상기 고정부는 로딩부의 일측과 타측에 형성된 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  9. 제 5 항에 있어서,
    상기 고정부는 일측에 각 한쌍으로 로딩부의 일측과 타측에 형성된 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
  10. 제 5 항에 있어서,
    상기 고정부는 둥글게 휘어진 반원의 형태인 것을 특징으로 하는 FBGA 패키지의 커런트 불량 분석 장치.
KR1020070014037A 2007-02-09 2007-02-09 Ｆｂｇａ 패키지의 커런트 불량 분석 장치 KR20080074644A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014037A KR20080074644A (ko) 2007-02-09 2007-02-09 Ｆｂｇａ 패키지의 커런트 불량 분석 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014037A KR20080074644A (ko) 2007-02-09 2007-02-09 Ｆｂｇａ 패키지의 커런트 불량 분석 장치

Publications (1)

Publication Number Publication Date
KR20080074644A true KR20080074644A (ko) 2008-08-13

Family

ID=39883941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014037A KR20080074644A (ko) 2007-02-09 2007-02-09 Ｆｂｇａ 패키지의 커런트 불량 분석 장치

Country Status (1)

Country Link
KR (1) KR20080074644A (ko)

Similar Documents

Publication Publication Date Title
JP5308086B2 (ja) ソケット及びこれを有する検査装置及び方法
KR100270888B1 (ko) 노운 굿 다이 제조장치
JP2004138405A (ja) 半導体装置測定用プローブ
JP2015090363A (ja) プローブカード
JPH10229142A (ja) ボールグリッドアレイパッケージ
US6288346B1 (en) System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
US20090058447A1 (en) Fault analyzer
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
US7952186B2 (en) Semiconductor package land grid array substrate and plurality of first and second electrodes
JP5885332B2 (ja) 半導体装置の製造方法
JP2004138391A (ja) 半導体装置の製造方法
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
JP2006080564A (ja) 半導体装置のパッケージ構造
KR20080074644A (ko) Ｆｂｇａ 패키지의 커런트 불량 분석 장치
JPH07106038A (ja) 半導体集積回路パッケージ用テスト装置
US7498180B2 (en) Method for manufacturing semiconductor device
KR100871378B1 (ko) Ｆｂｇａ 패키지 테스트 장치
US20240103069A1 (en) Method of testing semiconductor device and method of manufacturing semiconductor device
JP2005347470A (ja) 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置
JP2901518B2 (ja) マルチチップ半導体装置
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JP4408748B2 (ja) 半導体素子の製造方法
JP2921995B2 (ja) 多層配線基板の検査方法
JP2002196035A (ja) 半導体装置の製造方法およびキャリア
US6846193B2 (en) Socket

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination