KR20080071892A - 수신 장치 - Google Patents

수신 장치 Download PDF

Info

Publication number
KR20080071892A
KR20080071892A KR1020070140827A KR20070140827A KR20080071892A KR 20080071892 A KR20080071892 A KR 20080071892A KR 1020070140827 A KR1020070140827 A KR 1020070140827A KR 20070140827 A KR20070140827 A KR 20070140827A KR 20080071892 A KR20080071892 A KR 20080071892A
Authority
KR
South Korea
Prior art keywords
signal
local signal
reference clock
phase
divider
Prior art date
Application number
KR1020070140827A
Other languages
English (en)
Other versions
KR100980229B1 (ko
Inventor
요시아키 나카무라
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20080071892A publication Critical patent/KR20080071892A/ko
Application granted granted Critical
Publication of KR100980229B1 publication Critical patent/KR100980229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3805—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving with built-in auxiliary receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/11—Cellular receiver, e.g. GSM, combined with a GPS receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

수신 장치는 로컬 신호를 생성하는 전압 제어 오실레이터, 로컬 신호 및 기준 클록을 수신하고, 로컬 신호를, 시분할에 의해 복수의 분할 수를 스위칭함으로써 얻어진 평균 분할 수로 나누고, 로컬 신호의 위상을 기준 신호의 위상과 비교하고, 비교된 위상을 동기화하기 위해 전압 제어 오실레이터를 제어하는 동기식 유닛, 및 로컬 신호를 고정 분할 수로 나누고, 분할된 신호를 출력하는 고정 분할기를 포함한다.
Figure P1020070140827
수신 장치, 전압 제어 오실레이터, 로컬 신호, 기준 신호, 동기식 유닛, 고정 분할기

Description

수신 장치{RECEIVING APPARATUS}
본 발명은 기준 클록과 동기화된 로컬 신호를 생성하는 PLL (Phase Locked Loop) 회로, 로컬 신호를 이용하여 수신 신호를 다운 컨버팅하는 믹서, 및 신호 프로세싱을 수행하는 베이스밴드 프로세싱 유닛을 갖는 수신 장치와 관련된다. 특히, 수신 장치는 기준 클록을 베이스밴드 프로세싱 유닛 및 PLL 회로에 직접적으로 또는 간접적으로 제공하는 오실레이터를 갖는다.
최근에, GPS (Global Positioning System) 수신기가 폭넓게 사용되고 있다. GPS 수신기가 갖추어진 셀룰러 전화기가 있다. 도 4는 GPS 수신기의 구성을 도시한다. GPS 수신기 (90) 에서, 기준 클록 (메인 클록, 기준 신호) 은 TCXO (temperature-compensated crystal oscillator) 등에 의해 발진된다. 기준 클록은 RF 컨버터 (91) 내 버퍼를 통해 베이스밴드 프로세싱 유닛 (2) 및 RF (Radio Frequency) 컨버터 (91) 로 직접적으로 또는 간접적으로 제공된다. 예를 들어, 베이스밴드 프로세싱 유닛 (2) 에서, 기준 클록의 주파수는 신호 프로세싱의 속도, 전력 소비, 고주파 문제 등의 관점에서 결정된다. RF 컨버터 (91) 에서, PLL 회로 (92) 는 기준 클록으로서 결정된 주파수에 기초하여 구성된다. 기준 클록 의 주파수의 예로서 16.368 MHz 가 있다. PLL 회로 (92) 는 RF 컨버터 (91) 에 사용된 로컬 신호를 생성하기 위해 전압-제어 오실레이터 등으로부터의 신호의 위상을 동기화한다. GPS 수신기용 RF 컨버터의 제품의 예는 다음과 같이 개시된다. "GPS 수신기 모듈 [GF-0145]", SHINKO ELECTRIC INDUSTRIES CO., LTD., [search on 27.12.2006],
<URL:http://www.shinko.co.jp/product/module-product/gf0145.html>
"GPS RF FRONT-END IC", STMicroelectronics, [search on 27.12.2006],
<URL:http://www.st-japan.co.jp/products/families/gps/gps_receiver.htm>,
"μPB1009K", NEC Compound Semiconductor Devices, LTD.,[search on 27.12.2006],
<URL:http://www.ncsd.necel.com/microwave/japanese/pdf/PU10425JJ01V1DS.pdf>
도 4에 도시된 수신기의 구성은 GPS 기능을 주로 수행하는 시스템에 적합하다. 반면에, 최신 트렌드인 GPS 기능이 갖추어진 셀룰러 전화기에는 적합하지 않다. 그 이유는, 16.368 MHz와 같은 GPS에 특유한 기준 클록의 주파수가 셀룰러 전화기를 포함하는 각각의 시스템에 대한 기준 클록의 주파수와 상이하기 때문이다. 따라서, 셀룰러 전화기는 2개의 기준 클록 소스를 갖는다. 전자의 주파수는 예를 들어 16.368 MHz이다. 후자의 주파수는 예를 들어 26 MHz (GSM:Global System for Mobile Communications), 19.2 MHz (WCDMA : Wideband Code Division Multiple Access) 등이다. 셀룰러 전화기 등과 같은 시스템이 GPS 기능을 갖출 때, 시스템은 관련 구성에서 2가지 종류의 기준 클록 소스를 갖는다. 도 5는 GPS 수신기가 갖추어진 셀룰러 전화기의 구성의 일부를 도시한다. 도 5에서, GSM 시스템 (80) 및 GPS 수신기 (90) 는 기준 클록 (81, 95) 을 각각 갖는다.
하나의 기준 클록을 공유하는 특징의 예는 미심사된 일본 특허 출원 공보 제 2003-258669 호, 미심사된 일본 특허 출원 공보 (PCT 출원의 번역문) 제 2005-510166 호, 및 미심사된 일본 특허 출원 공보 (PCT 출원의 번역문) 제 2005-526256 호에 개시된다.
관련 기술에 따르면, 특징은 하나의 클록을 공유하는 것을 실현할 수도 있다. 불행하게도, 그러나 스퓨리어스 신호는, 시스템이 로컬 신호의 주파수를 분할하고 예를 들어, GPS 베이스밴드에 대한 기준 신호와 같은 기준 클록으로서 분할된 주파수를 이용할 때 발생한다.
본 발명의 일 양태에 따르면, 로컬 신호를 생성하는 전압 제어 오실레이터, 로컬 신호 및 기준 클록을 수신하고, 로컬 신호를, 시분할에 의해 복수의 분할 수를 스위칭함으로써 얻어진 평균 분할 수로 나누고, 로컬 신호의 위상을 기준 클록의 위상과 비교하고, 비교된 위상을 동기화하기 위해 전압 제어 오실레이터를 제어하는 동기식 유닛, 및 로컬 신호를 고정 분할 수로 나누고, 분할된 신호를 출력하는 고정 분할기를 포함하는 수신 장치가 제공된다. 분수 분할기 (fractional divider) 및 고정 분할기를 이용함으로써, 주파수 라인업의 일반성이 개선되고 다른 시스템의 기준 클록이 공유될 수도 있다. 기준 클록과 로컬 클록의 위상을 동기화하기 위해 분수 분할기를 이용하고 스퓨리어스 신호를 갖지 않는 신호를 제공하기 위해 고정 분할기를 이용하면, 다른 시스템의 기준 클록을 공유함으로써 스퓨리어스 신호를 갖지 않는 기준 신호를 베이스밴드 프로세싱 유닛에 제공하는 것이 가능하다. 본 발명의 바람직한 실시 형태에 따르면, 다른 시스템의 기준 클록을 이용하여 스퓨리어스 신호를 갖지 않는 로컬 신호 및 기준 신호 (로컬 분할 신호) 를 제공하는 것이 가능하다. 이러한 구조를 가짐으로써, 셀룰러 전화기 및 모바일 제품과 같은 수신기의 비용 및 스페이스를 감소시키는 것이 가능하다.
상기 목적 및 다른 목적, 본 발명의 유익함 및 특징은 첨부된 도면과 연결하여 몇몇 바람직한 실시 형태의 다음 설명으로부터 보다 명확해진다.
셀룰러 전화기 및 모바일 제품과 같은 수신기의 비용 및 스페이스를 감소시키는 것이 가능하다.
이하, 예시적인 실시 형태를 참고로 하여 본 발명을 설명한다. 당업자라면, 본 발명의 교시를 이용하여 많은 대안적인 실시 형태를 성취할 수 있고, 본 발명이 설명을 위해 예시된 실시 형태로 제한되지 않음을 인식할 것이다.
제 1 실시 형태
이하, 도면을 참조하여, 본 발명의 실시 형태를 설명한다. 각각의 도면에서, 동일한 참조 번호를 갖는 컴포넌트 또는 부분은 동일한 기능을 갖고 동일한 방식으로 동작하므로, 중첩된 설명은 생략한다.
도 1은 본 발명의 제 1 실시 형태에 따른 GPS 수신기의 구성을 도시한다. 도 1에서, GPS 수신기 (수신 장치; 4) 는 기준 오실레이터 (1), 베이스밴드 프로세싱 유닛 (2), 및 RF 컨버터 (3) 를 포함한다. RF 컨버터 (3) 는 믹서 (31), LNA (Low Noise Amplifier; 32), 버퍼 (33), 및 PLL 회로 (100) 를 포함한다. PLL 회로 (100) 는 전압 제어 오실레이터 (이하 "VCO" 라 칭한다; 101), 동기식 유닛 (107), 및 고정 분할기 (108) 를 포함한다. 기준 오실레이터 (1) 는 기준 클록 (기준 클록 신호) 을 생성한다. 본 실시 형태에서, 기준 오실레이터 (1) 는 26 MHz 의 주파수를 갖는 기준 클록을 생성한다. 본 명세서에서, 기준 오실레이터 (1) 에 의해 생성된 기준 클록은 "MCLK (GSM)"이라고도 칭한다.
수신기 (4) 에 의해 수신된 신호는 다운 컨버팅되어 디지털 신호로 컨버팅된다. 이후, 신호는 베이스밴드 프로세싱 유닛 (2) 으로 입력되고 베이스밴드 프로세싱 유닛 (2) 은 신호를 프로세싱한다.
RF 컨버터 (3) 는 반송파와 함께 송신될 정보를 결합하고 반송파로부터 그 정보를 분리한다.
로컬 신호 및 수신 신호는 믹서 (31) 에 입력된다. 이후, 믹서 (31) 는 로컬 신호를 수신 신호와 곱하여 중간 주파수 신호 (intermediate frequency signal) 를 제공한다.
PLL 회로 (100) 는 로컬 신호를 기준 클록 신호와 동기화하고 로컬 신호와 지정된 분할 수만큼 분할된 로컬 신호를 출력한다. 이하, PLL 회로 (100) 의 컴포넌트를 설명한다.
VCO (101) 는 로컬 신호를 생성한다. 로컬 신호는 믹서 (31) 와 일치하는 주파수를 갖는다. VCO (101) 는, 로컬 신호의 위상을 기준 오실레이터 (1) 에 의해 생성된 기준 클록의 위상과 동기화하도록, 동기식 유닛 (107) 에 의해 제어된다. 특별히, VCO (101) 는 루프 필터 (106) 로부터의 전압 레벨 출력에 따라 발진 주파수를 제어함으로써 로컬 신호를 생성한다. 루프 필터 (106) 를 아래에 설명한다. 로컬 신호가 믹서 (31) 에 제공된다. 또한, 로컬 신호는, 고정 분할기 (108) 에 의해 분할된 후 BMCLK (Baseband Main CLocK) 으로서 베이스 밴드 유닛 (2) 에 제공된다. 도 1 및 도 2에서, VCO (101) 와 믹서 (31) 사이의 화살표 점선은, 분할기 등이 VCO (101) 와 믹서 (31) 사이에 삽입될 수도 있음 을 나타낸다.
도 1에서, 동기식 유닛 (107) 이 프랙셔널(fractional) N PLL의 일 예로서 설명된다. 동기식 유닛 (107) 은 분수 분할기 (102), Σㅿ변조기 (델타-시그마 변조기; 103), 위상 비교기 (104), 차지 펌프 (Charge Pump; 105), 및 루프 필터 (106) 를 포함한다. 동기화 유닛 (107) 은 다음과 같이 전체로서 각각의 컴포넌트에 의해 기능을 수행한다. 동기식 유닛 (107) 은 기준 오실레이터 (1) 로부터 기준 클록을 그리고 VCO (101) 로 부터 로컬 신호를 수신한다. 동기식 유닛 (107) 은 로컬 신호를 분수 분할기 (102) 로 나누고, 기준 클록의 위상을 분할된 로컬 신호의 위상과 비교하고 그 비교된 위상을 동기화하도록 VCO (101) 를 제어한다. 이하, 컴포넌트의 기능을 설명한다. 분수 분할기 (102) 는 원하는 주파수에 동조하기 위해서 로컬 신호를 분할한다. 설정된 원하는 주파수는, 로컬 신호의 위상을 기준 클록과 비교하는 것이 가능하다. 도 1에서, 분수 분할기 (102) (Σㅿ 프랙셔널 N) 가 예로서 도시된다. 분수 분할기 (102) 는, 시분할에 의해 분할 수를 스위칭하고 신호를 평균 분할 수로 나누는 기능과 동일한 기능을 갖는 다른 분할기로 대체될 수도 있다. 고정 분할기는 고정 분수로 신호를 나눈다. 한편, 분수 분할기는 복수의 분할 수를 이용하여 신호를 시분할에 의해 나눔으로써 (동적 스위칭), 신호를 분수로 나눈다.
분수 분할기 (102) 에서, Σㅿ변조기 (103) 는 종종 분할 수를 스위칭하여 시분할에 의한 상이한 분할 수를 이용한다. Σㅿ변조기 (103) 는 PLL 회로 (100) 에서 생략될 수도 있다.
위상 비교기 (104) 는 기준 오실레이터 (1) 에 의해 생성된 기준 클록의 위상을 분수 분할기 (102) 에 의해 분할된 로컬 신호의 위상과 비교하여 업 신호 또는 다운 신호를 출력한다. 업 신호 및 다운 신호의 펄스 폭은 비교된 위상 차이에 기초하여 설정된다.
차지 펌프 (105) 는 위상 비교기 (104) 로부터 출력된 업 신호 또는 다운 신호에 의존하여 차지 펌프의 출력 전압을 생성한다.
루프 필터 (106) 는 차지 펌프의 출력 전압으로부터 노이즈를 필터링하고 필터 전압을 출력한다.
고정 분할기 (108) 는 VCO (101) 로부터 출력된 로컬 신호를 고정 분할 수 (도 1에 "n"으로 표시됨) 로 나누고 분할된 로컬 신호를 출력한다. 고정 분할 수는 프랙셔널 N이 아니고 각각의 유닛에 대해 원하는 주파수에 동조하기 위해 설정된다. 본 실시 형태에서, 고정 분할기 (108) 는 베이스밴드 프로세싱 유닛 (2) 에서 원하는 주파수에 동조하기 위해 로컬 신호를 나누고 분할된 로컬 신호를 베이스밴드의 주요 클록으로서 베이스밴드 프로세싱 유닛 (2) 으로 출력한다. 고정 분할기 (108) 는 원하는 주파수에 동조하도록 분할 수를 선택함으로써 로컬 신호의 주파수를 변경할 수도 있다.
본 명세서에서, 고정 분할기는 언제라도 고정 분할 수를 이용한다. 또한, 고정 분할기는 일반적으로, 외부 디바이스로부터의 명령에 의존하여 분할 수를 스위칭하는 분할기를 포함한다. 그러나, 분할 수의 스위칭은 동적 스위칭이 아니기 때문에, 두 경우 모두 본 명세서에서 고정 분할기로 간주된다.
상술된 바와 같이, 수신 장치 (예를 들어, GPS 수신기 (4)) 에서, 기준 클록은 베이스밴드 프로세싱 유닛 (2) 에 제공되지 않고, RF 컨버터 (3) 로 제공된다. RF 컨버터 (3) 는 기준 클록에 기초하여 로컬 신호를 생성하고, 생성된 로컬 신호를 분할하고, 분할된 로컬 신호를 베이스밴드 프로세싱 유닛 (2) 에 제공한다. 따라서, 믹서 (31) 및 베이스밴드 프로세싱 유닛 (2) 은, 적절하지 않은 기준 클록과 상이한 주파수를 갖는 로컬 신호를 이용한다. 로컬 신호는 RF 컨버터 (3) 에 의해 기준 클록과 동기화된다.
도 2는 GPS 수신기가 갖추어진 수신 장치 구성의 일부를 도시한다. 도 2의 수신 장치 (5) 는 GPS 수신기 (4) 가 갖추어진 셀룰러 전화기의 예로서 설명된다. 수신 장치에서, 기준 오실레이터 (1) 에 의해 생성된 기준 클록은 GSM 시스템 (80) 및 GPS 수신기 (4) 로 제공된다. 기준 오실레이터 (1) 의 주파수는 26 MHz이다. 수신 장치는 도 2의 구성에 제한되지 않고 GPS 수신기 (4) 자체 일 수도 있다.
동기식 유닛 (107) 내 분수 분할기 (102) 를 사용하는 유익함을 이하 설명한다. 프랙셔널 N PLL 회로와 같은 분수 분할기는 다양한 분할 수를 생성하지만 이것은 스퓨리어스 신호를 생성할 수도 있다. 반면에, 고정 분할기는 단순 분할 수를 생성할 뿐, 스퓨리어스 신호를 생성하지 않는다. 예를 들어, 고정 분할기의 분할 수는 1/2, 1/3, 1/4 등과 같은 정수 분모이다. 분모는 1.5와 같은 십진수일 수도 있다. 본 실시 형태에서, 분수 분할기 (102) 는 기준 클록과 로컬 신호의 위상을 동기화하는데 사용된다. 고정 분할기 (108) 는 베이스밴드 프로세싱 유닛 (2) 에 분할 로컬 신호 (기준 신호) 를 제공하도록 이용된다. 결과로서, 기준 클록 및 로컬 클록의 동기화시 주파수 라인업의 일반성이 증가한다. 고정 분할기 (108) 가 로컬 신호를 고정 분할 수로 나누기 때문에, 베이스밴드 프로세싱 유닛 (2) 에 제공된 로컬 신호는 스퓨리어스 신호를 갖지 않는다.
일반적으로, 스퓨리어스 신호에 의해 야기된 위상 노이즈 저하의 효과와 분수 분할기 (102) 를 이용함으로써 발생된 주파수 에러와 로컬 신호를 고정 분할 수로 나눔으로써 야기된 주파수 라인업의 곤란성은, 로컬 신호와 기준 클록의 위상이 동기화될 때 어떤 문제도 유발하지 않는다.
다음으로, 분수 분할기를 이용함으로써 발생된 주파수 에러 및 스퓨리어스 신호는 예로서 주어진 수치적 값에 의해 상세하게 설명된다. 도 1을 참고하면, 프랙셔널 N PLL이 갖추어진 동기화 유닛 (107) 이 예로서 설명된다. 동기식 유닛 (107) 은 분수 분할기, 특히 "N+F/M" 분할기, 및 Σㅿ변조기 (103) 를 포함한다. Σㅿ변조기 (103) 는 분수 분할기 (102) 에 의해 야기된 스퓨리어스 신호의 효과를 감소시키도록 이용된다. "N+F/M"이 10.1이라고 가정한다면, "N" 및 "F/M"은 N=10 및 F/M=0.1이되는데, "N"은 정수를 나타내고 "F/M"은 분수 (소수점) 를 나타내기 때문이다. 분모 "M"는 임의로 설정될 수 있다. 예를 들어, 분모 (M) 가 20 비트 (M=220=1048576) 라고 가정하면, "F"는, F/M=0.1로 가정했기 때문에, F=104857.6으로 계산된다. 따라서, 분수 분할기는 고정 분할기로서 "N" 분할기 (1/10 분할기), 및 분수 분할기로서 "F/M" 분할기 (104857.6/220 분할기) 로 구성된다. "F/M" 분할기는 104857.6 "F" 입력 당 하나의 출력을 수행한다.
먼저, 상술된 분수 분할기를 이용함으로써 발생된 주파수 에러를 설명한다. "F" 입력의 값이 정수로 카운팅되기 때문에, 104857.6은 104858에 가까워진다. 결과로서, "N+F/M" 분할기는 신호를 10+104858/220=10.100000381로 나눈다. 예를 들어, 이상적인 주파수는, 분수 분할기가 101 MHz의 주파수를 분할할 때 10 MHz이다. 실제로, 분할된 주파수는 9.999999624 MHz가 되어, 약 0.38 Hz의 주파수 에러가 발생한다. 이점을 고려하면, 분할기가 VCO (101) 와 분수 분할기 (102) 사이에 배열되고 동기식 유닛 (107) 이 보다 고주파수의 로컬 신호 및 기준 클록의 위상을 동기화할 때, 약 0.38 Hz의 주파수 에러가 배열된 분할기의 분할 수에 의해 증폭되고, 증폭된 주파수 에러는 로컬 신호에 영향을 미친다.
도 3은 컨버터의 구성의 일부를 도시한다. 도 3의 컨버터는 VCO (101) 와 분수 분할기 (102) 사이에 배열된 분할기 (109) 의 예를 도시한다. 분할기 (109) 는 신호 fvco를 "m"의 분할 수로 나눈다. 신호 fvco는 로컬 신호로서 VCO (101) 로부터의 출력이다. 신호 fio는 분수 분할기 (102) 로부터의 출력이다. 신호 fref는 기준 클록이다. 도 3에서, fvco는 "m"의 분할 수로 나눠진다. 따라서, 컨버터 내 분수 분할기 (102) 에 의해 야기된 주파수 에러는 0.38×m Hz가 된다. m=100임을 가정하더라도, 주파수 에러는 약 38 Hz가 된다. 따라서, 주파수 에러에 의해 발생된 실제 손상은 "M"의 큰 수를 이용함으로써 방지될 수 있다.
다음으로, 스퓨리어스 신호를 설명한다. 스퓨리어스 신호는 분수 분할기 (102) 에 의해 실행된 프랙셔널 제어에 의해 야기된다. 도 3을 참고하면, 스퓨리어스 신호는 fref×(F/M) Hz 및 fref×{1-(F/M)} Hz로서 설명될 수 있다. 이들 2개의 스퓨리어스 신호는 전압 제어 오실레이터의 사이드밴드 파로서 나타나고 위상 노이즈에 영향을 미친다. 일반적으로, 루프 밴드 근처에 나타나고 저 주파수를 갖는 이들 2개의 스퓨리어스 신호 중 하나는 문제를 유발할 수 있다. fref가 26 MHz라고 가정하면, 26×104858/220
Figure 112007094734772-PAT00001
2.6 MHz 의 강한 스퓨리어스 신호가 발생할 수도 있다. 유사하게, (N+F/M)=10.3이라고 가정하면, 26×314573/220
Figure 112007094734772-PAT00002
7.8 MHz의 강한 스퓨리어스 신호가 발생할 수도 있다. fref가 다른 값인 경우, 다양한 범위의 스퓨리어스 신호가 발생할 수도 있다. 따라서, 프랙셔널 N PLL이 사용될 때 스퓨리어스 신호를 감소시키기 위해 몇몇 처리가 일반적으로 수행된다.
예를 들어, 도 1의 스퓨리어스 신호를 감소시키기 위해 Σㅿ변조 시스템 (특히 Σㅿ변조기 (103)) 이 이용된다. Σㅿ변조 시스템은 많은 분할 수를 평균함으로써 104858/220의 분할 수를 실현한다. 많은 분할 수의 평균은 상기 식에 의해 얻어진 계산된 주파수 값을 분배하는 방법으로 잘 알려져 있다. 그러나, 이것은 스퓨리어스 신호를 인공적으로 감소시키는 방법 중 하나일 뿐이고, 스퓨리어스 신호를 주파수로 분배하는 것 이상은 아니다. 따라서, 프랙셔널 N PLL을 이용하여, 스퓨리어스 신호가 발생한다. 어떤 감소 방법이 실행되더라도, 전체 블록의 설계시 다른 것들에 대한 스퓨리어스 신호의 효과를 예상하는 것은 곤란하 다.
상술된 바와 같이, 본 발명의 제 1 실시 형태에 따른 동기식 유닛을 이용함으로써 야기된 프랙셔널 N PLL의 효과는 다음과 같다.
(1) 프랙셔널 N PLL에 의해 발생된 주파수 에러의 효과
fvco에 발생된 에러는 문제가 되지 않을 수도 있다. 결과로서, 프랙셔널 N PLL는 로컬 신호 (fvco) 및 기준 클록 (fref) 을 동기화하는데 사용된다. 주파수 라인업에서 편리할 수도 있고, 실제 손상이 없다.
(2) 프랙셔널 N PLL에 의해 발생된 스퓨리어스 신호의 효과
Σㅿ변조 시스템이 사용될 때, 실험된 바와 같이, VCO 특성 (위상 노이즈) 에 영향이 없다. 그러나, 분수 분할기 (102) 로부터의 출력이 베이스밴드 프로세싱 유닛 (2) 에 대한 클록에 직접적으로 사용된다면, 베이스밴드 프로세싱 유닛 (2) 에 불리한 효과가 발생할 수도 있다. 불리한 효과는, VCO (101) 로부터의 로컬 신호 출력을 분할하는 고정 분할기 (108) 로부터의 분할된 신호 출력을 이용함으로써 해결될 수도 있다.
위상 동기 시 분수 분할기 (102) 를 이용하고, 고정 분할기 (108) 를 이용하여 베이스 밴드 프로세싱 유닛 (102) 에 분할된 신호를 제공함으로써, 스퓨리어스 신호의 감소와 함께 위상을 동기화시키고 베이스밴드 프로세싱 유닛 (2) 에 필수적인 주파수를 갖는 로컬 신호를 제공하는 것이 가능하다.
상술된 바와 같이, 본 발명의 바람직한 실시 형태에 따라, 프랙셔널 N PLL (예를 들어, PLL 회로 (100)) 은 로컬 신호 및 기준 클록을 동기화하는데 사용되고, 고정 분할기 (108) 는 로컬 클록을 베이스밴드 프로세싱 유닛 (2) 에 제공하는데 사용된다. 결과로서, 주파수 라인업의 일반성을 개선하고 다른 시스템의 기준 클록을 공유하는 것이 가능하다.
도 1 및 2에서, PLL 회로 (100) 는 Σㅿ변조기 (103) 를 포함한다. 그러나, Σㅿ변조기 (103) 는 PLL 회로에 필요하지 않다. Σㅿ변조기 (103) 는, 스퓨리어스 신호가 발생할 수도 있더라도, 위상 동기에 필요한 정확성이 유지되는 한, 생략될 수도 있다.
본 발명은 상기된 실시 형태로 제한되지 않고, 본 발명의 범위 및 사상에서 벗어남 없이 수정 및 변경될 수도 있다.
도 1은 본 발명의 제 1 실시 형태에 따른 GPS 수신기의 구성을 도시하는 블록도이다.
도 2는 제 1 실시 형태에 따른 GPS 수신기가 갖추어진 수신 장치의 구성의 일부를 도시하는 블록도이다.
도 3은 컨버터의 구성의 일부를 도시하는 블록도이다.
도 4는 관련 기술에 따른 GPS 수신기의 구성을 도시하는 블록도이다.
도 5는 관련 기술에 따른 GPS 수신기가 갖추어진 셀룰러 전화기의 구성의 일부를 도시하는 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 기준 오실레이터 2 : 베이스밴드 프로세싱 유닛
31 : 믹서 33 : 버퍼
80: GPS 수신기 100 : PLL 회로
101 : VCO 102 : 분수 분할기
103 : Σㅿ변조기 106 : 루프 필터
107 : 동기식 유닛 108 : 고정 분할기

Claims (10)

  1. 로컬 신호를 생성하는 전압 제어 오실레이터;
    상기 로컬 신호 및 기준 클록을 수신하고, 상기 로컬 신호를, 시분할에 의해 복수의 분할 수를 스위칭함으로써 얻어진 평균 분할 수로 나누고, 상기 로컬 신호의 위상을 상기 기준 클록의 위상과 비교하고, 상기 전압 제어 오실레이터를 제어하여 상기 비교된 위상을 동기화하는 동기식 유닛; 및
    상기 로컬 신호를 고정 분할 수로 나누고, 분할된 신호를 출력하는 고정 분할기를 포함하는 수신 장치.
  2. 제 1 항에 있어서,
    상기 동기식 유닛은,
    상기 전압 제어 오실레이터로부터 상기 로컬 신호를 수신하고, 상기 로컬 신호를 상기 기준 클록의 위상과 비교될 수 있도록 설정된 분할 수로 나누고, 상기 분할된 로컬 신호를 출력하는 분수 분할기;
    상기 기준 클록의 위상과 상기 분할된 로컬 신호의 위상을 비교하고, 상기 비교된 위상차에 기초하여 설정된 펄스 폭을 갖는 업 신호 및 다운 신호 중 하나를 출력하는 위상 비교기;
    상기 업 신호 및 상기 다운 신호 중 하나에 의존하여 차지 펌프의 출력 전압을 생성하는 상기 차지 펌프; 및
    상기 차지 펌프의 상기 출력 전압으로부터 필터링된 노이즈를 갖는 필터 전압을 생성하는 루프 필터를 포함하고,
    상기 전압 제어 오실레이터는 상기 필터 전압의 전압 레벨에 의존하여 발진 주파수를 제어함으로써 상기 로컬 신호를 생성하는, 수신 장치.
  3. 제 2 항에 있어서,
    상기 분수 분할기는 Σㅿ변조 시스템을 이용하는, 수신 장치.
  4. 제 1 항에 있어서,
    상기 전압 제어 오실레이터는 상기 로컬 신호를 믹서로 출력하고,
    상기 고정 분할기는 베이스밴드 프로세싱 유닛을 위한 기준 신호의 주파수에 동조하도록 상기 로컬 신호를 분할하는, 수신 장치.
  5. 제 2 항에 있어서,
    상기 전압 제어 오실레이터는 상기 로컬 신호를 믹서로 출력하고,
    상기 고정 분할기는 베이스밴드 프로세싱 유닛을 위한 기준 신호의 주파수에 동조하도록 상기 로컬 신호를 분할하는, 수신 장치.
  6. 제 3 항에 있어서,
    상기 전압 제어 오실레이터는 상기 로컬 신호를 믹서로 출력하고,
    상기 고정 분할기는 베이스밴드 프로세싱 유닛을 위한 기준 신호의 주파수에 동조하도록 상기 로컬 신호를 분할하는, 수신 장치.
  7. 제 1 항에 있어서,
    상기 동기식 유닛, 상기 전압 제어 오실레이터, 및 믹서는 GPS (Global Positioning System) 위성으로부터 송신된 신호를 다운 컨버팅하고,
    상기 기준 클록은 셀룰러 전화기의 기준 클록의 고유 주파수를 갖는, 수신 장치.
  8. 제 2 항에 있어서,
    상기 동기식 유닛, 상기 전압 제어 오실레이터, 및 믹서는 GPS (Global Positioning System) 위성으로부터 송신된 신호를 다운 컨버팅하고,
    상기 기준 클록은 셀룰러 전화기의 기준 클록의 고유 주파수를 갖는, 수신 장치.
  9. 제 3 항에 있어서,
    상기 동기식 유닛, 상기 전압 제어 오실레이터, 및 믹서는 GPS (Global Positioning System) 위성으로부터 송신된 신호를 다운 컨버팅하고,
    상기 기준 클록은 셀룰러 전화기의 기준 클록의 고유 주파수를 갖는, 수신 장치.
  10. 제 4 항에 있어서,
    상기 동기식 유닛, 상기 전압 제어 오실레이터, 및 상기 믹서는 GPS (Global Positioning System) 위성으로부터 송신된 신호를 다운 컨버팅하고,
    상기 기준 클록은 셀룰러 전화기의 기준 클록의 고유 주파수를 갖는, 수신 장치.
KR1020070140827A 2007-01-31 2007-12-28 수신 장치 KR100980229B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00020359 2007-01-31
JP2007020359A JP2008187556A (ja) 2007-01-31 2007-01-31 受信装置

Publications (2)

Publication Number Publication Date
KR20080071892A true KR20080071892A (ko) 2008-08-05
KR100980229B1 KR100980229B1 (ko) 2010-09-06

Family

ID=39322525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140827A KR100980229B1 (ko) 2007-01-31 2007-12-28 수신 장치

Country Status (5)

Country Link
US (1) US20080181347A1 (ko)
EP (1) EP1956708A1 (ko)
JP (1) JP2008187556A (ko)
KR (1) KR100980229B1 (ko)
CN (1) CN101256229A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027692A1 (de) 2008-07-23 2010-02-04 Samsung Digital Imaging Co., Ltd., Suwon Bildverarbeitungsverfahren und Bildverarbeitungsvorrichtung sowie Digitalfotografievorrichtung, die Letztere verwendet

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629924B2 (en) * 2007-09-06 2009-12-08 Mediatek Inc. Methods and apparatus for obtaining accurate GNSS time in a GNSS receiver
CN101594128B (zh) * 2009-07-06 2011-04-13 中国人民解放军国防科学技术大学 组合导航处理器用同步脉冲合成方法及同步脉冲合成器
JP2011250057A (ja) 2010-05-26 2011-12-08 Seiko Epson Corp 分周回路、分周装置及び電子機器
US9225348B2 (en) * 2014-01-10 2015-12-29 International Business Machines Corporation Prediction based digital control for fractional-N PLLs
DE102016115785A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Ag Integrierte RF-Schaltung mit Möglichkeit zum Testen von Phasenrauschen
CN113552603B (zh) * 2021-07-22 2023-08-04 山东大学 一种基于导航接收机时钟链路的匹配及谐波抑制系统及方法
JP2023174194A (ja) 2022-05-27 2023-12-07 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851787A (en) * 1988-08-18 1989-07-25 Avantek, Inc. Low noise frequency synthesizer
US6650879B1 (en) * 2000-04-18 2003-11-18 Sirf Technology, Inc. Personal communications device with GPS receiver and common clock source
FI109626B (fi) * 2000-11-08 2002-09-13 Nokia Corp Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten
US6946884B2 (en) * 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
JP3917472B2 (ja) * 2002-06-21 2007-05-23 松下電器産業株式会社 Ｐｌｌ回路
FR2848038B1 (fr) * 2002-11-29 2005-12-02 Thales Sa Dispositif et procede de synthese de frequence a grande purete spectrale
WO2005122407A1 (en) * 2004-06-10 2005-12-22 Koninklijke Philips Electronics N.V. Synchronization scheme with coupled frequency dividers
JP4431015B2 (ja) * 2004-09-09 2010-03-10 株式会社ルネサステクノロジ 位相同期ループ回路
JP4599224B2 (ja) * 2005-05-16 2010-12-15 京セラ株式会社 通信装置
US7301404B2 (en) * 2005-07-21 2007-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for transceiver frequency synthesis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027692A1 (de) 2008-07-23 2010-02-04 Samsung Digital Imaging Co., Ltd., Suwon Bildverarbeitungsverfahren und Bildverarbeitungsvorrichtung sowie Digitalfotografievorrichtung, die Letztere verwendet

Also Published As

Publication number Publication date
US20080181347A1 (en) 2008-07-31
KR100980229B1 (ko) 2010-09-06
EP1956708A1 (en) 2008-08-13
JP2008187556A (ja) 2008-08-14
CN101256229A (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100980229B1 (ko) 수신 장치
EP2797234B1 (en) Local oscillator signal generator with automatic quadrature phase imbalance compensation
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
MXPA04008874A (es) Bucle de enganche de fase controlado por modulador delta-sigma con una oscilacion configurada para ruido.
KR100777460B1 (ko) 다중위상 발생기를 이용하여 변조속도를 향상시킨 폴라 송신기
US8013681B2 (en) Wide spectrum radio transmit architecture
JP2006074756A (ja) 周波数合成器及びその動作方法
US20110096864A1 (en) Programmable digital clock control scheme to minimize spur effect on a receiver
EP1277286B1 (en) Personal communications device with gps receiver and comon clock source
US20090154615A1 (en) Integrated circuit for processing multi-channel radio signal
US7170965B2 (en) Low noise divider module for use in a phase locked loop and other applications
US20100073095A1 (en) Frequency Synthesizer and Radio Transmitting Apparatus
RU2668737C1 (ru) Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения
US20120139592A1 (en) Method and Apparatus for Frequency Synthesizing
JP2013200135A (ja) レーダ送受信機
US20040180638A1 (en) Low frequency self-calibration of a PLL with multiphase clocks
US20160006421A1 (en) Frequency synthesiser circuit
US7778620B2 (en) Controlling phase locked loop in a mobile station
RU2554542C2 (ru) Схема тактирования для устройства беспроводной связи
KR101007211B1 (ko) 항공전자용 광대역 고주파 주파수 합성기
US8674741B2 (en) Delay chain circuit
US8653860B2 (en) Frequency synthesizer
JP2000261318A (ja) シンセサイザ及び基準信号生成回路
KR100845689B1 (ko) Ｐｌｌ 주파수 합성기
CN116667847A (zh) 北斗射频频率合成器、方法、装置、锁相环及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee