KR20080064318A - 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법 - Google Patents

Abstract

본 발명은 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판에 관한 것으로, 본 발명의 일 실시형태에 따른 인쇄 회로기판은 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 형성되는 회로패턴과; 회로패턴의 일부 영역과 상기 컨택부가 전기적으로 연결되도록 형성되는 비아를 포함하여 구성될 수 있다.

이와 같은 구성을 통하여 본 발명은 이와 같은 구성을 통하여 본 발명은 두께가 감소될 수 있으며, 제품의 가격과 공정비용을 절감할 수 있고, 또한, 제조공정이 더욱 단순하게 되며, 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생하지 않게 되고, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 되어 성능의 향상이 가능한 한편 고밀도 회로패턴의 구현을 가능하게 한다.

메모리 칩, 반도체, 인쇄회로기판, 회로패턴, 메모리 카드

Description

인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드, 그리고 인쇄회로기판의 제조방법 및 ＰＣＢ 카드의 제조방법{PRINTED CIRCUIT BOARD, PCB CARD USING THE PRINTED CIRCUIT BOARD, METHOD FOR MANUFACTURING THE PRINTED CIRCUIT BOARD AND THE PCB CARD}

도 1a는 본 발명의 일 실시예에 따른 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다.

도 1b는 본 발명의 다른 일 실시예에 따른 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다.

도 2a는 본 발명의 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부를 형성시키는 과정을 나타내는 도면이다.

도 2b는 도 2a의 과정에 의해 베이스 부재에 컨택부를 형성된 상태를 나타내는 도면이다.

도 3a는 본 발명의 일 실시예에 따른 제조과정 중 다른 일 실시예에 따라 베이스 부재에 컨택부를 형성시키는 과정을 나타내는 도면이다.

도 3b는 도 3a의 과정에 의해 베이스 부재에 컨택부를 형성된 상태를 나타내는 도면이다.

도 4는 컨택부의 상부 위치에 회로패턴 기초부재가 절연부재에 의해 결합된 상태를 나타내는 도면이다.

도 5는 도 4에 연속되는 제조과정으로 비아를 형성시키기 위하여 마스크가 배치된 상태를 나타내는 도면이다.

도 6은 도 5에 연속되는 제조과정으로 마스크를 이용하여 회로패턴 기초부재에 기초 비아홀이 형성된 상태를 나타내는 도면이다.

도 7은 도 6에 연속되는 제조과정으로 회로패턴 기초부재에 형성된 기초 비아홀을 통해 비아가 형성되는 상태를 나타내는 도면이다.

도 8은 도 7에 연속되는 제조과정으로 마스크를 이용하여 회로패턴을 형성하는 과정을 나타내는 도면이다.

도 9는 도 8에 연속되는 제조과정으로 회로패턴이 형성된 상태를 나타내는 도면이다.

도 10은 도 9에 연속되는 제조과정으로 회로패턴의 일부 영역에 접속부가 형성된 상태를 나타내는 도면이다.

도 11a는 본 발명의 일 실시예에 의해 제조된 인쇄회로기판을 이용하여 PCB 카드를 제조하기 위한 도 10에 연속되는 일 제조과정으로 반도체 소자를 실장하여 전기적 통전을 위하여 회로패턴과 결선시킨 상태를 나타내는 도면이다.

도 11b는 본 발명의 일 실시예에 의해 제조된 인쇄회로기판을 이용하여 PCB 카드를 제조하기 위한 도 10에 연속되는 다른 일 제조과정으로 적층된 형태로 반도체 소자를 실장하여 전기적 통전을 위하여 회로패턴과 결선시킨 상태를 나타내는 도면이다.

도 12a는 도 11a에 연속되는 제조과정으로 반도체 소자와 회로패턴이 외부에 노출되지 않도록 패키징(몰딩)을 한 상태를 나타내는 도면이다.

도 12b는 도 11b에 연속되는 제조과정으로 반도체 소자와 회로패턴이 외부에 노출되지 않도록 패키징(몰딩)을 한 상태를 나타내는 도면이다.

도 13a는 도 12a에 연속되는 제조과정으로 베이스 부재를 박리시킨 상태를 나타내는 도면이다.

도 13b는 도 13a에 연속되는 제조과정으로 컨택부에 숄더볼을 더 형성시킨 상태를 나타내는 도면이다.

도 14는 본 발명의 일 실시예에 따른 제조방법에 의해 다수개의 PCB 카드가 인쇄회로기판 상에 구성된 상태를 나타내는 도면이다.

도 15은 베이스 부재를 제거하여 PCB 카드의 개별 유닛으로 절단되기 전 상태를 나타내는 도면이다.

*도면의 주요 부분에 대한 설명*

100 ... 인쇄회로기판 110 ... 베이스 부재

120 ... 절연부재 130 ... 컨택부

131 ... 제 1 컨택부재 132 ... 제 2 컨택부재

140 ... 회로패턴 141 ... 회로패턴 기초부재

142 ... 비아 기초홀 150 ... 비아

151 ... 비아홀 152 ... 통전부재

160 ... 접속부 161 ... 제 1 접속부재

162 ... 제 2 접속부재 210,220,230,240 ... 마스크

221 ... 컨택부 형성홀 231 ... 비아 형성홀

240 ... 회로패턴 241 ... 회로패턴 형성홀

310,320 ... 반도체 소자 311,321 ... 연결선

400 ... 밀봉부재 500 ... PCB 카드

본 발명은 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드, 그리고 인쇄회로기판의 제조방법 및 PCB 카드의 제조방법에 관한 것이다.

일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다.

이와 같은 종래의 인쇄회로기판들은 복층의 구조 또는 다수개의 층으로 구성되어 다양한 전자제품에 적용되고 있는데, 최근 전자 제품들의 소형화와 박형과 및 저가의 요구에 적합하게 구성되기 어렵다는 단점이 있다.

다시 말해서, 기존의 인쇄회로기판은 회로패턴을 형성시켜 반도체 소자를 실장시키는 일련의 공정이 매우 복잡하고, 많은 과정을 거쳐 생산되기 때문에 제품의 생산성이 떨어지며, 제품의 가격면에 있어서도 매우 불리한 실정이다.

또한, 기존의 인쇄회로기판은 메모리카드와 같은 단순한 회로패턴으로 구성되는 제품에 있어서도 기존의 공정에 의한 구성을 가지기 때문에 박형화가 어렵고, 이로 인해 인쇄회로기판에 실장되는 메모리칩(반도체 소자)의 수가 제한적일 수밖에 없어 메모리카드의 용량이 제한적일 수밖에 없었다.

그리고 또한, 종래의 인쇄회로기판을 구성하는 원재료들은 제품의 경도와 강도 및 제조공정에 따른 다양한 조건들을 유지할 수 있도록 하기 위하여 다른 재료들로 대치되기 어려운 실정이고, 한편 종래에 사용되는 원재료들은 대부분 고가의 재료들이어서 제조비용을 절감시킬 수 없는 주된 요인이 되고 있다. 따라서 기존의 공정에 상응할 수 있는 공정 조건들을 만족하면서도 제품의 경도와 강도 등과 같은 내구성을 유지할 수 있도록 하는 다른 저가의 재료들이 요구되고 있는 실정이다.

이에 대하여 인쇄회로기판의 두께를 감소시킬 수 있는 연구가 진행되고 있으나, 이러한 연구의 진행과정에 있어서, 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴을 구성하는 영역이 제한되는 문제가 발생되었다. 따라서, 컨택부의 형성영역과 무관하게 회로패턴이 형성되는 영역이 제한을 받지 않는 개발의 필요성이 대두되었다.

한편, 종래의 메모리칩 및/또는 CPU 등과 같은 반도체 소자들이 실장되는 인쇄회로기판들은 구성요소들의 물성(예를 들어 열팽창율 등)이 서로 달라 반도체 소자들과 같은 부품의 실장시 및/또는 사용시 구성요소들간 또는 각 구성요소들이 파손 또는 파괴되는 문제가 발생되고 있다. 따라서, 내구성을 향상시킬 수 있는 연구 가 필요한 실정이다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 인쇄회로기판과 인쇄회로기판을 이용하여 제조되는 PCB 카드의 두께를 감소시킬 수 있도록 하는 데에 있다.

본 발명의 다른 일 목적은 일반적으로 PCB 제조에 이용되는 재료와는 다른 재료를 이용하여 인쇄회로기판과 이를 이용하여 제조되는 PCB 카드의 제조를 가능하도록 하여 제품의 가격과 공정비용을 절감하고자 하는 데에 있다.

본 발명의 또 다른 일 목적은 일반적으로 PCB 제조에 이용되는 재료와는 다른 재료로 인쇄회로기판을 구성하는 경우에도 경도와 강도 등과 같은 내구성이 적어도 종래의 인쇄회로기판에 대등하도록 유지될 수 있도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생되지 않도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 제조공정을 더욱 단순하게 구성하는 데에 있다.

본 발명의 또 다른 일 목적은 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴이 형성되는 영역이 제한을 받지 않도 록 하는 데에 있다.

본 발명은 상기와 같은 문제들을 해결하고, 본 발명에 따른 목적들을 이루기 위한 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드, 그리고 인쇄회로기판의 제조방법 및 PCB 카드의 제조방법을 제공한다.

여기서, 피씨비 카드(PCB Card)는 메모리카드, 사우드 카드, 비디오 카드 등과 같이 인쇄회로기판을 이용하여 제조되는 모든 보드를 포함하는 것으로 정의한다. 이하 설명되는 피씨비 카드에 대한 실시예의 구성 요소들은 메모리카드를 구성하게 되는 구성요소들을 기초로 하여 설명되나, 이에 한정되는 것은 아니다.

본 발명의 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 베이스 부재의 일면에 컨택부를 형성시키는 단계와; 컨택부의 상부에 절연부재에 의해 전기적으로 분리되는 상태로 회로패턴 기초부재를 형성시키는 단계와; 회로패턴 기초부재와 컨택부가 전기적으로 연결되도록 비아를 형성시키는 단계와; 회로패턴 기초부재에 회로패턴을 형성시키는 단계를 포함하여 이루어질 수도 있다.

또한, 본 발명의 다른 일 실시 형태에 따른 인쇄회로기판을 이용한 PCB 카드의 제조방법은 베이스 부재의 일면에 컨택부를 형성시키는 단계와; 컨택부의 상부에 절연부재에 의해 전기적으로 분리되는 상태로 회로패턴 기초부재를 형성시키는 단계와; 회로패턴 기초부재와 컨택부가 전기적으로 연결되도록 비아를 형성시키는 단계와; 회로패턴 기초부재에 회로패턴을 형성시키는 단계와; 회로패턴과 전기적 통전이 가능하도록 적어도 하나 이상의 반도체 소자를 실장시키는 단계와; 회로패 턴과 반도체 소자를 외부와 차단되도록 밀봉시키는 단계를 포함하여 이루어질 수도 있다.

여기서, 인쇄회로기판의 제조방법과 PCB 카드의 제조방법은 베이스를 제거하는 단계를 더 포함할 수도 있다. 그리고, 회로패턴의 일부 영역에 접속부를 형성시키는 단계를 더 포함할 수도 있다.

여기서, 회로패턴 기초부재는 열에 의해 융착 가능한 절연부재에 의해 베이스 부재에 적층될 수도 있다.

한편, 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하여 이루어질 수도 있으며, 이 경우, 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성될 수도 있다.

그리고, 비아는 상기 회로패턴 기초부재와 절연부재에 형성되는 홀에 통전부재가 형성되어 이루어질 수도 있다.

한편, 접속부는 제 1 접속부재와 제 2 접속부재를 포함하여 이루어질 수도 있으며, 이 경우, 제 1 접속부재는 금으로 형성되고, 상기 제 2 접속부재는 니켈로 형될 수도 있다.

또한, 회로패턴의 일부 영역에는 접속부가 더 형성될 수도 있고, 실장되는 반도체 소자는 상기 접속부를 통해 회로패턴과 전기적 통전이 가능하도록 연결될 수도 있다.

그리고, 회로패턴과 전기적으로 연결되는 상태로 실장되는 반도체 소자는 메모리 소자와 제어부를 구성하는 소자를 포함할 수도 있다.

그리고 또한, 본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판은 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 형성되는 회로패턴과; 회로패턴의 일부 영역과 컨택부가 전기적으로 연결되도록 형성되는 비아를 더 포함하여 구성될 수도 있다.

그리고 또한, 본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판을 이용한 PCB 카드는 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 형성되는 회로패턴과; 회로패턴의 일부 영역과 컨택부가 전기적으로 연결되도록 형성되는 비아와; 회로패턴의 일부 영역과 전기적으로 통전 가능하게 실장되는 적어도 하나 이상의 반도체 소자와; 회로패턴과 반도체 소자가 외부와 차단되도록 형성되는 밀봉부재를 포함하여 구성될 수도 있다.

여기서, 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하여 구성될 수도 있으며, 이 경우 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성될 수도 있다.

한편, 회로패턴의 일부 영역은 접속부가 형성될 수도 있으며, 이 경우 접속부는 제 1 접속부재와 제 2 접속부재를 포함하여 구성될 수도 있다. 그리고, 제 1 접속부재는 금으로 형성될 수도 있고, 제 2 접속부재는 니켈로 형성될 수도 있다.

그리고 또한, 컨택부의 형성영역과 무관하게 회로패턴은 전체 영역에 형성될 수도 있고, 컨택부에는 숄더볼이 더 형성될 수도 있다.

한편, 실장되는 반도체 소자는 메모리 소자와 제어부를 구성하는 소자를 포 함할 수도 있다.

상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드, 그리고 인쇄회로기판의 제조방법 및 PCB 카드의 제조방법에 관하여 설명한다.

이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다.

그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다. 또한, 이하 설명되는 실시예에서는 하나의 층으로 구성되는 인쇄 회로기판을 기초로 하여 설명되나 다수개의 층으로 구성되는 회로기판을 제조하는 과정은 이하 설명되는 실시예를 통해 충분히 이해될 수 있을 것이다.

도 1을 참조하여 보면, 본 발명의 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다.

상기 인쇄회로기판(100)은 도면상에서 볼 때, 하부에 회로패턴(140)을 보호하는 한편 상기 회로패턴(140)이 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다. 상기 절연부재(120)와 회로패턴(140)은 이하 설명되는 제조방법에서 알 수 있는 바와 같이 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료가 적용될 수도 있다. 이와는 달리, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 회로패턴(140)을 이루게 되는 동박(구리층)이 적층되도록 적용될 수도 있다. 상기 절연부재(120)의 상부에 배치되는 회로패턴(140)은 상기 설명된 바와 같이 구리층으로 이루어지는 회로패턴 기초부재(141)에 의해 구성될 수 있다.

그리고, 상기 절연부재(120)의 하부 위치, 즉, 상기 회로패턴(140)의 맞은편 위치에는 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)는 일면이 외부로 노출될 수 있도록(도면상에서는 하부 위치로 노출됨) 구성되는데, 이는 상기 인쇄회로기판(100)이 다른 인쇄회로기판(미도시)에 연결되거나 또는 전원 공급을 위한 커넥터(미도시) 등과 연결될 수 있도록 하기 위함이다.

상기 컨택부(130)는 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수도 있다. 이때, 상기 제 1 컨택부재(131)는 금으로 구성될 수도 있고, 상기 제 2 컨택부재(132)는 니켈로 구성될 수도 있다. 이와 같이 컨택부(130)를 두 개 이상의 물질로 구성하는 경우에는 일반적인 인쇄회로기판과 같이 전도성을 향상되고, 단자부의 경도와 강도 등과 같은 내구성이 향상될 수 있게 된다. 따라서, 상기 컨택부(130)를 구성하게 되는 물질은 상기 설명된 물질에 한정되지 않고, 전도성과 내구성을 향상시킬 수 있는 다양한 물질이 적용될 수도 있다.

설계 사양에 따라 다양한 회로를 구성할 수 있도록 상기 절연부재(120)의 상부에 배치되는 회로패턴(140)의 일 영역은 비아(150)에 의해 상기 컨택부(130)와 전기적으로 연결 가능하게 구성될 수 있다. 상기 비아(150)는 이하 설명되는 바와 같이 통전부재에 의해 구성 가능하게 된다.

여기서, 상기 컨택부(130)는 설계 사양에 따라 상기 절연부재(120)의 어느 일 면의 위치에 선택적으로 구비될 수 있다. 그리고, 상기 컨택부(130)와 비아(150)에 의해 전기적으로 연결되는 회로패턴(140)은 상기 절연부재(120)의 다른 일 면의 위치 전체에 형성될 수도 있다. 이와 같이 컨택부(130)가 일면만 외부로 노출되도록 절연부재(120)의 일 측면에 배치되는 상태에서 상기 회로패턴(140)이 절연부재(120)의 다른 일 측면 전체 영역에 배치될 수 있도록 하는 구성은 이하 설명되는 제조방법에 의해 가능하게 된다.

즉, 인쇄회로기판(100)은 상기 설명된 바와 같은 구성을 가지는 절연부재(120)와 상기 절연부재(120)의 일 측면에 배치되는 컨택부(130), 그리고 상기 절연부재의 다른 일 측면에 배치되는 회로패턴(140)과 상기 컨택부(130) 및 회로패턴(140)을 전기적으로 연결하게 되는 비아(150)를 포함하여 구성될 수 있다.

이러한 구성에 있어서, 상기 회로패턴(140)의 일부 영역은 다른 인쇄회로기판(미도시) 또는 반도체 소자(310,320) 등과 같이 인쇄회로기판(100)에 실장되는 부품들의 전기적인 연결을 보다 안정되게 하기 위하여 접속부(160)가 더 구비될 수도 있다. 이와 같이 구비될 수 있는 접속부(160)는 제 1 접속부재(161)와 제 2 접속부재(162)로 구성될 수도 있다.

이때, 상기 제 1 접속부재(161)는 금으로 구성될 수도 있고, 상기 제 2 접속부재(162)는 니켈로 구성될 수도 있다. 이와 같이 접속부(160)를 두 개 이상의 물 질로 구성하는 경우에는 상기 컨택부(130)의 경우와 같이 전도성을 향상되고, 다른 부품의 연결부 영역을 이루게 되는 회로패턴(140)의 경도와 강도 등과 같은 내구성이 향상될 수 있게 된다. 따라서, 상기 접속부(160)를 구성하게 되는 물질은 상기 설명된 물질에 한정되지 않고, 전도성과 내구성을 향상시킬 수 있는 다양한 물질이 적용될 수도 있다.

상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다. 여기서, PCB 카드(500)는 위에서 언급한 바와 같이 다양한 형태의 메모리 카드, 사운드 카드, 비디오 카드 등과 같은 보드를 통칭하는 명칭으로 정의된다.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 도 1a에 도시된 것과 같이 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310) 등과 같은 부품들이 전기적으로 연결 가능하게 실장 될 수 있다. 이와 같이 상기 인쇄회로기판(100)에 실장되는 반도체 소자(310) 등은 상기 회로패턴(140)의 상부 위치에 안착되는 상태로 배치되어 연결선(311)을 통해 회로패턴(140)의 어느 일 영역에 구비되는 접속부(160)와 연결된다.

여기서, 상기 회로패턴(140)과 전기적으로 연결되게 실장되는 반도체 소자(310)는 메모리 소자 또는 제어부로 구성되는 소자 등과 같은 다양한 소자들이 설계 사양에 따라 선택적으로 실장될 수도 있다.

그리고, 상기와 같이 실장되는 반도체 소자(310)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부 재(400)가 적용될 수도 있다. 상기 밀봉부재(400)는 일반적으로 EMC(Epoxy Molding Compound)라 불리는 에폭시 몰딩으로 구성될 수도 있고, 또는 직접회로의 패키징 공정에서 이용되는 세라믹 소재를 이용하여 구성될 수도 있다. 상기 밀봉부재(400)에 의해 PCB 카드(500)는 외부의 충격으로부터 보호될 수 있으며, 휨 또는 뒤틀림 등을 유발하는 외력으로부터 보호될 수 있고, 주위의 환경(분위기)으로부터 전기적인 회로구성을 보호할 수 있게 된다.

한편, 도 1b에 도시된 것과 같이 상기 인쇄회로기판(100)에 실장되는 반도체 소자(310,320) 등은 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있다. 이 경우에도 어느 일 반도체 소자(310)가 상기 회로패턴(140)의 상부 위치에 안착되는 상태로 배치되어 연결선(311)을 통해 회로패턴(140)의 어느 일 영역에 구비되는 접속부(160)와 연결되고, 다른 일 반도체 소자(320)가 상기 상기 회로패턴(140)의 상부에 배치된 어느 일 반도체 소자(310)의 상부에 적층되는 상태로 배치되어 연결선(321)을 통해 회로패턴(140)의 어느 다른 일 영역에 구비되는 접속부(160)와 연결될 수도 있다.

상기 설명된 도 1a의 경우와 같이 적층되는 상태로 배치되는 반도체 소자(310,320)와 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 적용될 수도 있다.

여기서, 상기 반도체 소자(310,320)가 상기 회로패턴(140)의 상부에 배치되는 구조는 반도체 소자(310,320)를 전도성 수지 등으로 접합시켜, 반도체 소자(310,320)와 회로패턴(140) 간에 접지구조가 구성되게 할 수도 있다. 이와는 달 리 비전도성 수지 등으로 반도체 소자(310)를 회로패턴(140)에 접합시킬 수도 있다. 위의 두 경우에 있어서는 회로패턴(140)이 금속 물질로 구성되기 때문에 반도체 소자(310)에 의해 발생 되는 열의 방출효과를 높일 수 있게 된다.

이와는 달리 반도체 소자(310)의 하부에 위치되는 회로패턴(140)과 이격되게 배치되도록 비전도성 수지 등으로 접합시켜 회로패턴(140) 간의 단락을 방지할 수 있도록 구성할 수도 있다. 이와 같은 구성은 회로패턴(140)이 복잡하게 형성되는 경우에 유리하다.

한편, 일 인쇄회로기판(100)의 컨택부(130)와 다른 일 인쇄회로기판(100)의 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다.

이와 같이 설명되는 본원발명의 일 실시예에 따른 인쇄회로기판(100)은 RCC와 같은 재료를 이용하여 구성되기 때문에 전체의 두께가 50μm 이하로 구현이 가능하다.

이하, 상기와 같은 구조를 갖는 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다.

도 2a 내지 도 15에는 본 발명의 일 실시 형태에 따른 인쇄회로기판의 제조과정과 이를 이용한 PCB 카드의 제조과정이 도시되어 있다. 상기 도면들을 참조하여 인쇄회로기판의 제조과정을 설명하면, 우선, 도 2a에 도시된 것과 같이 베이스 부재(10)에 컨택부(130)를 형성시키기 위한 패턴을 갖는 마스크(210)를 배치시킨 후에 컨택부(130)를 형성시키게 된다. 이때, 상기 베이스 부재(110)를 통전이 가능한 물질로 적용하여 컨택부(130)를 전해 도금을 통해 형성시킬 수도 있다. 이 과정을 통해 컨택부(130)가 형성된 후에는 상기 마스크(210)를 박리시켜 도 2b에 도시된 것과 같은 컨택부(130)가 베이스 부재(110)의 상부에 구비되게 할 수 있다.

상기 컨택부(130)는 위에서 설명한 바와 같이 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수도 있고, 이 경우 상기 제 1 컨택부재(131)는 금으로, 그리고 상기 제 2 컨택부재(132)는 니켈로 구성될 수도 있다.

한편, 이와 달리 도 3a에 도시된 것과 같이 제 1 컨택부재(131)와 제 2 컨택부재(132)를 상기 베이스 부재(110)에 차례로 적층 시킨 후에 컨택부 형성홀(221)이 구비되는 마스크(220)를 이용하여 상기 각 제 1 컨택부재(131)와 제 2 컨택부재(132)를 차례로 에칭하여 도 3b에 도시된 것과 같은 컨택부(130)가 베이스 부재(110)의 상부에 구비되게 할 수도 있다.

상기와 같이 베이스 부재(110)의 상부에 컨택부(130)가 구비된 상태에서 상기 베이스 부재(110)의 상부에는 절연부재(120)와 회로패턴 기초부재(141)가 차례로 적층되게 할 수 있다. 이 경우, 상기 절연부재(120)와 회로패턴 기초부재(141)는 상기 설명한 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다. 다른 한편, 상기 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 이와 같은 구성을 갖는 경우에는 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치하고, 상기 절연부재(120)의 상부에 회로패턴 기초부재(141)가 얹혀진 상태에서 상기 절연부재(120)에 열을 가하여 융착시 켜 구성되도록 할 수도 있다.

이와 같이 상기 베이스 부재(110)에 절연부재(120)와 회로패턴 기초부재(141)가 차례로 적층된 상태에서 도 5에 도시된 것과 같이 비아 형성홀(231)이 구비된 마스크(230)를 상기 회로패턴 기초부재(141)의 상부에 배치시켜 비아홀(151)을 형성시키게 된다. 이를 차례로 설명하면, 상기 마스크(230)를 통해 도 6a에 도시된 것과 같이 회로패턴 기초부재(141)에는 각 컨택부(130)와 상응하는 위치에 비아 기초홀(142)이 형성될 수 있다. 이와 같이 상기 회로패턴 기초부재(141)에 형성되는 비아 기초홀(142)를 이용하여 도 6b에 도시된 것과 같이 절연부재(120)를 에칭하여 비아홀(151)을 형성하게 된다. 상기와 같이 형성되는 비아홀(151)에 의해 상기 컨택부(130)의 일 면의 일정 영역이 노출될 수 있게 된다. 한편, 이와는 달리, 상기 비아홀(151)은 드릴링 공정을 통해 형성될 수도 있다.

상기 도 6b에 도시된 것과 같이 절연부재(120)와 회로패턴 기초부재(141)를 관통하여 형성되는 비아홀(151)에는 도 7에 도시된 것과 같이 통전부재(152)가 형성될 수 있다. 상기 통전부재(152)는 증착공정 또는 무전해 도금 등과 같은 공정을 통해 형성될 수 있으며, 이 경우 상기 회로패턴 기초부재(141)와 컨택부(130)가 전기적으로 통전 가능하게 연결될 수 있도록 상기 비아홀(151)의 내부에만 통전부재(152)가 형성될 수도 있다. 이와 같이 상기 비아홀(151)의 내부에 구비되는 통전부재(152)에 의해 비아(150)가 형성된다.

도 7에 도시된 것과 같이 비아(150)가 형성된 상태에서 상기 회로패턴기초부재(141)의 상부에는 도 8에 도시된 것과 같은 마스크(240)가 구비된다. 상기 마스 크(240)는 회로패턴 형성홀(241)이 구비되어 상기 회로패턴 기초부재(141)가 설계 사양에 따른 회로패턴(240)로 형성될 수 있도록 에칭을 하게 된다. 이 과정을 통해 도 9에 도시된 것과 같이 상기 회로패턴 기초부재(141)는 비아(150)와 선택적으로 연결되는 회로패턴(140)으로 형성될 수 있다. 따라서, 상기 설명된 컨택부(130)의 위치와 회로패턴(140)의 구성은 설계 사양에 의해 정해질 수 있다.

상기와 같은 일련의 공정을 통해 기초 인쇄회로기판(100a)을 제조하게 된다. 여기서, 인쇄회로기판(100) 상태로 사용되는 경우에 있어서는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다.

한편, 상기 인쇄회로기판(100)에 대한 설명에서와 같이 상기 회로패턴(140)의 일부 영역에는 접속부(160)를 더 형성시킬 수도 있다. 즉, 상기 접속부(160)의 구성은 다른 인쇄회로기판(미도시) 또는 반도체 소자(310,320) 등과 같이 인쇄회로기판(100)에 실장되는 부품들의 전기적인 연결을 보다 안정되게 하기 위한 것으로, 상기 접속부(160)는 제 1 접속부재(161)와 제 2 접속부재(162)로 구성될 수도 있다.

상기 설명된 것과 같이 상기 제 1 접속부재(161)는 금으로 구성될 수도 있고, 상기 제 2 접속부재(162)는 니켈로 구성될 수도 있다. 이와 같이 접속부(160)를 두 개 이상의 물질로 구성하는 경우에는 상기 컨택부(130)의 경우와 같이 전도성을 향상되고, 다른 부품의 연결부 영역을 이루게 되는 회로패턴(140)의 경도와 강도 등과 같은 내구성이 향상될 수 있게 된다. 따라서, 상기 접속부(160)를 구성하게 되는 물질은 상기 설명된 물질에 한정되지 않고, 전도성과 내구성을 향상시킬 수 있는 다양한 물질이 적용될 수 있음은 이미 설명한 바와 같다.

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제조방법에 관한 것이다. 상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다. 여기서, PCB 카드(500)는 위에서 언급한 바와 같이 다양한 형태의 메모리 카드, 사운드 카드, 비디오 카드 등과 같은 보드를 통칭하는 명칭으로 정의된다.

상기와 같이 기초 인쇄회로기판(100a,100b)이 형성된 상태에서 베이스 부재(110)가 제거되기 전, 도 11a 및 도 11b와 같이 회로패턴(140)의 상부에 반도체 소자(310,320)가 실장될 수도 있다. 상기 PCB 카드(500)의 구성에 대하여 좀더 구체적으로 설명을 하면, 도 11a 및 도 11b에 도시된 것과 같이 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310,320) 등과 같은 부품들이 전기적으로 연결 가능하게 실장 될 수 있다. 이와 같이 상기 인쇄회로기판(100)에 실장되는 반도체 소자(310,320) 등은 상기 회로패턴(140)의 상부 위치에 안착되는 상태로 배치되어 연결선(311,321)을 통해 회로패턴(140)의 어느 일 영역에 구비되는 접속부(160)와 연결된다.

이때, 상기 베이스 부재(110)는 반도체 소자(310,320)의 실장시 가해는 힘에 의해 기초 인쇄회로기판(100a,100b)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다.

상기와 같이 실장되는 반도체 소자(310,320)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 도 12a 및 도 12b에 도시된 것과 같이 밀봉부재(400)가 적용될 수도 있다. 상기 밀봉부재(400)는 일반적으로 EMC(Epoxy Molding Compound)라 불리는 에폭시 몰딩으로 구성될 수도 있고, 또는 직접회로의 패키징 공정에서 이용되는 세라믹 소재를 이용하여 구성될 수도 있다. 상기 밀봉부재(400)에 의해 PCB 카드(500)는 외부의 충격으로부터 보호될 수 있으며, 휨 또는 뒤틀림 등을 유발하는 외력으로부터 보호될 수 있고, 주위의 환경(분위기)으로부터 전기적인 회로구성을 보호할 수 있게 된다.

이와 같이 구성된 상태에서 도 13a에 도시된 것과 같이 하부에 배치되는 베이스 부재(110)를 제거하여 컨택부(130)가 노출되도록 할 수 있다. 한편, 도 13b에 도시된 것과 같이 노출된 컨택부(130)에는 숄더볼(170)이 더 형성될 수도 있다.

이와 같이 구성될 수 있는 PCB 카드(500)는 도 14에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있다. 이 경우 도 15에서와 같이 상기 베이스 부재(110)를 제거하여 각 유닛 단위로 절단을 할 수 있도록 구성하게 된다. 이와 같이 구성된 각 PCB 카드(500)는 각 유닛 단위로 절단되어 도 1a 및 도 1b에 도시된 것과 같은 PCB 카드(500)로 제조될 수 있게 된다.

상기와 같이 설명된 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드, 그리고 인쇄회로기판의 제조방법 및 PCB 카드의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있도록 선택적으로 혼용되어 수행될 수도 있다.

이상에서와 같이 본 발명에 따르면, 인쇄회로기판의 두께를 감소시킬 수 있으며, 또한 인쇄회로기판을 이용하여 제조되는 PCB 카드의 두께를 감소시킬 수 있게 된다.

또한, 본 발명에 따르면, 기조의 부품과 다른 저가의 부품을 이용하여 인쇄회로기판과 이를 이용하여 제조되는 PCB 카드를 제조할 수 있게 되므로 제품의 가격과 공정비용을 절감할 수 있게 된다.

그리고 또한, 본 발명에 따르면, 기존의 재와는 다른 부품을 이용하여 인쇄회로기판을 구성하는 경우에도 경도와 강도 등과 같은 내구성이 대등하게 유지될 수 있게 된다.

그리고 또한, 본 발명에 따르면, 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생하지 않게 될 수 있다.

그리고 또한, 본 발명에 따르면, 인쇄회로기판과 이를 이용한 PCB 카드의 제조공정이 더욱 단순하게 될 수 있다.

그리고 또한, 본 발명에 따르면, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 되어 성능의 향상을 가능하게 할 수 있다.

그리고 또한, 본 발명에 따르면, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 된다.

그리고 또한, 본 발명에 따르면, 고밀도의 회로패턴을 구현할 수 있게 된다.

그리고 또한, 본 발명에 따르면, 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴이 형성되는 영역에 대한 제한이 발 생되지 않게 된다.

Claims (26)

1. 베이스 부재의 일면에 컨택부를 형성시키는 단계와;

   상기 컨택부의 상부에 절연부재에 의해 전기적으로 분리되는 상태로 회로패턴 기초부재를 형성시키는 단계와;

   상기 회로패턴 기초부재와 컨택부가 전기적으로 연결되도록 비아를 형성시키는 단계와;

   상기 회로패턴 기초부재에 회로패턴을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
2. 제 1 항에 있어서, 베이스를 제거하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
3. 제 1 항에 있어서, 상기 회로패턴의 일부 영역에 접속부를 형성시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
4. 제 1 항에 있어서, 상기 회로패턴 기초부재는 열에 의해 융착 가능한 절연부재에 의해 베이스 부재에 적층되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
5. 제 1 항에 있어서, 상기 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하 여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제 5 항에 있어서, 상기 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 제 1 항에 있어서, 상기 비아는 상기 회로패턴 기초부재와 절연부재에 형성되는 홀에 통전부재가 형성되어 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
8. 제 3 항에 있어서, 상기 접속부는 제 1 접속부재와 제 2 접속부재를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
9. 제 8 항에 있어서, 상기 제 1 접속부재는 금으로 형성되고, 상기 제 2 접속부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
10. 베이스 부재의 일면에 컨택부를 형성시키는 단계와;

    상기 컨택부의 상부에 절연부재에 의해 전기적으로 분리되는 상태로 회로패턴 기초부재를 형성시키는 단계와;

    상기 회로패턴 기초부재와 컨택부가 전기적으로 연결되도록 비아를 형성시키는 단계와;

    상기 회로패턴 기초부재에 회로패턴을 형성시키는 단계와;

    상기 회로패턴과 전기적 통전이 가능하도록 적어도 하나 이상의 반도체 소자를 실장시키는 단계와;

    상기 회로패턴과 반도체 소자를 외부와 차단되도록 밀봉시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 PCB 카드의 제조방법.
11. 제 10 항에 있어서, 베이스를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 PCB 카드의 제조방법.
12. 제 10 항에 있어서, 상기 회로패턴의 일부 영역에는 접속부가 더 형성되고, 실장되는 반도체 소자는 상기 접속부를 통해 회로패턴과 전기적 통전이 가능하도록 연결되는 것을 특징으로 하는 PCB 카드의 제조방법.
13. 제 10 항에 있어서, 상기 반도체 소자는 메모리 소자와 제어부를 구성하는 소자를 포함하는 것을 특징으로 하는 PCB 카드의 제조방법.
14. 절연부재와;

    상기 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와;

    상기 절연부재의 다른 일 면에 형성되는 회로패턴과;

    상기 회로패턴의 일부 영역과 상기 컨택부가 전기적으로 연결되도록 형성되는 비아를 포함하여 구성되는 인쇄회로기판.
15. 제 14 항에 있어서, 상기 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하여 형성되는 것을 특징으로 하는 인쇄회로기판.
16. 제 15 항에 있어서, 상기 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판.
17. 제 14 항에 있어서, 상기 회로패턴의 일부 영역은 접속부가 구비되는 것을 특징으로 하는 인쇄회로기판.
18. 제 17 항에 있어서, 상기 접속부는 제 1 접속부재와 제 2 접속부재를 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판.
19. 제 18 항에 있어서, 상기 제 1 접속부재는 금으로 형성되고, 상기 제 2 접속부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판.
20. 제 14 항에 있어서, 상기 회로패턴은 전체 영역에 형성되는 것을 특징으로 하는 인쇄회로기판.
21. 절연부재와;

    상기 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와;

    상기 절연부재의 다른 일 면에 형성되는 회로패턴과;

    상기 회로패턴의 일부 영역과 상기 컨택부가 전기적으로 연결되도록 형성되는 비아와;

    상기 회로패턴의 일부 영역과 전기적으로 통전 가능하게 실장되는 적어도 하나 이상의 반도체 소자와;

    상기 회로패턴과 반도체 소자가 외부와 차단되도록 형성되는 밀봉부재를 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
22. 제 21 항에 있어서, 상기 반도체 소자는 메모리 소자와 제어부를 구성하는 소자를 포함하는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
23. 제 21 항에 있어서, 상기 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하여 구성되며, 상기 제 1 컨택부재는 금으로 형성되고, 제 2 컨택부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
24. 제 21 항에 있어서, 상기 회로패턴은 전체 영역에 형성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
25. 제 24 항에 있어서, 상기 회로패턴은 일부 영역에 접속부가 형성되고, 상기 접속부는 금으로 형성되는 제 1 접속부재와 니켈로 형성되는 제 2 접속부재를 포함하여 형성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
26. 제 21 항에 있어서, 상기 컨택부에는 숄더볼이 더 형성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.

Images